KR101564174B1 - Plc 내 mpu와 메모리 사이의 데이터 송수신 방법 - Google Patents

Plc 내 mpu와 메모리 사이의 데이터 송수신 방법 Download PDF

Info

Publication number
KR101564174B1
KR101564174B1 KR1020140137572A KR20140137572A KR101564174B1 KR 101564174 B1 KR101564174 B1 KR 101564174B1 KR 1020140137572 A KR1020140137572 A KR 1020140137572A KR 20140137572 A KR20140137572 A KR 20140137572A KR 101564174 B1 KR101564174 B1 KR 101564174B1
Authority
KR
South Korea
Prior art keywords
mpu
data
memory
signal
outputting
Prior art date
Application number
KR1020140137572A
Other languages
English (en)
Inventor
박조동
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020140137572A priority Critical patent/KR101564174B1/ko
Priority to US14/866,649 priority patent/US9880543B2/en
Priority to CN201510755415.4A priority patent/CN105511800B/zh
Application granted granted Critical
Publication of KR101564174B1 publication Critical patent/KR101564174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 PLC 내 MPU와 메모리 사이의 데이터 송수신 방법에 관한 것으로, PLC 내에서 서로 다른 동작 전압으로 동작하는 MPU(MicroProcessing Unit)와 메모리 사이의 데이터 송수신 방법에 있어서, 상기 MPU가 상기 메모리로 접근하여 데이터를 읽어오기 위해 CS(Chip Select) 신호 및 어드레스 신호를 출력하는 단계; OR 게이트가 상기 CS 신호와 상기 어드레스 신호를 수신하여 데이터 입력 버퍼를 활성화시키기 위한 활성 신호를 출력하는 단계; 액세스신호 출력 버퍼가 상기 CS 신호와 상기 어드레스 신호를 수신하여 상기 메모리의 동작을 위한 메모리 액세스 신호를 출력하는 단계; 상기 메모리 액세스 신호에 응답하여, 상기 메모리가 상기 MPU가 요청하는 데이터를 상기 데이터 입력 버퍼로 출력하는 단계; 및 상기 데이터 입력 버퍼가 상기 메모리로부터 출력된 데이터를 수신하여, 수신한 데이터를 상기 MPU로 출력하는 단계로 이루어진다.

Description

PLC 내 MPU와 메모리 사이의 데이터 송수신 방법 {Method for transmitting and receiving data between MPU and memory in PLC}
본 발명은 PLC 내 MPU와 메모리 사이의 데이터 송수신 방법에 관한 것으로, 상세하게는 PLC 내에서 서로 다른 동작 전압으로 동작하는 MPU와 메모리 사이의 데이터 송수신 방법에 관한 것이다.
MPU(MicroProcessing Unit), 메모리, 로직 IC 등 반도체 소자의 고속 동작이 요구됨에 따라 동작 주파수가 높아지게 되었고, 이에 따라 소비전력도 증가하게 되었다. 소비전력의 증가는 IC의 발열과 에너지 낭비를 초래하여 고속화와 더불어 동작 전압의 저전압화가 진행되고 있는 추세이다.
한편, 산업 현장에서 자동화 설비들을 제어하기 위해 널리 사용되고 있는 PLC(Programmable Logic Controller)에 사용하는 IC의 전압 레벨은 1.2V, 3.3V, 5V로 동작 전압이 상이하여 디바이스 간 데이터를 주고 받는 방법이 새로운 이슈로 부각되고 있다.
일반적으로 PLC는 MPU를 기준으로 메모리, 통신 컨트롤러, 증설 모듈 등과 데이터를 주고 받는다. 기존에는 동작 전압이 다른 디바이스 간 데이터 송수신은 MPU를 기준으로 단방향 통신 방식을 사용하였다.
도 1은 종래 PLC 내 동작 전압이 서로 다른 디바이스 사이의 단방향 통신에 따른 데이터 흐름을 도시하고 있다.
도 1에서 MPU(1)의 동작 전압은 3.3V이며, 입력 센서(2)와 출력 드라이버(3)의 동작 전압은 5V로서, 입력 센서(2)와 출력 드라이버(3)의 동작 전압은 MPU(1)의 동작 전압과 상이하다.
이때, MPU(1)는 입력 센서(2)로부터 출력되는 데이터를 수신하고, 외부로 출력하고자 하는 데이터를 출력 드라이버(3)로 송신한다.
반면, 입력 센서(2)는 MPU(1)로 데이터를 송신할 뿐, MPU(1)로부터 데이터를 수신하지 않으며, 출력 드라이버(3)는 MPU(1)로부터 데이터를 수신할 뿐, MPU(1)로 데이터를 송신하지는 않는다.
따라서, MPU(1)는 데이터를 송신 및 수신하는 양방향 통신을 하며, 입력 센서(2)와 출력 드라이버(3)는 단방향 통신을 한다.
한편, 입력 센서(2)와 출력 드라이버(3)의 동작 전압은 MPU(1)의 동작 전압과 상이하므로, MPU(1)와 입력 센서(2) 사이에 입력 버퍼(4)가 구비되고, MPU(1)와 출력 드라이버(3) 사이에 출력 버퍼(5)가 구비된다.
여기서, 입력 버퍼(4)는 입력 센서(2)로부터 전송되는 5V의 데이터를 MPU(1)가 인식할 수 있는 3.3V의 데이터로 변환하여 MPU(1)로 전송하고, 출력 버퍼(5)는 MPU(1)로부터 전송되는 3.3V의 데이터를 출력 드라이버(3)가 인식할 수 있는 5V의 데이터로 변환하여 출력 드라이버(3)로 전송한다.
MPU(1)와 입력 버퍼(4) 사이에는 MPU(1)로부터 출력되는 CS(Chip Select) 신호와 RD(READ) 신호를 입력받아 입력 버퍼(4)로 인에이블 신호(IN_CS)를 출력하는 OR 게이트(6)가 위치한다.
또한, MPU(1)와 출력 버퍼(5) 사이에는 MPU(1)로부터 출력되는 CS(Chip Select) 신호와 WR(WRITE) 신호를 입력받아 출력 버퍼(5)로 인에이블 신호(OUT_CS)를 출력하는 OR 게이트(7)가 위치한다.
도 2에는 MPU(1)가 입력 센서(2)로부터 데이터를 수신하는 경우의 타이밍도가 도시되어 있고, 도 3에는 MPU(1)가 출력 드라이버(3)로 데이터를 송신하는 경우의 타이밍도가 도시되어 있다.
입력 센서(2) 및 출력 드라이버(3)는 일 단방향 통신을 하기 때문에, 도 2 및 도 3에 도시된 바와 같이, 각 구성에 따른 시간 지연만이 발생하며, MPU(1)는 정상적으로 입력 센서(2)로부터 데이터를 수신하고, 출력 드라이버(3)로 데이터를 송신할 수 있다.
이와 같이 기존에는 동작 전압이 다른 디바이스 간 데이터 송수신은 MPU를 기준으로 단방향 통신 방식을 사용하였다.
따라서, 메모리와 같이 읽기/쓰기를 수행하는 부품은 MPU와 동일한 동작전압을 갖는 부품을 사용하였다. 그러나, 성능 향상을 위해 기본 동작, 통신, 위치 제어 등 기능별로 MPU를 사용하면서, 하나의 메모리를 동작 전압이 다른 MPU가 공유해야 하는 경우가 발생하였다.
이와 같이, 동작 전압이 다른 MPU가 하나의 메모리를 공유하는 경우, 메모리와 동일한 동작 전압을 갖는 MPU는 정상적으로 메모리와의 데이터 송수신이 가능하지만, 메모리와 다른 동작 전압을 갖는 MPU는 메모리와의 데이터 송수신이 원활하지 못하다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, PLC 내에서 서로 다른 동작 전압으로 동작하는 MPU와 메모리 사이의 데이터 송수신 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 PLC 내 MPU와 메모리 사이의 데이터 송수신 방법은, PLC 내에서 서로 다른 동작 전압으로 동작하는 MPU(MicroProcessing Unit)와 메모리 사이의 데이터 송수신 방법에 있어서, 상기 MPU가 상기 메모리로 접근하여 데이터를 읽어오기 위해 CS(Chip Select) 신호 및 어드레스 신호를 출력하는 단계; OR 게이트가 상기 CS 신호와 상기 어드레스 신호를 수신하여 데이터 입력 버퍼를 활성화시키기 위한 활성 신호를 출력하는 단계; 액세스신호 출력 버퍼가 상기 CS 신호와 상기 어드레스 신호를 수신하여 상기 메모리의 동작을 위한 메모리 액세스 신호를 출력하는 단계; 상기 메모리 액세스 신호에 응답하여, 상기 메모리가 상기 MPU가 요청하는 데이터를 상기 데이터 입력 버퍼로 출력하는 단계; 및 상기 데이터 입력 버퍼가 상기 메모리로부터 출력된 데이터를 수신하여, 수신한 데이터를 상기 MPU로 출력하는 단계로 이루어진다.
이때, 상기 메모리 액세스 신호를 출력하는 단계는 상기 액세스신호 출력 버퍼가 상기 MPU로부터 수신한 CS 신호와 어드레스 신호를 상기 메모리가 인식할 수 있는 전압 레벨로 변환하여 상기 메모리 액세스 신호를 출력하는 것을 포함한다.
또한, 상기 수신한 데이터를 상기 MPU로 출력하는 단계는 상기 데이터 입력 버퍼가 수신한 데이터를 상기 MPU가 인식할 수 있는 전압 레벨로 변환하여 상기 MPU로 출력하는 것을 포함한다.
이때, 상기 어드레스 신호는 상기 CS 신호와 동일한 시점에서 천이되는 것을 특징으로 한다.
한편, 상기 메모리가 상기 MPU가 요청하는 데이터를 상기 데이터 입력 버퍼로 출력하는 단계 및 수신한 데이터를 상기 MPU로 출력하는 단계가 진행되는 동안, 상기 CS 신호와 상기 어드레스 신호는 상기 OR 게이트가 상기 활성 신호를 출력할 수 있도록 레벌 ‘LOW’를 유지한다.
또한, 상기 어드레스 신호는 상기 메모리 영역을 반으로 구분한 읽기 영역 및 쓰기 영역의 최상위 비트로 설정된다.
이와 같은 본 발명에 따르면, 어드레스의 1비트를 데이터 입력 버퍼를 활성화시키기 위한 활성 신호를 출력하는 OR 게이트의 입력으로 사용함으로써, 메모리로부터 출력되는 데이터를 손실없이 MPU가 읽어들일 수 있다.
따라서, PLC 내에서 서로 다른 동작 전압으로 동작하는 MPU와 메모리 사이에 데이터 손실 없이 데이터의 송수신이 가능하며, 동작 전압이 다른 디바이스가 늘어나더라도 데이터 손실 없이 데이터 송수신이 가능하다.
도 1은 종래 PLC 내 동작 전압이 서로 다른 디바이스 사이의 단방향 통신에 따른 데이터 흐름도이다.
도 2는 종래 기술에 있어 MPU가 입력 센서로부터 데이터를 수신하는 경우의 타이밍도이다.
도 3은 종래 기술에 있어 MPU가 출력 드라이버로 데이터를 송신하는 경우의 타이밍도이다.
도 4는 레벨 시프터를 이용하여 메모리 읽기 시의 데이터 흐름도이다.
도 5는 레벨 시프터를 이용하여 메모리 읽기 시의 타이밍도이다.
도 6은 본 발명에 따른 어드레스 신호를 이용하여 메모리 읽기 시의 데이터 흐름도이다.
도 7은 본 발명에 따른 어드레스 신호를 이용하여 메모리 읽기 시의 타이밍도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 도면부호는 동일 구성 요소를 지칭한다.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
종래 기술은 입력과 출력 포트가 상이한 디바이스를 제어하도록 설계되어 있어, 메모리와 같이 읽기와 쓰기를 모두 수행해야 하는 디바이스에는 적합하지 않다.
도 4는 레벨 시프터를 이용하여 메모리 읽기 시의 데이터 흐름도이고, 도 5는 레벨 시프터를 이용하여 메모리 읽기 시의 타이밍도이다.
도 4 및 5를 참조하여 종래 기술의 레벨 시프터를 이용하여 MPU와 메모리 사이의 데이터 읽기 과정을 살펴보도록 한다.
도 4에 있어서, 도면 부호 11은 MPU로서, 메모리(12)와 연결되어, 메모리(12)로 데이터를 송신하거나, 메모리(12)로부터 데이터를 수신한다.
따라서, 도 1에서는 MPU(1)가 입력 센서(2)로부터 데이터를 수신하고, 출력 드라이버(3)로 데이터를 송신하여, 단방향 통신을 하였으나, 도 4의 경우에는, MPU(11)가 메모리(12)와 양방향 통신을 한다.
한편, 도 4에 도시되어 있는 입력 버퍼(13), 출력 버퍼(14) 및 2개의 OR 게이트(15, 16)은 도 1의 입력 버퍼(4), 출력 버퍼(5) 및 2개의 OR 게이트(6, 7)와 동일한 구성이다.
이에 더하여, 도 4에 있어, 출력 버퍼(17)는 MPU(11)로부터 출력되는 CS(Chip Select) 신호, RD(READ) 신호, WR(WRITE) 신호의 레벨을 메모리(12)가 인식할 수 있는 레벨로 변환하기 위하여 구비된다.
MPU(11)가 메모리(12)로부터 데이터를 읽어오는 경우, RD 신호가 LOW로 변하고 몇 클록 뒤에 유효 데이터가 버스에 실리기 때문에 RD 신호를 이용하여 입력 버퍼(13)를 인에이블할 경우, 입력 버퍼(13)를 거치면서 발생하는 지연으로 MPU(11)는 무효한 데이터를 받아들이게 된다.
이에, 본 발명에서는 동작 전압이 다른 디바이스 사이에 데이터를 읽고 쓰는 양방향 송수신 방법을 제안한다. 특히, 본 발명은 PLC 내 동작 전압이 서로 다른 MPU와 메모리 사이의 데이터 송수신에 적용 가능하며, PLC 이외의 다른 분야에서도 적용 가능함은 물론이다.
도 6은 본 발명에 따른 어드레스 신호를 이용하여 메모리 읽기 시의 데이터 흐름도이고, 도 7은 본 발명에 따른 어드레스 신호를 이용하여 메모리 읽기 시의 타이밍도이다.
도 6 및 7을 참조하여 본 발명에 따른 어드레스 신호를 이용하여 메모리 읽기 과정을 살펴보도록 한다.
도 6에 있어서, 110은 MPU로서, 메모리(120)와 연결되어, 메모리(120)로 데이터를 송신하거나, 메모리(120)로부터 데이터를 수신한다.
이때, 상기 MPU(110)와 상기 메모리(120)의 동작 전압은 상이하며, 이에, 상기 MPU(110)와 메모리(120) 사이에 송수신되는 데이터의 전압 레벨을 변환하는 데이터 입력 버퍼(130), 데이터 출력 버퍼(140)가 MPU(110)와 메모리(120) 사이에 위치한다.
또한, 상기 MPU(110)가 메모리(120)의 데이터를 읽어오거나, 메모리(120)로 데이터를 쓰기 위해 메모리(120)로 액세스하기 위해 출력하는 액세스 신호의 전압 레벨을 변환하는 액세스신호 출력 버퍼(150)가 MPU(110)와 메모리(120) 사이에 위치한다.
이하에서는 액세스신호 출력 버퍼(150)가 출력하는 신호를 메모리 액세스 신호라 한다.
즉, 상기 데이터 입력 버퍼(130)는 메모리(120)로부터 데이터를 수신하고, 데이터의 전압 레벨을 MPU(110)가 인식할 수 있는 전압 레벨로 변환하여 MPU(110)로 출력하고, 상기 데이터 출력 버퍼(140)는 MPU(110)로부터 데이터를 수신하고, 데이터의 전압 레벨을 메모리(120)가 인식할 수 있는 전압 레벨로 변환하여 메모리(120)로 출력한다.
한편, 상기 액세스신호 출력 버퍼(150)는 MPU(110)가 메모리(120)를 액세스하기 위해 출력하는 액세스 신호의 전압 레벨을 메모리(120)가 인식할 수 있는 전압 레벨로 변환하여 메모리(120)로 출력한다.
한편, 상기 MPU(110)와 데이터 입력 버퍼(130) 사이에는 MPU(110)로부터 출력되는 CS(Chip Select) 신호와 어드레스 신호(CA: Chip Address)를 입력받아 데이터 입력 버퍼(130)로 인에이블 신호(IN_CS)를 출력하는 제 1 OR 게이트(160)가 위치한다.
또한, 상기 MPU(110)와 데이터 출력 버퍼(140) 사이에는 MPU(110)로부터 출력되는 CS(Chip Select) 신호와 WR(Write) 신호를 입력받아 데이터 출력 버퍼(140)로 인에이블 신호(OUT_CS)를 출력하는 제 2 OR 게이트(170)가 위치한다.
이때, 상기 MPU(110)는 메모리(120)로부터 데이터를 읽어오기 위해 어드레스 신호(CA)로서 레벨 ‘0’을 출력하고, 메모리(120)로 데이터를 쓰기 위해 어드레스 신호(CA)로서 레벨 ‘1’을 출력한다.
따라서, 상기 MPU(110)로부터 출력되는 어드레스 신호(CA)가 레벨 ‘0’인 경우에, 제 1 OR 게이트(160)는 데이터 입력 버퍼(130)를 활성화시키기 위해 활성 신호로서 레벨 ‘0’을 출력한다.
그리고, 상기 MPU(110)로부터 출력되는 어드레스 신호(CA)가 레벨 ‘1’인 경우에, 제 1 OR 게이트(160)는 레벨 ‘1’을 출력하게 되어, 데이터 입력 버퍼(130)는 활성화되지 않는다.
예를 들어, 16MB 메모리의 어드레스 영역 ‘Ox0200 0000 ~ 0x02FF FFFF’를 읽기 영역(‘0x0200 0000 ~ 0x027F FFFF’)과 쓰기 영역(‘0x0280 000 ~ 0x02FF FFFF’)으로 구분하고, 어드레스 신호(CA)로 각 영역의 최상위 비트를 어드레스 신호(CA)로 할당하면, 읽기 시에 최상위 비트는 항상 ‘0’이 되고, 쓰기 시에 최상위 비트는 항상 ‘1’이 된다.
16M 메모리의 경우, 데이터 입력 버퍼(130)를 활성화시키기 위한 활성 신호(IN_CS)를 출력하는 제 1 OR 게이트(130)의 입력으로 어드레스 23번 비트를 사용할 수 있다.
일례로, MPU(110)가 메모리(120)의 0x1000번지의 데이터를 읽어 들이고자 하는 경우, ‘0x0200 1000’과 같이 사용함으로써 0x1000번지의 데이터를 읽어들일 수 있다.
도 7에서 확인할 수 있는 바와 같이, 데이터를 읽어오는 시점에 활성 신호(IN_CS)가 ‘LOW’이기 때문에 데이터 입력 버퍼(130)는 활성화되어 있고, 이에 따라, 메모리(120)로부터 출력되는 데이터(RAM DATA)가 DATA BUS로 추출되므로, 데이터 손실 없이 데이터 송수신이 가능하다.
한편, 본 발명에 따른 PLC 내 MPU와 메모리 사이의 데이터 송수신 방법을 실시 예에 따라 설명하였지만, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
따라서, 본 발명에 기재된 실시 예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
110 : MPU
120 : 메모리
130 : 데이터 입력 버퍼
140 : 데이터 출력 버퍼
150 : 액세스신호 출력 버퍼
160 : 제 1 OR 게이트
170 : 제 2 OR 게이트

Claims (6)

  1. PLC 내에서 서로 다른 동작 전압으로 동작하는 MPU(MicroProcessing Unit)와 메모리 사이의 데이터 송수신 방법에 있어서,
    상기 MPU가 상기 메모리로 접근하여 데이터를 읽어오기 위해 CS(Chip Select) 신호 및 어드레스 신호를 출력하는 단계;
    OR 게이트가 상기 CS 신호와 상기 어드레스 신호를 수신하여 데이터 입력 버퍼를 활성화시키기 위한 활성 신호를 출력하는 단계;
    액세스신호 출력 버퍼가 상기 CS 신호와 상기 어드레스 신호를 수신하여 상기 메모리의 동작을 위한 메모리 액세스 신호를 출력하는 단계;
    상기 메모리 액세스 신호에 응답하여, 상기 메모리가 상기 MPU가 요청하는 데이터를 상기 데이터 입력 버퍼로 출력하는 단계; 및
    상기 데이터 입력 버퍼가 상기 메모리로부터 출력된 데이터를 수신하여, 수신한 데이터를 상기 MPU로 출력하는 단계로 이루어지는 PLC 내 MPU와 메모리 사이의 데이터 송수신 방법.
  2. 제 1 항에 있어서,
    상기 메모리 액세스 신호를 출력하는 단계는 상기 액세스신호 출력 버퍼가 상기 MPU로부터 수신한 CS 신호와 어드레스 신호를 상기 메모리가 인식할 수 있는 전압 레벨로 변환하여 상기 메모리 액세스 신호를 출력하는 것을 포함하는 PLC 내 MPU와 메모리 사이의 데이터 송수신 방법.
  3. 제 1 항에 있어서,
    상기 수신한 데이터를 상기 MPU로 출력하는 단계는 상기 데이터 입력 버퍼가 수신한 데이터를 상기 MPU가 인식할 수 있는 전압 레벨로 변환하여 상기 MPU로 출력하는 것을 포함하는 PLC 내 MPU와 메모리 사이의 데이터 송수신 방법.
  4. 제 1 항에 있어서,
    상기 어드레스 신호는 상기 CS 신호와 동일한 시점에서 천이되는 것을 특징으로 하는 PLC 내 MPU와 메모리 사이의 데이터 송수신 방법.
  5. 제 1 항에 있어서,
    상기 메모리가 상기 MPU가 요청하는 데이터를 상기 데이터 입력 버퍼로 출력하는 단계 및 수신한 데이터를 상기 MPU로 출력하는 단계가 진행되는 동안, 상기 CS 신호와 상기 어드레스 신호는 상기 OR 게이트가 상기 활성 신호를 출력할 수 있도록 레벌 ‘LOW’를 유지하는 PLC 내 MPU와 메모리 사이의 데이터 송수신 방법.
  6. 제 1 항에 있어서,
    상기 어드레스 신호는 상기 메모리 영역을 반으로 구분한 읽기 영역 및 쓰기 영역의 최상위 비트로 설정되는 PLC 내 MPU와 메모리 사이의 데이터 송수신 방법.
KR1020140137572A 2014-10-13 2014-10-13 Plc 내 mpu와 메모리 사이의 데이터 송수신 방법 KR101564174B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140137572A KR101564174B1 (ko) 2014-10-13 2014-10-13 Plc 내 mpu와 메모리 사이의 데이터 송수신 방법
US14/866,649 US9880543B2 (en) 2014-10-13 2015-09-25 Method for transferring data between MPU and memory in a PLC using access signal buffer and input buffer controlled in response to an address signal
CN201510755415.4A CN105511800B (zh) 2014-10-13 2015-10-12 用于在plc中的mpu和存储器之间发送和接收数据的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140137572A KR101564174B1 (ko) 2014-10-13 2014-10-13 Plc 내 mpu와 메모리 사이의 데이터 송수신 방법

Publications (1)

Publication Number Publication Date
KR101564174B1 true KR101564174B1 (ko) 2015-10-28

Family

ID=54429103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140137572A KR101564174B1 (ko) 2014-10-13 2014-10-13 Plc 내 mpu와 메모리 사이의 데이터 송수신 방법

Country Status (3)

Country Link
US (1) US9880543B2 (ko)
KR (1) KR101564174B1 (ko)
CN (1) CN105511800B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007094820A (ja) 2005-09-29 2007-04-12 Omron Corp センサ装置およびセンサ装置用のコントローラ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250931A (ja) * 1993-02-26 1994-09-09 Mitsubishi Electric Corp 情報処理装置
US6175952B1 (en) * 1997-05-27 2001-01-16 Altera Corporation Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions
JP3548829B2 (ja) * 2002-01-10 2004-07-28 オムロン株式会社 ユニット及びｐｌｃ並びにユーザプログラムの処理方法
JP2011048876A (ja) * 2009-08-27 2011-03-10 Renesas Electronics Corp 半導体記憶装置及びその制御方法
KR101878388B1 (ko) * 2011-09-14 2018-07-13 엘에스산전 주식회사 Ｐｌｃ 제어 방법
CN102445918B (zh) * 2011-10-24 2013-09-18 乐星产电(无锡)有限公司 利用模式设置开关控制的plc多功能存储模块
KR101409040B1 (ko) * 2012-11-22 2014-06-18 엘에스산전 주식회사 피엘씨 시스템의 데이터 처리 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007094820A (ja) 2005-09-29 2007-04-12 Omron Corp センサ装置およびセンサ装置用のコントローラ

Also Published As

Publication number Publication date
US20160103440A1 (en) 2016-04-14
CN105511800A (zh) 2016-04-20
CN105511800B (zh) 2018-07-17
US9880543B2 (en) 2018-01-30

Similar Documents

Publication Publication Date Title
CN111008171B (zh) 一种带串行flash接口控制的通信ip电路
KR101894469B1 (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
WO2016095435A1 (zh) 一种多芯片级联的方法、芯片和装置、存储介质
CN109902042B (zh) 一种实现dsp与zynq之间高速数据传输的方法及系统
US8626972B2 (en) I2C multi-slot circuit system and method for transmitting I2C signals
CN103064791A (zh) 用于短数据突发长度存储器设备的有效命令映射方案
TWI604461B (zh) 用於記憶體之非對稱輸入／輸出介面之裝置及方法
CN204206157U (zh) Lpc总线与lbe总线间的转换结构
KR101564174B1 (ko) Plc 내 mpu와 메모리 사이의 데이터 송수신 방법
US8896340B2 (en) Semiconductor modules
JP2008041022A (ja) Ｉ／ｏ装置、通信装置、サーボモータ制御装置、制御システムおよびロボットシステム
US20100262754A1 (en) Cpu data bus pld/fpga interface using dual port ram structure built in pld
JP5871309B2 (ja) 双方向シリアルバスの通信制御方法および双方向シリアルバススイッチ
KR20190029227A (ko) 데이터 전송 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
CN203251321U (zh) 一种can总线与1553b总线通讯转换装置
US9377957B2 (en) Method and apparatus for latency reduction
US10409759B2 (en) Interface circuit for high speed communication, and system including the same
US20160334827A1 (en) Semiconductor device and semiconductor system including the same
JP2014149669A (ja) 半導体記憶装置
US20140337547A1 (en) High speed data transmission structure
US10373658B2 (en) Semiconductor modules
CN104216842A (zh) 寄存器组与存储器数据双向传输结构及数据双向传输方法
KR20170093382A (ko) 래치 회로, 리시버 회로, 이를 이용하는 반도체 장치 및 시스템
JP6725970B2 (ja) マルチプロセッサシステム
CN203930816U (zh) Usb与八路can转换器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5