CN104216842A - 寄存器组与存储器数据双向传输结构及数据双向传输方法 - Google Patents
寄存器组与存储器数据双向传输结构及数据双向传输方法 Download PDFInfo
- Publication number
- CN104216842A CN104216842A CN201310222090.4A CN201310222090A CN104216842A CN 104216842 A CN104216842 A CN 104216842A CN 201310222090 A CN201310222090 A CN 201310222090A CN 104216842 A CN104216842 A CN 104216842A
- Authority
- CN
- China
- Prior art keywords
- register
- data
- storer
- parasites fauna
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种寄存器组与存储器数据双向传输结构,包括:外部寄存器访问控制器通过地址总线访问寄存器组,通过控制总线与寄存器组相互通讯;数据总线开关与外部寄存器访问控制器和寄存器组相互通讯;寄存器组具有传输控制寄存器对数据开关进行传输控制;寄存器组具有算法选择寄存器对数据运算模块进行算法控制;算法模块接收存储器输出到寄存器的原始数据经过运算后传送至数据总线开关,接收数据总线开关发送来的寄存器输出到存储器的原始数据经过运算后传送至存储器。本发明还公开了一种寄存器组与存储器数据双向传输方法。本发明能实现任意数据传输路径、数据传输时间和数据传输顺序,具有更广泛的通用性和扩展性。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及一种寄存器组与存储器数据双向传输结构,本发明还涉及一种寄存器组与存储器数据双向传输方法
背景技术
图1所示,通常的数据传输结构由外部寄存器访问控制模块、寄存器组模块、数据运算模块1~N及固定的数据传输控制模块及存储器构成。从存储器读出的数据在固定数据传输控制模块控制下送到被选中的数据运算模块X进行运算,运算结果通过数据线X送到寄存器X。这就是存储器数据到寄存器的数据传输过程。对存储器到不同的寄存器需要不同的数据运算模块。从寄存器到存储器的数据传输过程为:寄存器数据在固定的数据传输控制模块的控制下经过对应的数据运算模块运算,运算结果输出到存储器的数据总线。
这种方法的缺点是:
1)不同的寄存器具有不同的数据运算模块,需采用独立的数据传输通道;
2)寄存器和存储器之间的数据传输的类型及数量相对固定,不能随意变动;
3)外部不能对已固定的数据传输包括方向对传输对象进行变动;
4)不利于功能扩展。当有新的寄存器增加时,则电路也必须相应增加控制信号、数据运算模块、及数据传输通道。
发明内容
本发明要解决的技术问题是提供一种能实现任意数据传输路径、数据传输时间和数据传输顺序,扩展方便的寄存器组与存储器数据双向传输结构。本发明还提供了一种寄存器组与存储器数据双向传输方法。
为解决上述技术问题,本发明的寄存器组与存储器数据双向传输结构,包括:
外部寄存器访问控制器通过地址总线访问寄存器组,通过控制总线与寄存器组相互通讯;
数据总线开关与外部寄存器访问控制器和寄存器组相互通讯;
寄存器组具有传输控制寄存器对数据开关进行传输控制;
寄存器组具有算法选择寄存器对数据运算模块进行算法控制;
算法模块,接收存储器输出到寄存器的原始数据经过运算后传送至数据总线开关,接收数据总线开关发送来的寄存器输出到存储器的原始数据经过运算后传送至存储器。
一种寄存器组与存储器数据双向传输方法,适用于采用地址/数据/控制总线访问的寄存器组与存储器,能实现2N-2个寄存器与存储器之间的数据传输,N为寄存器地址线位宽,包括:
寄存器设置有两种访问模式,一种模式是寄存器正常读写模式,当外部寄存器访问控制器对寄存器组中的某一寄存器进行读写时,数据在外部寄存器与寄存器之间进行传输,对寄存器进行读写操作;另一种模式是寄存器与存储器之间的数据传输模式,外部寄存器访问控制器控制寄存器对寄存器组中某一寄存器进行读写操作时,执行的是被控制的寄存器与存储器之间的数据传输;
寄存器到存储器的数据传输:在寄存器与存储器之间的数据传输模式下,当对某一寄存器进行读操作时,在数据读出的同时,读出数据通过寄存器数据总线开关被送到数据运算模块,算法选择寄存器选择数据运算模块中的一种算法对数据进行处理后,再送到存储器的数据总线上;
存储器到寄存器的数据传输:在寄存器与存储器之间的数据传输模式下,当外部寄存器访问控制器对寄存器组中的某一寄存器进行写操作时,数据写入无效,而执行存储器数据到被控制的寄存器的传输,此时,存储器数据通过数据运算模块处理后,再经过寄存器数据开关送到该寄存器,写入该寄存器。
本方法传输控制寄存器用于控制寄存器访问模式。当该寄存器及该寄存器的输出信号值及0时,外部寄存器对寄存器组进行正常的读写访问。当该寄存器值为1时,当外部寄存器控制器对寄存器进行读操作时,将执行寄存器到存储器的数据传输。当外部寄存器控制器对寄存器进行写操作时,将执行存储器到寄存器的数据传输。
数据运算模块能实现所有已知的要求的算法,数据算法选择寄存器选择其中一种算法对数据进行处理。需要传输的数据经过该运算后送到传输目标。
传输控制寄存器和数据运算选择寄存器都能通过外部寄存器访问进行设置和控制能通过选择对任何寄存器进行任何存在的算法处理。
本发明寄存器组与存储器数据双向传输方法能实现数据运算类型、数据传输方向、数据传输目标的灵活处理,能实现任意的数据传输路径、数据传输时间和数据传输顺序的控制,具有更广泛的通用性和扩展性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是一种现有寄存器组与存储器数据传输结构示意图。
图2是本发明寄存器组与存储器数据双向传输结构的结构示意图。
具体实施方式
如图2所示,本发明的寄存器组与存储器数据双向传输结构,包括:
外部寄存器访问控制器通过地址总线访问寄存器组,通过控制总线与寄存器组相互通讯;
数据总线开关与外部寄存器访问控制器和寄存器组相互通讯;
寄存器组具有传输控制寄存器对数据开关进行传输控制;
寄存器组具有算法选择寄存器对数据运算模块进行算法控制;
算法模块,接收存储器输出到寄存器的原始数据经过运算后传送至数据总线开关,接收数据总线开关发送来的寄存器输出到存储器的原始数据经过运算后传送至存储器。
一种寄存器组与存储器数据双向传输方法,适用于采用地址/数据/控制总线访问的寄存器组与存储器,能实现2N-2个寄存器与存储器之间的数据传输,N为寄存器地址线位宽,包括:
寄存器设置有两种访问模式,一种模式是寄存器正常读写模式,当外部寄存器访问控制器对寄存器组中的某一寄存器进行读写时,数据在外部寄存器与寄存器之间进行传输,对寄存器进行读写操作;另一种模式是寄存器与存储器之间的数据传输模式,外部寄存器访问控制器控制寄存器对寄存器组中某一寄存器进行读写操作时,执行的是被控制的寄存器与存储器之间的数据传输;
寄存器到存储器的数据传输:在寄存器与存储器之间的数据传输模式下,当对某一寄存器进行读操作时,在数据读出的同时,读出数据通过寄存器数据总线开关被送到数据运算模块,算法选择寄存器选择数据运算模块中的一种算法对数据进行处理后,再送到存储器的数据总线上;
存储器到寄存器的数据传输:在寄存器与存储器之间的数据传输模式下,当外部寄存器访问控制器对寄存器组中的某一寄存器进行写操作时,数据写入无效,而执行存储器数据到被控制的寄存器的传输,此时,存储器数据通过数据运算模块处理后,再经过寄存器数据开关送到该寄存器,写入该寄存器。
数据传输通过预先设置传输控制寄存器为1并通过算法寄存器选择相应的数据处理算法,再通过外部控制访问寄存器对某一寄存器进行读写操作来执行寄存器与存储器之间的数据传输;
当对寄存器进行读操作时,执行寄存器到存储器的数据传输。寄存器读出数据经数据开关送到数据运算模块,数据运算模块能包括所有已知的可用数据算法,根据数据算法选择寄存器选择其中一种算法对数据进行处理,经运算后的数据送到存储器数据总线上;
当对寄存器进行写操作时,执行存储器到寄存器的数据传输,存储器数据被送到数据运算模块,经选定算法运算后,输出数据通过数据开关送到寄存器数据总线上。写入寄存器。
通过对寄存器访问地址、寄存器读写模式、数据传输控制及数据算法选择的不同设置,可以实现任一寄存器数据经任一算法处理后送到存储器,也可实现存储器数据经任一算法处理后写入任一寄存器;
寄存器增加时,只要地址空间足够,其它电路也不用作任何变动;
数据运算模块增加任何一种算法,该算法即对所有的寄存器及所有的数据传输方向有效。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (2)
1.一种寄存器组与存储器数据双向传输结构,其特征是,包括:
外部寄存器访问控制器通过地址总线访问寄存器组,通过控制总线与寄存器组相互通讯;
数据总线开关与外部寄存器访问控制器和寄存器组相互通讯;
寄存器组具有传输控制寄存器对数据开关进行传输控制;
寄存器组具有算法选择寄存器对数据运算模块进行算法控制;
算法模块接收存储器输出到寄存器的原始数据经过运算后传送至数据总线开关,接收数据总线开关发送来的寄存器输出到存储器的原始数据经过运算后传送至存储器。
2.一种寄存器组与存储器数据双向传输方法,适用于采用地址数据控制总线访问的寄存器组与存储器,能实现2N-2个寄存器与存储器之间的数据传输,N为寄存器地址线位宽,其特征是,包括:
寄存器设置有两种访问模式,一种模式是寄存器正常读写模式,当外部寄存器访问控制器对寄存器组中的某一寄存器进行读写时,数据在外部寄存器与寄存器之间进行传输,对寄存器进行读写操作;另一种模式是寄存器与存储器之间的数据传输模式,外部寄存器访问控制器控制寄存器对寄存器组中某一寄存器进行读写操作时,执行的是被控制的寄存器与存储器之间的数据传输;
寄存器到存储器的数据传输:在寄存器与存储器之间的数据传输模式下,当对某一寄存器进行读操作时,在数据读出的同时,读出数据通过寄存器数据总线开关被送到数据运算模块,算法选择寄存器选择数据运算模块中的一种算法对数据进行处理后,再送到存储器的数据总线上;
存储器到寄存器的数据传输:在寄存器与存储器之间的数据传输模式下,当外部寄存器访问控制器对寄存器组中的某一寄存器进行写操作时,数据写入无效,而执行存储器数据到被控制的寄存器的传输,此时,存储器数据通过数据运算模块处理后,再经过寄存器数据开关送到该寄存器,写入该寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310222090.4A CN104216842B (zh) | 2013-06-05 | 2013-06-05 | 寄存器组与存储器数据双向传输结构及数据双向传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310222090.4A CN104216842B (zh) | 2013-06-05 | 2013-06-05 | 寄存器组与存储器数据双向传输结构及数据双向传输方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104216842A true CN104216842A (zh) | 2014-12-17 |
CN104216842B CN104216842B (zh) | 2017-06-06 |
Family
ID=52098354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310222090.4A Active CN104216842B (zh) | 2013-06-05 | 2013-06-05 | 寄存器组与存储器数据双向传输结构及数据双向传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104216842B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111427805A (zh) * | 2020-03-19 | 2020-07-17 | 电子科技大学 | 一种基于页模式操作的存储器快速访问方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060112258A1 (en) * | 2004-11-25 | 2006-05-25 | Yang Yil S | Parallel data path architecture for high energy efficiency |
CN1959630A (zh) * | 2005-10-31 | 2007-05-09 | 松下电器产业株式会社 | 微处理器 |
CN101763244A (zh) * | 2010-01-21 | 2010-06-30 | 北京龙芯中科技术服务中心有限公司 | 存储器与寄存器之间的数据传输装置和方法 |
-
2013
- 2013-06-05 CN CN201310222090.4A patent/CN104216842B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060112258A1 (en) * | 2004-11-25 | 2006-05-25 | Yang Yil S | Parallel data path architecture for high energy efficiency |
CN1959630A (zh) * | 2005-10-31 | 2007-05-09 | 松下电器产业株式会社 | 微处理器 |
CN101763244A (zh) * | 2010-01-21 | 2010-06-30 | 北京龙芯中科技术服务中心有限公司 | 存储器与寄存器之间的数据传输装置和方法 |
Non-Patent Citations (1)
Title |
---|
朱旭涛等: "微处理器数据通路控制单元的研究与实现", 《微机发展》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111427805A (zh) * | 2020-03-19 | 2020-07-17 | 电子科技大学 | 一种基于页模式操作的存储器快速访问方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104216842B (zh) | 2017-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105474319B (zh) | 用于配置混合存储器模块的存储器的i/o的设备及方法 | |
CN101609442B (zh) | 一种接口自适应的方法及其装置、系统 | |
US7941637B2 (en) | Groups of serially coupled processor cores propagating memory write packet while maintaining coherency within each group towards a switch coupled to memory partitions | |
JP2013168164A5 (zh) | ||
CN103902485A (zh) | 多通道同步监控的并行光模块控制方法 | |
WO2007036050B1 (en) | Memory with output control | |
US10268416B2 (en) | Method and systems of controlling memory-to-memory copy operations | |
KR102453113B1 (ko) | 대기 상태 시 전력을 절감하는 송신 회로 | |
CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
WO2013186889A1 (ja) | I/oデバイス、プログラマブルロジックコントローラ及び演算方法 | |
US11797311B2 (en) | Asynchronous pipeline merging using long vector arbitration | |
TWI604461B (zh) | 用於記憶體之非對稱輸入/輸出介面之裝置及方法 | |
US9571098B2 (en) | Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith | |
CN103346801B (zh) | 一种分布式串并转换控制结构 | |
US20110296056A1 (en) | High-speed interface for daisy-chained devices | |
CN104216842A (zh) | 寄存器组与存储器数据双向传输结构及数据双向传输方法 | |
KR100712511B1 (ko) | 호스트와 적어도 2개의 서로 다른 속도의 데이터 통신이가능한 메모리 장치 및 이를 이용하는 데이터 통신 시스템 | |
EP3599554A1 (en) | Improving read performance on a sata storage device behind a host bus adapter | |
KR20130111028A (ko) | 반도체모듈 | |
KR102275620B1 (ko) | 조절되는 저항 값을 갖는 종단 저항을 포함하는 수신 회로, 그것의 작동 방법, 및 그것을 포함하는 저장 장치 | |
JP2015018408A (ja) | 入出力制御回路及び入出力制御回路における同期制御方法 | |
KR20190029227A (ko) | 데이터 전송 회로, 이를 이용하는 반도체 장치 및 반도체 시스템 | |
JP4346539B2 (ja) | 制御装置 | |
JP5640941B2 (ja) | プロセスデータモニタシステム | |
JP6493044B2 (ja) | マルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |