CN105511800A - 用于在plc中的mpu和存储器之间发送和接收数据的方法 - Google Patents

用于在plc中的mpu和存储器之间发送和接收数据的方法 Download PDF

Info

Publication number
CN105511800A
CN105511800A CN201510755415.4A CN201510755415A CN105511800A CN 105511800 A CN105511800 A CN 105511800A CN 201510755415 A CN201510755415 A CN 201510755415A CN 105511800 A CN105511800 A CN 105511800A
Authority
CN
China
Prior art keywords
data
mpu
signal
storer
input buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510755415.4A
Other languages
English (en)
Other versions
CN105511800B (zh
Inventor
朴朝东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LS Electric Co Ltd
Original Assignee
LS Industrial Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LS Industrial Systems Co Ltd filed Critical LS Industrial Systems Co Ltd
Publication of CN105511800A publication Critical patent/CN105511800A/zh
Application granted granted Critical
Publication of CN105511800B publication Critical patent/CN105511800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

提出一种用于在PLC中的以相互不同的工作电压工作的MPU和存储器之间发送和接收数据的方法，该方法包括：由MPU输出CS(芯片选择)信号和地址信号以便通过访问存储器来读取数据；由“或”门通过接收CS信号和地址信号来输出用于激活数据输入缓冲器的激活信号；由访问信号输出缓冲器通过接收CS信号和地址信号来输出用于存储器的操作的存储器访问信号；由存储器通过响应于存储器访问信号来输出被MPU请求的数据至数据输入缓冲器；以及由数据输入缓冲器通过接收由存储器输出的数据来输出接收到的数据至MPU。

Description

用于在PLC中的MPU和存储器之间发送和接收数据的方法
技术领域
根据本公开的示例性实施例的教导主要涉及一种用于在PLC中的以相互不同的工作电压工作的MPU和存储器之间发送和接收数据的方法。
背景技术
伴随着对诸如MPU(微处理单元)、存储器和逻辑IC之类的半导体器件的高速操作的需求，对其的工作频率也要求增大，由此功耗也增大。增大的功耗会导致IC加热和能量浪费，这产生了快速发送和接收数据的趋势并实现了低工作电压。
同时，在广泛用于控制工业场所的自动化设备的PLC(可编程逻辑控制器)中使用的IC的电压值为1.2V、3.3V和5V，这意味着工作电压是不同的，使得用于在器件之间发送和接收数据的方法已出现成为新的问题。
通常来说，PLC基于MPU与存储器、通信控制器和扩展模块交换数据。在每个具有不同工作电压的器件之间发送和接收数据传统上曾使用一种基于MPU的单向通信方法。
图1示出根据现有技术的在PLC中的每个具有不同工作电压的器件之间基于单向通信的数据流。
参考图1，MPU1的工作电压为3.3V，输入传感器2和输出驱动器3的工作电压均为5V，且输入传感器2和输出驱动器3的工作电压与MPU1的工作电压不同。
此时，MPU1可以接收从输入传感器2输出的数据，并发送将要输出到外部的数据给输出驱动器3。同时，输入传感器2可以仅发送数据给MPU1，但不从MPU1接收数据，且输出驱动器3可以仅从MPU1接收数据，但不发送数据给MPU1。因此，MPU1可以执行接收和发送数据的双向通信，而输入传感器2和输出驱动器3执行单向通信。
同时，输入缓冲器4可以介于输入传感器2和MPU1之间，而输出缓冲器5可以介于MPU1和输出驱动器3之间，这是因为输入传感器2和输出驱动器3的工作电压不同于MPU1的工作电压。
此时，输入缓冲器4可以将从输入传感器2发送的5V数据转换成MPU1可识别的3.3V数据，并发送转换后的3.3V数据给MPU1，而输出缓冲器5可以将从MPU1发送的3.3V数据转换成输出驱动器3可识别的5V数据，并发送转换后的5V数据给输出驱动器3。
“或”门6可以介于MPU1和输入缓冲器4之间，以通过接收从MPU1输出的CS(芯片选择)信号和RD(读取)信号来输出使能信号(IN_CS)给输入缓冲器4。此外，“或”门7可以介于MPU1和输出缓冲器5之间，以通过接收从MPU1输出的CS(芯片选择)信号和WR(写入)信号来输出使能信号(OUT_CS)给输出缓冲器5。
图2是示出MPU1从输入传感器2接收数据的时序图，以及图3是示出MPU1发送数据给输出驱动器3的时序图。
因为输入传感器2和输出驱动器3执行单向通信，所以仅产生如图2和图3中所示的由每种配置组合的时间延迟，其中MPU1可以正常地从输入传感器2接收数据，并可向输出驱动器3发送数据。
如前面所提到的，使用根据现有技术的基于MPU的单向通信方法来执行在不同工作电压的器件之间的数据发送/接收。因此，诸如存储器之类的执行读/写的部件使用具有与MPU的工作电压相同的工作电压的部件。然而，在由具有不同工作电压的多个MPU共享一个存储器的情况下，已经出现了缺陷，因为多个MPU用于诸如基本操作、通信和用于性能增强的位置控制的每一个功能。
当如上所提到的由具有不同工作电压的多个MPU使用一个存储器时，尽管具有与存储器的工作电压相同的工作电压的MPU能够正常地与存储器执行发送/接收数据，但出现了具有与存储器的工作电压不同的工作电压的MPU无法与存储器有平稳的数据发送/接收的问题。
发明内容
实行本公开以解决现有技术的前述缺陷/问题，且因此本公开的特定实施例的目标是为了提供一种用于在PLC中的以相互不同的工作电压工作的MPU和存储器之间发送和接收数据的方法。
由本公开解决的技术问题并不限于上述描述，且本领域技术人员将从以下说明书中清楚地理解目前为止还未提到的任何其他技术问题。
本公开是为了整体地或部分地解决至少一个或多个上述问题和/或缺陷，并至少提供在下文中所描述的优点。为了整体地或部分地至少实现上述目标，并根据本公开的目的，正如具体实现和广泛描述的那样，在本发明的一个总体方案中，提供了一种用于在PLC中的以相互不同的工作电压工作的MPU和存储器之间发送和接收数据方法，该方法包括：
由MPU输出CS(芯片选择)信号和地址信号以便通过访问存储器来读取数据；
由“或”门通过接收CS信号和地址信号来输出用于激活数据输入缓冲器的激活信号；
由访问信号输出缓冲器通过接收CS信号和地址信号来输出用于存储器的操作的存储器访问信号；
由存储器通过响应于存储器访问信号来输出被MPU请求的数据至数据输入缓冲器；以及
由数据输入缓冲器通过接收由存储器输出的数据来输出所接收到的数据至MPU。
优选地，但不是必须地，输出存储器访问信号的步骤可包括：由访问信号输出缓冲器通过将从MPU接收的CS信号和地址信号转换成由存储器能识别的电压电平来输出存储器访问信号。
优选地，但不是必须地，输出接收到的数据至MPU的步骤可包括：通过转换成MPU能识别的电压电平来输出由数据输入缓冲器接收到的数据至MPU。
优选地，但不是必须地，地址信号可在与CS信号的时间相同的时间被变换。
优选地，但不是必须地，在正执行由存储器输出被MPU请求的数据至数据输入缓冲器的步骤和输出接收到的数据至MPU的步骤时，CS信号和地址信号可保持“低”电平以使“或”门能够输出激活信号。
优选地，但不是必须地，地址信号可被设置为通过将存储器区域分别划分成一半所形成的读取区域和写入区域的最高位。
根据本公开的示例性实施例的用于在PLC中的MPU和存储器之间发送和接收数据的方法具有的有益效果在于：通过使用1位地址作为被配置为输出用于激活数据输入缓冲器的激活信号的“或”门的输入，能够没有任何丢失地由MPU读取从存储器输出的数据，由此，能够使在PLC中的以相互不同的工作电压工作的MPU和存储器之间的数据发送/接收成为可能且无数据丢失，且即使每个具有不同工作电压的器件增多，也能够使得数据发送/接收成为可能且无数据丢失。
附图说明
所包括的附图提供了对本公开的进一步理解，其包含在本申请中且构成本申请的一部分，附图示出了本公开的实施例，并且与说明书一起用于解释本公开的原理。在附图中：
图1示出根据现有技术的在PLC中的每个具有不同工作电压的器件之间基于单向通信的数据流；
图2是示出根据现有技术的MPU从输入传感器接收数据的时序图；
图3是示出根据现有技术的MPU发送数据给输出驱动器的时序图；
图4是在通过使用电平变换器(levelshifter)的存储器读取期间的数据流程图；
图5是在使用电平变换器的存储器读取期间的时序图；
图6是根据本公开的在通过使用地址信号的存储器读取期间的数据流程图；以及
图7是根据本公开的在通过使用地址信号的存储器读取期间的时序图。
具体实施方式
将在下文中参照附图更充分地描述各种示例性的实施例，其中示出了一些示例性的实施例。
参考下面的示例性实施例的详细描述以及附图，可以更容易地理解本公开的优点和特征。因此，本公开并不限于以下将描述的示例性的实施例，而是可以用其它形式来具体实现。
由于可以采用对本领域技术人员来说显而易见的、具有本文中教导的有益效果的不同的但等同的方式来修改和实践本发明，所以本文中公开的具体实施例仅是说明性的。然而，本公开可以采用许多不同的形式来具体实现并且不应当被解释为限于本文中所提出的实施例。相反，提供这些实施例使得本公开将是详尽的和完整的，并且将充分传达总的发明构想的范围和原理给本领域技术人员。此外，贯穿整个说明书，相同的附图标记将分配给附图说明中相同的元件，并且将省略掉彼此重复的说明。
为了简洁和清楚，省略了对公知功能、配置或构造的详细描述，以致于不会让非必要的细节来使本公开的描述晦涩难解。因此，在说明书和权利要求中使用的具体术语或词语的含义不应该限于文字上的或常用的意义，而应该根据用户或操作者的意图和习惯用法来解释或可以不同。因此，具体术语或词语的定义应该基于整个说明书的内容。
传统技术以如下方式被配置使得输入端口和输出端口被设计为控制不同的器件，且因此传统技术不适合于作为存储器必须同时执行读和写的器件。
图4是在通过使用电平变换器的存储器读取期间的数据流程图，以及图5是在使用电平变换器的存储器读取期间的时序图。
参考图4和图5，将说明根据现有技术的使用电平变换器在MPU和存储器之间的读取(或正在读取)过程。图4中的附图标记11是MPU，其连接至存储器12以发送数据给存储器12，或从存储器12接收数据。
因此，尽管在图1中存在单向通信，其中MPU1从输入传感器2接收数据并发送数据给输出驱动器3，但在图4中MPU11与存储器12执行双向通信。同时，图4中的输入缓冲器13、输出缓冲器14和两个“或”门15、16具有与图1中的输入缓冲器4、输出缓冲器5和两个“或”门6、7相同的配置。
另外，图4中的输出缓冲器17可以被布置为将从MPU11输出的CS(芯片选择)信号、RD(读取)信号和WR(写入)信号的电平转换成由存储器12可识别的电平。当MPU11从存储器12读取数据时，且当因为RD信号改变为低而使用RD信号启用输入缓冲器13，并且在几个嘀嗒后有效数据被加载在总线上时，MPU11由于在经过输入缓冲器13的过程中产生的延迟而不得不接收无效数据。
为了克服由此所述的缺陷，本公开提出一种在具有相互不同的工作电压的器件之间读和写数据的双向发送/接收方法。具体地，本公开适用于在PLC中的分别具有不同工作电压的MPU和存储器之间的数据发送/接收，并且对于本领域技术人员来说应该显而易见的是，本公开可以适用于除PLC以外的其他领域。
图6是根据本公开的在通过使用地址信号的存储器读取期间的数据流程图，以及图7是根据本公开的在通过使用地址信号的存储器读取期间的时序图。
现在，将参考图6和图7说明根据本公开的使用地址信号的存储器读取过程。
图6中的附图标记110是MPU，其连接至存储器120以发送数据给存储器120，或从存储器120接收数据。此时，MPU110和存储器120的工作电压相互不同，使得被配置为转换在MPU110和存储器120之间发送和接收的数据的电压电平的数据输入缓冲器130和数据输出缓冲器140介于MPU110和存储器120之间。
此外，访问信号输出缓冲器150可以介于MPU110和存储器120之间，其中访问信号输出缓冲器150被配置为转换用于输出的访问信号的电压电平来访问存储器120以便允许MPU110读取数据，或写入数据到存储器120中。
下文中，由访问信号输出缓冲器150输出的信号被定义为存储器访问信号。
也就是，数据输入缓冲器130可以从存储器120接收数据，并将数据转换成由MPU110可识别的数据的电压电平并输出该电压电平至MPU110，且数据输出缓冲器140可以从MPU110接收数据，并将数据转换成由存储器120可识别的数据的电压电平并输出该电压电平至存储器120。
同时，访问信号输出缓冲器150可以将为MPU110访问存储器120而输出的访问信号的电压电平转换成由存储器120可识别的电压电平，并输出该电压电平至存储器120。同时，第一“或”门160可以介于MPU110和数据输入缓冲器130之间，其中第一“或”门160可以接收从MPU110输出的CS(芯片选择)信号和地址信号(CA：芯片地址)，并且输出使能信号IN_CS至数据输入缓冲器130。
此外，第二“或”门170可以介于MPU110和数据输出缓冲器140之间，其中第二“或”门170可以接收从MPU110输出的CS(芯片选择)信号和WR(写入)信号，并输出使能信号OUT_CS至数据输出缓冲器140。
此时，MPU110可以输出电平“0”作为地址信号以便从存储器120读取数据，且输出电平“1”作为地址信号以便向存储器120写入数据。因此，当从MPU110输出的地址信号CA是电平“0”时，第一“或”门160可以输出电平“0”作为激活信号以便激活数据输入缓冲器130。此外，当从MPU110输出的地址信号CA是电平“1”时，第一“或”门160可以输出电平“1”，由此不激活数据输入缓冲器130。
例如，当地址区域“0x02000000～0x02FFFFFF”被划分成读取区域(“0x02000000～0x027FFFFF”)和写入区域(“0x0280000～0x02FFFFFF”)，并且每个区域的最高位由地址信号CA来指定时，最高位在读取期间总是“0”，并且最高位在写入期间总是“1”。
在16M存储器的情况下，地址#23位可以用作被配置为输出用于激活数据输入缓冲器130的激活信号IN_CS的第一“或”门160的输入。例如，当MPU110试图读取存储器120中的0x1000地址的数据时，可以使用如“0x2001000”来读取0x1000地址的数据。
如图7所提到的，因为激活信号IN_CS在读取数据时为“低”，所以数据输入缓冲器130被激活，由此从存储器120输出的数据(RAM数据)被提取作为“数据总线(DATABUS)”，并且可以无任何数据丢失地执行数据发送/接收。
尽管已经解释了根据本公开的示例性实施例的用于在PLC中的MPU和存储器之间发送和接收数据的方法，但本公开并不局限于此，并且对于本领域技术人员来说对本公开的各种修改都将是显而易见的，并且在本文中限定的一般原理可在不偏离本公开的精神或范围的情况下应用于其他变化例。因此，本公开并不旨在限制本文中描述的示例，而是与本文中公开的原理和新颖特征保持一致的最宽范围相一致。
因此，根据本公开的示例性实施例的用于在PLC中的MPU和存储器之间发送和接收数据的上述方法无论如何都可以采用许多不同形式来具体实现，并且不应该被解释为局限于本文中所提出的实施例。因此，旨在本公开的实施例可以覆盖本公开的修改例和变化例，只要它们落在所附权利要求书及其等同方案的范围内。

Claims (6)

1.一种用于在PLC中的以相互不同的工作电压工作的MPU和存储器之间发送和接收数据的方法，所述方法包括：
由所述MPU输出芯片选择信号和地址信号以便通过访问所述存储器来读取数据；
由“或”门通过接收所述芯片选择信号和所述地址信号来输出用于激活数据输入缓冲器的激活信号；
由访问信号输出缓冲器通过接收所述芯片选择信号和所述地址信号来输出用于所述存储器的操作的存储器访问信号；
由所述存储器通过响应于所述存储器访问信号来输出被所述MPU请求的数据至所述数据输入缓冲器；以及
由所述数据输入缓冲器通过接收由所述存储器输出的数据来输出所接收到的数据至所述MPU。
2.如权利要求1所述的方法，其中输出所述存储器访问信号的步骤包括：由所述访问信号输出缓冲器通过将从所述MPU接收的所述芯片选择信号和所述地址信号转换成由所述存储器能识别的电压电平来输出所述存储器访问信号。
3.如权利要求1所述的方法，其中输出接收到的数据至所述MPU的步骤包括：通过转换成所述MPU能识别的电压电平来输出由所述数据输入缓冲器接收到的数据至所述MPU。
4.如权利要求1所述的方法，其中所述地址信号在与所述芯片选择信号的时间相同的时间被变换。
5.如权利要求1所述的方法，其中在正执行由所述存储器输出被所述MPU请求的数据至所述数据输入缓冲器的步骤和输出接收到的数据至所述MPU的步骤时，所述芯片选择信号和所述地址信号保持“低”电平以使所述“或”门能够输出所述激活信号。
6.如权利要求1所述的方法，其中所述地址信号被设置为通过将存储器区域分别划分成一半所形成的读取区域和写入区域的最高位。
CN201510755415.4A 2014-10-13 2015-10-12 用于在plc中的mpu和存储器之间发送和接收数据的方法 Active CN105511800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140137572A KR101564174B1 (ko) 2014-10-13 2014-10-13 Plc 내 mpu와 메모리 사이의 데이터 송수신 방법
KR10-2014-0137572 2014-10-13

Publications (2)

Publication Number Publication Date
CN105511800A true CN105511800A (zh) 2016-04-20
CN105511800B CN105511800B (zh) 2018-07-17

Family

ID=54429103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510755415.4A Active CN105511800B (zh) 2014-10-13 2015-10-12 用于在plc中的mpu和存储器之间发送和接收数据的方法

Country Status (3)

Country Link
US (1) US9880543B2 (zh)
KR (1) KR101564174B1 (zh)
CN (1) CN105511800B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030144753A1 (en) * 2002-01-10 2003-07-31 Shuji Otani Programmable controller unit and method of processing user program
CN102005241A (zh) * 2009-08-27 2011-04-06 瑞萨电子株式会社 半导体存储器件及其控制方法
CN102445918A (zh) * 2011-10-24 2012-05-09 乐星产电(无锡)有限公司 利用模式设置开关控制的plc多功能存储模块
CN103838701A (zh) * 2012-11-22 2014-06-04 Ls产电株式会社 Plc系统中的数据处理装置和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250931A (ja) * 1993-02-26 1994-09-09 Mitsubishi Electric Corp 情報処理装置
US6175952B1 (en) * 1997-05-27 2001-01-16 Altera Corporation Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions
JP4765519B2 (ja) 2005-09-29 2011-09-07 オムロン株式会社 センサ装置およびセンサ装置用のコントローラ
KR101878388B1 (ko) * 2011-09-14 2018-07-13 엘에스산전 주식회사 Ｐｌｃ 제어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030144753A1 (en) * 2002-01-10 2003-07-31 Shuji Otani Programmable controller unit and method of processing user program
CN102005241A (zh) * 2009-08-27 2011-04-06 瑞萨电子株式会社 半导体存储器件及其控制方法
CN102445918A (zh) * 2011-10-24 2012-05-09 乐星产电(无锡)有限公司 利用模式设置开关控制的plc多功能存储模块
CN103838701A (zh) * 2012-11-22 2014-06-04 Ls产电株式会社 Plc系统中的数据处理装置和方法

Also Published As

Publication number Publication date
CN105511800B (zh) 2018-07-17
US9880543B2 (en) 2018-01-30
KR101564174B1 (ko) 2015-10-28
US20160103440A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
CN108228513B (zh) 一种基于fpga架构的智能串口通讯装置
KR102249416B1 (ko) 메모리 시스템 및 메모리 시스템의 구동 방법
CN101706552B (zh) 支持芯片不同引脚封装的可配置式片上测试模块
CN101770442B (zh) 具有多个外设接口的数据交互系统和方法
WO2016095435A1 (zh) 一种多芯片级联的方法、芯片和装置、存储介质
US20140068125A1 (en) Memory throughput improvement using address interleaving
US10032494B2 (en) Data processing systems and a plurality of memory modules
CN102981801B (zh) 一种本地总线数据位宽的转换方法及装置
CN106776467B (zh) 用于命令接收系统的spi flash控制芯片
CN105182915A (zh) 数控io总线控制系统
CN107291655B (zh) 一种带APB总线接口的SoC自举IP电路
US20100262754A1 (en) Cpu data bus pld/fpga interface using dual port ram structure built in pld
CN105573947A (zh) 一种基于apb总线的sd/mmc卡控制方法
CN105511800A (zh) 用于在plc中的mpu和存储器之间发送和接收数据的方法
CN103279437A (zh) 一种基于PXI Express总线的实时数据记录装置
CN110765065A (zh) 片上系统
CN102508807B (zh) 一种基于sparc v8处理器的总线结构
CN101488119B (zh) 地址译码方法、装置及单板
US20230049427A1 (en) Method for external devices accessing computer memory
US8909831B2 (en) Logic device
CN102522113B (zh) 一种sdram桥接电路
CN105068965A (zh) 基于I2C总线的NAND Flash存储方法及系统
CN104700885A (zh) 存储器、包括存储器的存储系统及操作存储系统的方法
US20120124272A1 (en) Flash memory apparatus
CN203799372U (zh) 可配置式模拟量输出总线驱动控制模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant