CN107039075B - 非易失性存储装置 - Google Patents

非易失性存储装置 Download PDF

Info

Publication number
CN107039075B
CN107039075B CN201610866285.6A CN201610866285A CN107039075B CN 107039075 B CN107039075 B CN 107039075B CN 201610866285 A CN201610866285 A CN 201610866285A CN 107039075 B CN107039075 B CN 107039075B
Authority
CN
China
Prior art keywords
circuit
terminal
clock
switch
abnormality detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610866285.6A
Other languages
English (en)
Other versions
CN107039075A (zh
Inventor
见谷真
林田广宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN107039075A publication Critical patent/CN107039075A/zh
Application granted granted Critical
Publication of CN107039075B publication Critical patent/CN107039075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

提供具备噪声耐受性高的防误写入功能的非易失性存储装置。采用了这样的结构：具备在时钟端子并联连接的开关和噪声滤波器电路，当时钟脉冲监视器电路比较从时钟端子输入的时钟数和规定数而检测到时钟数的异常时，切换到使开关截止而使噪声滤波器电路有效的噪声对策模式。

Description

非易失性存储装置
技术领域
本发明涉及非易失性存储装置，更详细而言涉及防止非易失性存储装置的误写入的功能。
背景技术
图3是现有的非易失性存储装置的写入电路的框图。
现有的写入电路40具备：控制电路41；时钟计数器42；越程（overrun）检测电路43；状态寄存器44；以及输出电路45。
以串行接口进行通信的非易失性存储装置，通过如以下的处理向存储器单元写入数据。在使芯片选择（CS）信号有效后，若向时钟（SCK）端子输入时钟，则同时向数据输入（DI）端子依次输入写入指令、地址、写入数据。而且，若使CS信号无效而经过既定写入时间，则结束对存储器单元的数据写入处理。
越程检测电路43比较从控制电路41取得的既定时钟数和从时钟计数器42取得的实际时钟数。在此，向SCK端子混入噪声从而时钟数变得比规定数多的情况下，越程检测电路43检测出越程，在状态寄存器44设置越程检测标志。然后，非易失性存储装置取消写入处理。
另外，状态寄存器44的越程检测标志通过输出电路45向数据输出（DO）端子输出，从而能够使外部的主机（master）侧识别时钟的越程。而且，通过越程检测标志因CS信号的再输入等而复位，因此主机能够重新进行写入处理。
现有技术文献
专利文献
专利文献1：日本特开2005－71512号公报。
发明内容
发明要解决的课题
然而，现有的非易失性存储装置由于在重新进行的写入处理中，其噪声耐受性不变，因此同样具有写入处理失败的可能性高、重复几次相同处理而写入处理时间会变长的问题。
本发明为解决以上那样的课题而构思，用于实现噪声耐受性高的防误写入功能。
用于解决课题的方案
为了解决现有的课题，本发明的具备防误写入功能的非易失性存储装置采用如下的结构。
一种非易失性存储装置，其特征在于，具备：在时钟端子并联连接的第一开关和第一噪声滤波器电路；根据从数据输入端子输入的数据对指令进行解码的指令解码器电路；比较从所述时钟端子输入的时钟数和规定数而检测时钟数的异常、若检测到异常则输出异常检测信号的时钟脉冲监视器电路；接受所述异常检测信号而设置异常检测标志的时钟脉冲监视器寄存器；将所述异常检测标志向外部输出的输出电路；以及按照所述异常检测标志切换第一状态和第二状态的模式选择电路，
所述第一状态是所述第一开关导通而所述第一噪声滤波器电路无效，所述第二状态是所述第一开关截止而所述第一噪声滤波器电路有效，
所述异常检测标志被设置后的数据读取期间为所述第二状态。
发明效果
依据本发明的具备防误写入功能的非易失性存储装置，以在CS端子和SCK端子具备噪声滤波器电路，在重新进行写入处理前使噪声滤波器电路有效的方式构成，因此提高非易失性存储装置的噪声耐受性。因而，能够提高写入处理的成功的可能性，并能缩短写入处理时间。
附图说明
图1是本实施方式的非易失性存储装置的写入电路的框图。
图2是示出本实施方式的非易失性存储装置的写入电路的动作的时间图。
图3是现有的非易失性存储装置的写入电路的框图。
具体实施方式
以下，参照附图，对本实施方式进行说明。
图1是本实施方式的非易失性存储装置的写入电路的框图。
本实施方式的写入电路10具备：时钟脉冲监视器电路11；指令解码器电路12；时钟脉冲监视器寄存器13；输出电路14；模式选择电路（D型触发器及AND电路）15；噪声滤波器电路16及18；以及开关电路17及19。
噪声滤波器电路16和开关电路17并联连接，在芯片选择（CS）端子与时钟脉冲监视器电路11及指令解码器电路12的第一输入端子之间设置。噪声滤波器电路18和开关电路19在时钟（SCK）端子与时钟脉冲监视器电路11及指令解码器电路12的第二输入端子之间设置。指令解码器电路12在数据输入（DI）端子连接有第三输入端子。时钟脉冲监视器电路11的输出端子与时钟脉冲监视器寄存器13的输入端子连接。时钟脉冲监视器寄存器13的输出端子与输出电路14的第一输入端子和模式选择电路15的第一输入端子连接。指令解码器电路12的第一输出端子与时钟脉冲监视器寄存器13的输入端子连接，第二输出端子与输出电路14的第二输入端子和模式选择电路15的第二输入端子连接。模式选择电路15在第三输入端子连接有CS端子，输出端子与开关电路17及19的控制端子连接。输出电路14在输出端子连接有数据输出（DO）端子。模式选择电路15内部如以下那样连接。AND电路在输入端子连接有第一输入端子和第二输入端子，输出端子与D型触发器的数据（D）端子连接。D型触发器的时钟（C）端子与第三输入端子连接，输出（Q）端子与输出端子连接。
时钟脉冲监视器电路11检测对SCK端子混入噪声且时钟数多于规定数的情况、或对CS端子混入噪声且时钟数少于规定数的情况，输出异常检测（CPMD）信号，从而取消写入处理。指令解码器电路12根据时钟和向DI端子输入的数据对指令进行解码，输出与指令对应的信号，即从第一输出端子输出写入（WR）信号，从第二输出端子输出时钟脉冲监视器寄存器13的读取（RD）信号。时钟脉冲监视器寄存器13接受时钟脉冲监视器电路11的CPMD信号，设置异常检测标志从而输出表示其状态的（CPM）信号。输出电路14向DO端子输出时钟脉冲监视器寄存器13的异常检测标志等。模式选择电路15输出根据CPM信号和RD信号切换通常模式和噪声对策模式的模式选择（MODE）信号。开关电路17及19接受模式选择电路15切换到噪声对策模式的情况，截止而使噪声滤波器电路16及18有效。
此外，图1的写入电路10对于存储器（数据存放部）、数据寄存器等的电路和存储器数据的读取功能进行省略。
如上述的写入电路10如以下那样进行动作，具有噪声耐受性高的防误写入功能。
以串行接口进行通信的非易失性存储装置，通过如以下的处理向存储器单元写入数据。在使芯片选择（CS）信号有效之后，向SCK端子输入时钟，同时，向DI端子依次输入写入指令、地址、写入数据。而且，若使CS信号无效并经过既定写入时间，则结束对存储器单元的数据写入处理。
图2是示出本实施方式的非易失性存储装置的写入电路的动作的时间图。
图2的时间图示出写入处理中在SCK端子产生噪声的状态。
＜写入处理1＞
写入处理1的期间为定时T1到T3的期间。WR信号在指令解码器电路12识别写入指令的定时T2成为H（高）。此后，在定时T2到T3的期间若在SCK端子产生噪声从而成为时钟异常，则时钟脉冲监视器电路11在CS信号下降的定时T3进行检测，输出H（高）的CPMD信号。时钟脉冲监视器寄存器13在CPMD信号成为H（高）时，设置异常检测标志，输出H（高）的CPM信号。
＜时钟脉冲监视器寄存器读取处理1＞
时钟脉冲监视器寄存器读取处理1处于定时T4到T6的期间。RD信号在指令解码器电路12识别读取指令的定时T5成为H（高）。然后，在定时T5到T6的期间从输出电路14输出H（高）的CPM信号。在CS信号下降的定时T6，CPM信号和RD信号均为H（高），因此模式选择电路15的D型触发器的D端子的输入成为H（高），并且MODE信号成为H（高）。因此，切换到噪声对策模式，开关17及19截止，噪声滤波器电路16及18变有效。
此外，在本实施方式中，将使CPMD信号成为L（低）的定时设为CS信号的上升沿，但是只要CPM信号在更新之前处于L（低）即可。
＜写入处理2＞
写入处理2的期间为定时T7到T9的期间。WR信号在指令解码器电路12识别写入指令的定时T8成为H（高）。此时，时钟脉冲监视器寄存器13复位且CPM信号成为L（低）。由于在该期间为噪声对策模式，且CS端子和SCK端子的噪声滤波器电路16及18为有效，因此噪声耐受性较高且正常结束写入处理。时钟脉冲监视器电路11在CS信号下降的定时T9不检测时钟的异常，因此维持L（低）的CPMD信号。进而，由于CPM信号和RD信号均为L（低），所以模式选择电路15的D型触发器的D端子的输入成为L（低），MODE信号成为L（低）。因此，开关17及19导通，返回到噪声滤波器电路16及18变无效的通常模式。而且，写入电路10从定时T9起执行对存储器单元的数据写入。
＜时钟脉冲监视器寄存器读取处理2＞
时钟脉冲监视器寄存器读取处理2的期间为定时T10到T12的期间。RD信号在指令解码器电路12识别读取指令的定时T11成为H（高）。而且，在定时T11到T12的期间从输出电路14输出L（低）的CPM信号。
如以上说明的那样，在本实施方式中，时钟脉冲监视器寄存器13的异常检测标志，通过输出电路14向数据DO端子输出，因此能够使外部的主机侧识别时钟的异常。而且，异常检测标志通过CS信号的再输入等而复位，因此主机能够重新进行写入处理。此时，写入电路10因为噪声滤波器电路16及18变有效，所以噪声耐受性高但处理速度下降。因此，主机使时钟的速度变慢而重新进行写入处理。通过这样，能够使重新进行的写入处理确实成功。此外，写入电路10在重新写入结束后返回通常模式，因此以后的写入处理的速度不会下降。
此外，本实施方式的写入电路10只要能实现如上述的功能，就不限于还包含图1所示的逻辑的电路构成或图2所示的时间图。例如，噪声滤波器电路和开关电路仅设在SCK端子也可。
标号说明
10　写入电路
11　时钟脉冲监视器电路
12　指令解码器电路
13　时钟脉冲监视器寄存器
14　输出电路
15　模式选择电路
16、18　噪声滤波器电路
17、19　开关。

Claims (2)

1.一种非易失性存储装置，其特征在于，具备：
在时钟端子并联连接的第一开关和第一噪声滤波器电路；
根据从数据输入端子输入的数据对指令进行解码的指令解码器电路；
比较从所述时钟端子输入的时钟数和规定数而检测时钟数的异常、若检测到异常则输出异常检测信号的时钟脉冲监视器电路；
接受所述异常检测信号而设置异常检测标志的时钟脉冲监视器寄存器；
将所述异常检测标志向外部输出的输出电路；以及
按照所述异常检测标志切换第一状态和第二状态的模式选择电路，
所述第一状态是所述第一开关导通而所述第一噪声滤波器电路无效，
所述第二状态是所述第一开关截止而所述第一噪声滤波器电路有效，
所述异常检测标志被设置后的数据读取期间为所述第二状态。
2.如权利要求1所述的非易失性存储装置，其特征在于，
具备在芯片选择端子并联连接的第二开关和第二噪声滤波器电路，
在所述第一状态下所述第二开关导通，在所述第二状态下所述第二开关截止。
CN201610866285.6A 2015-10-08 2016-09-30 非易失性存储装置 Active CN107039075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015199860A JP6510380B2 (ja) 2015-10-08 2015-10-08 不揮発性記憶装置
JP2015-199860 2015-10-08

Publications (2)

Publication Number Publication Date
CN107039075A CN107039075A (zh) 2017-08-11
CN107039075B true CN107039075B (zh) 2021-06-22

Family

ID=58499830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610866285.6A Active CN107039075B (zh) 2015-10-08 2016-09-30 非易失性存储装置

Country Status (5)

Country Link
US (1) US9633718B1 (zh)
JP (1) JP6510380B2 (zh)
KR (1) KR20170042242A (zh)
CN (1) CN107039075B (zh)
TW (1) TWI688954B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9612611B1 (en) * 2015-09-29 2017-04-04 Amazon Technologies, Inc. Glitch-free clock multiplexer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344767B1 (en) * 2000-01-28 2002-02-05 The Hong Kong University Of Science And Technology Switched-opamp technique for low-voltage switched capacitor circuits
KR20070051061A (ko) * 2005-11-14 2007-05-17 주식회사 하이닉스반도체 백바이어스 전압 발생 장치
JP2008090941A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体記憶装置及びその制御方法
JP4236539B2 (ja) * 2003-08-26 2009-03-11 三洋電機株式会社 不揮発性メモリ装置
JP2010055676A (ja) * 2008-08-27 2010-03-11 Fujitsu Microelectronics Ltd 半導体メモリおよびメモリチップの製造方法
CN101859598A (zh) * 2009-04-08 2010-10-13 三星电子株式会社 采用补偿时钟抖动的数据传送电路和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119983A (ja) * 1987-10-31 1989-05-12 Toshiba Corp 半導体集積回路
US5241469A (en) * 1990-07-25 1993-08-31 Micro Development Technologies, Inc. Method and apparatus for automated spirometry data acquisition and processing
JP4103452B2 (ja) * 2002-05-15 2008-06-18 株式会社デンソー シリアルｅｅｐｒｏｍのデータ入力制御装置
JP2008052842A (ja) * 2006-08-25 2008-03-06 Seiko Instruments Inc 半導体集積回路
EP2391327A2 (en) * 2009-01-30 2011-12-07 Altorr Corporation Patient-lifting-device controls
JP5401180B2 (ja) * 2009-06-17 2014-01-29 ルネサスエレクトロニクス株式会社 ディジタルノイズフィルタ回路
TWI583187B (zh) * 2013-07-30 2017-05-11 聯詠科技股份有限公司 資料處理方法及裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344767B1 (en) * 2000-01-28 2002-02-05 The Hong Kong University Of Science And Technology Switched-opamp technique for low-voltage switched capacitor circuits
JP4236539B2 (ja) * 2003-08-26 2009-03-11 三洋電機株式会社 不揮発性メモリ装置
KR20070051061A (ko) * 2005-11-14 2007-05-17 주식회사 하이닉스반도체 백바이어스 전압 발생 장치
JP2008090941A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体記憶装置及びその制御方法
JP2010055676A (ja) * 2008-08-27 2010-03-11 Fujitsu Microelectronics Ltd 半導体メモリおよびメモリチップの製造方法
CN101859598A (zh) * 2009-04-08 2010-10-13 三星电子株式会社 采用补偿时钟抖动的数据传送电路和方法

Also Published As

Publication number Publication date
KR20170042242A (ko) 2017-04-18
CN107039075A (zh) 2017-08-11
JP2017073186A (ja) 2017-04-13
US9633718B1 (en) 2017-04-25
JP6510380B2 (ja) 2019-05-08
TW201714177A (zh) 2017-04-16
TWI688954B (zh) 2020-03-21
US20170103804A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
CN110809799B (zh) 用于频率模式检测和实施的系统和方法
US8984250B2 (en) Memory controller, memory device and method for determining type of memory device
US10073800B2 (en) Coupling controller, information processing apparatus and coupling control method
CN111816646B (zh) 一种存储封装芯片及其信号处理方法
US10802742B2 (en) Memory access control
CN107039075B (zh) 非易失性存储装置
JPWO2004084127A1 (ja) メモリカードおよびその初期化設定方法
JP2006139879A (ja) 半導体記憶装置
US8370565B2 (en) Boot system
CN110971219A (zh) 压力传感器及其开关电路、时钟控制方法和时钟控制装置
US20140139263A1 (en) Data processing apparatus and method in plc system
US8131882B2 (en) Method for input output expansion in an embedded system utilizing controlled transitions of first and second signals
KR102076770B1 (ko) 반도체 장치
CN110546613B (zh) 用于跨功率域信号的基于信号量保护的方法、装置和系统
US11307767B1 (en) System for controlling memory operations in system-on-chips
US20170115908A1 (en) Data storage device and detection method for flash memory
JP3114645B2 (ja) メモリセル装置のリセット制御回路
CN116028414B (zh) 功耗控制电路和控制装置
EP2237160A2 (en) Memory interface circuit
JP3963135B2 (ja) 不揮発性メモリのテスト制御方法
JP2008076173A (ja) 半導体集積回路、マイクロコンピュータ、および、それらの動作モード切替え方法
JP2005190247A (ja) Ｃｐｕ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Chiba County, Japan

Applicant after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Applicant before: SEIKO INSTR INC

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant