KR20070051061A - 백바이어스 전압 발생 장치 - Google Patents

백바이어스 전압 발생 장치 Download PDF

Info

Publication number
KR20070051061A
KR20070051061A KR1020050108478A KR20050108478A KR20070051061A KR 20070051061 A KR20070051061 A KR 20070051061A KR 1020050108478 A KR1020050108478 A KR 1020050108478A KR 20050108478 A KR20050108478 A KR 20050108478A KR 20070051061 A KR20070051061 A KR 20070051061A
Authority
KR
South Korea
Prior art keywords
bias voltage
back bias
noise filter
vbb
power
Prior art date
Application number
KR1020050108478A
Other languages
English (en)
Other versions
KR101139492B1 (ko
Inventor
이성준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050108478A priority Critical patent/KR101139492B1/ko
Publication of KR20070051061A publication Critical patent/KR20070051061A/ko
Application granted granted Critical
Publication of KR101139492B1 publication Critical patent/KR101139492B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 백바이어스 전압 발생 장치에 관한 것으로, VBB 발생부의 출력단과 메모리 셀의 입력단(Input) 사이에 저항과 캐패시터로 구성된 노이즈 필터부(Noise filter)를 연결하여 VBB 발생부의 동작시점에서 VBB 레벨이 떨어지는 현상을 감소시키며, 파워 업 시에는 노이즈 필터부와 병렬로 연결된 스위치부를 추가하여 파워 업 신호(Power-Up Signal)를 받아 상기 노이즈 필터부를 바이패스(By-Pass)하여 VBB 레벨의 응답특성을 향상시킴으로써 안정적인 특성을 확보할 수 있는 기술을 개시한다.

Description

백바이어스 전압 발생 장치{BACK BIAS VOLTAGE GENERATION DEVICE}
도 1은 종래 기술에 따른 백바이어스 전압 발생 장치를 설명하기 위한 도면.
도 2는 본 발명에 따른 백바이어스 전압 발생 장치의 회로도.
도 3은 본 발명에 따른 백바이어스 전압 발생 장치의 다른 실시예의 회로도.
본 발명은 백바이어스 전압 발생 장치에 관한 것으로, VBB 발생부의 출력단과 메모리 셀의 입력단 사이에 저항과 캐패시터로 구성된 노이즈 필터부(Noise filter)를 연결하여 VBB 발생부의 동작시점에서 VBB 레벨이 떨어지는 현상을 감소시키며, 파워 업 시에는 노이즈 필터부에 병렬로 연결된 스위치부를 추가하여 파워 업 신호(Power-Up Signal)를 받아 상기 노이즈 필터부를 바이패스(By-Pass)하여 VBB 레벨의 응답특성을 향상시킴으로써 안정적인 특성을 확보할 수 있는 기술을 개시한다.
메모리 설계의 큰 흐름은 고속, 고밀도 및 저전력이라고 할 수 있다.
특히, 저전력 제품을 제조하기 위해서는 작은 파워 노이즈도 심각하게 불량을 발생시킬 수 있다.
일반적인 메모리 설계에서는 수백 mV (1 ~ 300mV) 정도의 파워 노이즈는 메모리 동작에 큰 영향을 미치지 못하였으나, 차세대 메모리는 저전력으로 구동되기 때문에 파워 노이즈 개선 회로가 반드시 필요하다.
도 1은 종래 기술에 따른 백바이어스 전압 발생 장치의 구성도이다.
도 1을 참조하면, VBB 발생부(10)의 출력단(Output)과 단위 메모리 셀(20)의 입력단(Input)이 연결되어 있으며, 단위 메모리 셀(20)은 하나의 MOS 트랜지스터 T의 전류통로의 일단에 캐패시터 CP가 접속되고, 다른단에는 비트라인 BL이 접속되며, 게이트 전극G에는 워드라인 WL이 접속된 형태로 구비된다.
여기서, VBB 발생부(10)가 동작하게 되는 시점에서 VBB 발생부(10)의 과다 동작으로 인해 VBB 레벨이 1 ~ 300mV 정도 떨어지게 된다.
즉, 상술한 종래 기술에 따른 백바이어스 전압 발생 장치에서, 일반적인 메모리 설계시 발생하는 1 ~ 300 mV정도의 파워 노이즈는 메모리 동작에 큰 영향을 미치지 않았으나, 저전력으로 메모리 구동시에는 작은 파워 노이즈에 의해 불량이 유발될 수 있으며, VBB 발생부가 동작하게 되는 시점에서 VBB 레벨이 수백 mV 정도 드랍(Drop)되는 문제점이 있다.
상기 문제점을 해결하기 위하여, VBB 발생부의 출력단과 메모리 셀의 입력단 사이에 저항과 캐패시터로 구성된 노이즈 필터부(Noise filter)를 연결하여 VBB 발생부의 동작시점에서 VBB 레벨이 떨어지는 현상을 감소시키며, 노이즈 필터부에 병렬로 연결된 스위치부를 추가하여 파워 업 신호(Power-Up Signal)를 받아 상기 노 이즈 필터부를 바이패스(By-Pass)하여 VBB 레벨의 응답특성을 향상시킴으로써 안정적인 특성을 확보할 수 있는 백바이어스 전압 발생 장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 백바이어스 전압 발생 장치는 백바이어스 전압을 발생하는 VBB 발생부와 VBB 발생부의 출력단과 단위 메모리 셀의 입력단 사이에 구비되어 백바이어스 전압의 노이즈를 필터링하는 노이즈 필터부를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명에 따른 백바이어스 전압 발생 장치의 회로도이다.
본 발명은 VBB 발생부(100), 노이즈 필터부(110) 및 메모리 셀(120)을 구비한다.
도 2를 참조하면, VBB 발생부(100)는 백바이어스 전압VBB을 생성하여 노이즈 필터부(110)에 출력한다.
그리고, 메모리 셀(120)은 하나의 MOS 트랜지스터 T 소스와 드레인에 각각 캐패시터 CP와 비트라인 BL이 접속되며, 게이트 전극 G에는 워드라인 WL이 접속된다.
또한, 노이즈 필터부(110)는 VBB 발생부(100)의 출력단과 메모리 셀(120)의 입력단 사이에 구비된다.
여기서, 노이즈 필터부(Noise filter)(110)는 직렬로 연결된 저항 R과 병렬로 연결된 캐패시터 CP가 구비된 파워 노이즈 방지용 회로로써, VBB 발생부(100)에서 발생된 전압이 노이즈 필터부(110)를 통과하면서 VBB 레벨 드랍 정도가 수십 mV로 감소된다.
도 3은 본 발명에 따른 백바이어스 전압 발생 장치의 다른 실시예이다.
도 3의 실시예는 도 2의 구성에 비해, 상기 도 2의 노이즈 필터부(110)와 병렬로 연결된 스위치부(115)를 추가로 구비한다.
여기서, 파워 업 시 스위치부(115)를 추가하여 파워 업(Power-Up)시점에서 파워 업 신호(Power-Up Signal) PWU가 활성화된 경우 스위치부(115)가 온(On) 상태가 되어 노이즈 필터부(110)를 거치지 않고 바이패스(By-Pass)할 수 있도록 한다. 이에 따라, VBB 레벨의 응답특성이 향상되도록 한다.
그리고, 파워 업 시점에서 파워 업 신호 PWU가 비활성화된 경우 스위치부(115)가 오프(Off) 상태가 되어 상기 도 2와 동일하게 동작되도록 한다.
본 발명에 따른 백바이어스 전압 발생 장치는 VBB 발생부의 출력단과 메모리 셀의 입력단 사이에 저항과 캐패시터로 구성된 노이즈 필터부(Noise filter)를 연결하여 VBB 발생부의 동작시점에서 VBB 레벨이 떨어지는 현상을 감소시키며, 파워 업 시에는 노이즈 필터부에 병렬로 연결된 스위치부를 추가하여 파워 업(Power-Up) 신호를 받아 상기 노이즈 필터부(Noise filter)를 바이패스(By-Pass)하여 VBB 레벨의 응답특성을 향상시킴으로써 안정적인 특성을 확보할 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 백바이어스 전압을 발생하는 VBB 발생부; 및
    VBB 발생부의 출력단과 단위 메모리 셀의 입력단 사이에 구비되어 상기 백바이어스 전압의 노이즈를 필터링하는 노이즈 필터부;
    를 포함하는 것을 특징으로 하는 백바이어스 전압 발생 장치.
  2. 제 1 항에 있어서,
    상기 노이즈 필터부는 상기 VBB 발생부의 출력단에 직렬로 연결된 저항; 및
    상기 저항과 접지전압단 사이에 연결된 캐패시터;
    를 포함하는 것을 특징으로 하는 백바이어스 전압 발생 장치.
  3. 제 1 항에 있어서,
    상기 노이즈 필터부와 병렬로 연결되어 파워 업 동작시 상기 노이즈 필터부를 거치지 않고 상기 백바이어스 전압을 바이패스시키는 스위치부를 더 포함하는 것을 특징으로 하는 백바이어스 전압 발생 장치.
  4. 제 3 항에 있어서,
    상기 스위치부는 파워 업 신호의 활성화시 턴온되어 상기 백바이어스 전압을 바이패스시키고, 파워 업 신호의 비활성화시 턴오프되어 상기 백바이어스 전압이 상기 노이즈 필터부를 거치도록 제어하는 것을 특징으로 하는 백바이어스 전압 발생 장치.
KR1020050108478A 2005-11-14 2005-11-14 백바이어스 전압 발생 장치 KR101139492B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050108478A KR101139492B1 (ko) 2005-11-14 2005-11-14 백바이어스 전압 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050108478A KR101139492B1 (ko) 2005-11-14 2005-11-14 백바이어스 전압 발생 장치

Publications (2)

Publication Number Publication Date
KR20070051061A true KR20070051061A (ko) 2007-05-17
KR101139492B1 KR101139492B1 (ko) 2012-05-02

Family

ID=38274342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050108478A KR101139492B1 (ko) 2005-11-14 2005-11-14 백바이어스 전압 발생 장치

Country Status (1)

Country Link
KR (1) KR101139492B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039075A (zh) * 2015-10-08 2017-08-11 精工半导体有限公司 非易失性存储装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200273612Y1 (ko) * 1997-06-18 2002-11-23 주식회사 하이닉스반도체 노이즈에 강한 기판 바이어스전위 감지 장치
KR100557981B1 (ko) * 1999-02-05 2006-03-07 주식회사 하이닉스반도체 기판전압발생장치
KR20050095983A (ko) * 2004-03-29 2005-10-05 매그나칩 반도체 유한회사 파워 증폭장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039075A (zh) * 2015-10-08 2017-08-11 精工半导体有限公司 非易失性存储装置
CN107039075B (zh) * 2015-10-08 2021-06-22 艾普凌科有限公司 非易失性存储装置

Also Published As

Publication number Publication date
KR101139492B1 (ko) 2012-05-02

Similar Documents

Publication Publication Date Title
JP7051676B2 (ja) Ｓｒａｍ用途のためのシングル・エンド型ビット線電流検知増幅器
JP2000030450A5 (ko)
KR910001750A (ko) 반도체 기억장치
KR100795014B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR100548558B1 (ko) 반도체 장치용 내부전압 발생기
KR101139492B1 (ko) 백바이어스 전압 발생 장치
JP2007019948A (ja) ミューティング回路を設けた半導体集積回路
US8581560B2 (en) Voltage regulator circuit for generating a supply voltage in different modes
KR100206604B1 (ko) 반도체 메모리 장치
KR20070096123A (ko) 반도체 소자의 내부 전압 발생 장치
US20220308098A1 (en) Power Failure Detection Circuit
KR970063246A (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
KR20020057286A (ko) 저전압 감지기를 내장한 고전압 검출기
JP4062405B2 (ja) 電源電圧レベル検出器
US7872927B2 (en) Semiconductor memory device and method of controlling power source
KR0137343B1 (ko) 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100615572B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100833416B1 (ko) 파워업 리셋 회로
KR100668518B1 (ko) 반도체 메모리 소자의 코어전압 발생기 및 코어전압 발생방법
KR101145315B1 (ko) 내부전압발생회로
KR100256125B1 (ko) Vbb 발생장치
KR100307526B1 (ko) 첨두전류제한회로
KR20070058129A (ko) 반도체 메모리 장치의 레벨 쉬프트 회로
JP4350575B2 (ja) 電圧検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee