KR200273612Y1 - 노이즈에 강한 기판 바이어스전위 감지 장치 - Google Patents

노이즈에 강한 기판 바이어스전위 감지 장치 Download PDF

Info

Publication number
KR200273612Y1
KR200273612Y1 KR2019970014740U KR19970014740U KR200273612Y1 KR 200273612 Y1 KR200273612 Y1 KR 200273612Y1 KR 2019970014740 U KR2019970014740 U KR 2019970014740U KR 19970014740 U KR19970014740 U KR 19970014740U KR 200273612 Y1 KR200273612 Y1 KR 200273612Y1
Authority
KR
South Korea
Prior art keywords
potential
bias voltage
voltage
noise
substrate
Prior art date
Application number
KR2019970014740U
Other languages
English (en)
Other versions
KR19990001298U (ko
Inventor
송대식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019970014740U priority Critical patent/KR200273612Y1/ko
Publication of KR19990001298U publication Critical patent/KR19990001298U/ko
Application granted granted Critical
Publication of KR200273612Y1 publication Critical patent/KR200273612Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 고안은 파워 라인이 노이즈에 대해 영향을 받지 않도록 해서 안정적인 전위가 인가되도록 하는 노이즈에 강한 기판 바이어스전위 감지 장치에 관한 것으로, 파워 라인에 노이즈를 필터링할 수 있는 노이즈 필터링 수단을 구비함으로써, 안정적인 기판 바이어스전압을 인가해서 문턱전압의 변동폭을 감소시켜 회로의 동작을 안정하게 하고, 감소된 문턱전압 변동폭이 워드라인의 승압폭을 작게하여 메모리 소자의 신뢰성을 향상시킨 잇점이 있다.

Description

노이즈에 강한 기판 바이어스전위 감지 장치
본 고안은 기판 바이어스전위 감지 장치에 관한 것으로서, 특히 노이즈가 발생되더라도 안정적인 기판전위를 감지하도록 한 노이즈에 강한 기판 바이어스전위 감지 장치에 관한 것이다.
그리고, 본 고안에 의한 노이즈에 강한 기판 바이어스전위 감지 장치는 반도체 메모리 장치의 디렘(DRAM)분야에 적용되어 사용될 수 있다.
일반적으로, NMOS를 둘러싸고 있는 P형 기판에 인가되며 전원전압(Vcc=5V)으로부터 -2V∼-3V정도의 전압을 발생하는 내부 기판 바이어스에 의해 생성되는 전압인 기판 바이어스전압(Vbb)은 디램 칩내의 PN접합이 부분적으로 정 바이어스(Forward Bias)되는 것을 방지하여 메모리 셀의 데이타 손실이나 래치-업을 막아준다.
그리고, 본체 효과(Body Effect)에 따른 모스의 문턱전압(Threshold Voltage)의 변화를 줄여주어 회로동작을 안정하게 하며 감소된 문턱전압의 변동폭(△VT)이 워드라인 전압의 승압폭을 작게 할 수 있어 그만큼 소자의 신뢰성도 향상시킬 수 있다. 또한 기판 바이어스전압(Vbb)을 역바이어스(Reverse Bias)로 걸어주면 PN 접합용량이 줄어들므로 회로를 고속화시킬 수 있기 때문에 인가해 주게 된다.
기판 바이어스전위 감지 장치는 기판 바이어스전압(Vbias)을 정확히 감지하여 안정적인 전위가 인가되도록 하는 장치로서, 메모리 칩의 기판 바이어스전압(Vbb)이 얼마인가를 감지하여 목표값(target value)에 모자라는 경우는 펌프(pump)를 동작시키는 신호를 발생시키고, 기판 바이어스전압(Vbb)이 목표값에 도달하는 경우는 펌프의 동작을 멈추는 신호를 발생해 파워 라인의 노이즈에 대하여 안정적인 목표값을 유지해 주는 역할을 한다.
이하, 첨부된 도면을 참조하며 종래기술에 대해 자세히 살펴보기로 한다.
도 1 은 종래에 사용되던 기판 바이어스전위(Vbb) 감지 장치의 일실시예를 나타낸 회로도로, 바이어스전압(Vbias) 발생 수단(10)과 바이어스전압(Vbias) 감지수단(20)으로 구성된다.
상기 바이어스전압 발생 수단(10)은 기판 바이어스전압(Vbb)과 전원전압(Vcc)을 이용하여 바이어스전압(Vbias)을 만드는 회로로서, 전원전압(Vcc)과 출력노드(N1) 사이에 직렬접속되며 각각의 게이트로 접지전위(Vss)가 공통으로 인가되는 P 채널 모스 트랜지스터(MP1, MP2, MP3)와, 접지전압(Vss)과 출력노드(N1) 사이에직렬접속되며 각각의 게이트로 기판 바이어스전압(Vbb)이 공통으로 인가되는 P 채널 모스 트랜지스터(MP4, MP5, MP6)로 구성되어 특정한 전원전위에 대하여 기판 바이어스전압(Vbb)에 대응하는 바이어스전압(Vbias)을 만드는 회로이다.
그리고, 상기 바이어스전압 감지 수단(20)은 전원전압(Vcc)과 출력단자(Vout)사이에 접속되며 게이트로 바이어스 전위가 인가되는 풀-업 트랜지스터(MP7)와, 상기 출력단자(Vout)와 접지전압(Vss) 사이에 접속되며 게이트로 상기 바이어스 전위가 인가되는 풀-다운 트랜지스터(MN1)로 구성되어 상기 바이어스전위 발생수단(10)의 출력신호를 완충시켜 출력한다.
그래서, 상기 풀-업 트랜지스터(MP7)의 드레인단과 상기 풀-다운 트랜지스터(MN1)의 드레인단이 공통접속된 노드와 연결된 출력단의 출력전압(Vout)이 '하이' 인 경우는 펌프동작을 멈추게 하고, 상기 출력전압(Vout)이 '로우' 인 경우는 펌프동작을 시작하게 한다.
그런데, 상기 구성으로 이루어진 종래의 기판 바이어스전위(Vbb) 감지 장치는, 바이어스전압(Vbias) 발생 수단(10)이 전원전압(Vcc)과 접지전압(Vss) 사이에 구성됨으로 인해서 상기 전원전압 또는 접지전압의 파워 라인에 노이즈(noise)가 발생하는 경우, 이에 대해 기판 바이어스전압 발생 수단이 즉각적으로 반응하도록 구성되어서 노이즈(noise)에 대응하는 다른 바이어스전압(Vbias)을 만들게 된다.
결과적으로 노이즈(noisc) 발생의 경우, 다른 바이어스전압(Vbias)을 감지하게 되어 다른 기판 바이어스전압(Vbb)을 만들게 되는 것이다.
뿐만아니라, 바이어스전압 감지 수단(20)에 대해서도, 풀-업 트랜지스터(MP7)로 흐르는 전류는
풀-다운 트랜지스터(MN1)로 흐르는 전류는
이 경우 전원전압(Vcc)과 접지전압(Vss)이 노이즈(noise)에 의하여 변하게 되는 경우는 다른 전위를 감지하여 출력하므로, 전원전압(Vcc)과 접지전압(Vss)에 노이즈(noise)가 발생하는 경우는 안정적인 기판 바이어스전압(Vbb)을 얻을 수 없는 문제점 이 있었다.
따라서, 본 고안은 상기 문제점을 해결하기 위하여 파워 라인에 노이즈를 필터링할 수 있는 저항과 캐패시터로 구성된 노이즈 필터링 수단을 구비해서 파워라인이 노이즈에 대해 영향을 받지 않아서 안정적인 전위가 인가되도록 하는 노이즈에 강한 기판 바이어스전위 감지 장치를 제공하는 데 그 목적이 있다.
도 1 은 종래의 기판 바이어스전위(Vbb) 감지 장치의 일실시예를 나타낸 회로도.
도 2 는 본 고안에 따른 노이즈에 강한 기판 바이어스전위(Vbb) 감지 장치의 일실시예를 나타낸 회로도.
<도면의주요부분에 대한부호의설명>
10 : 바이어스전압 발생 수단 20 : 바이어스전압 감지 수단
30 : 노이즈 필터링 수단
상기 목적을 달성하기 위하여, 본 고안에 의한 노이즈에 강한 기판 바이어스전위(Vbb) 감지 장치는 바이어스전압(Vbias) 발생 수단(10)과,
상기 바이어스전압 발생 수단(10)에 의해 발생된 전압을 감지하는 바이어스 전압(Vbias) 감지 수단(20)과,
상기 바이어스전압 발생 수단(10)으로 인가되는 전원전압 및 접지전압의 파워 라인에서 발생하는 노이즈를 필터링하기 위해 저항과 캐패시터로 구성된 노이즈 필터링 수단(30)을 구비하는 것을 특징으로 한다.
이하, 본 고안이 일실시예에 관하여 첨부도면을 참조하면서 상세히 설명하기로 한다.
도 2 는 본 고안에 따른 노이즈에 강한 기판 바이어스전위(Vbb) 감지 장치의일실시예를 도시한 것으로, 그 구성은 다음과 같다.
전원전압(Vcc)과 바이어스전압(Vbias)단자 사이에 구성되어 상기 전원전압(Vcc)에 대응하는 전류를 전달하며 게이트로는 접지전압(Vss)이 인가되는 P 채널 모스 트랜지스터(MP1, MP2, MP3)와, 바이어스전압(Vbias)단자와 접지전압(Vss)사이에 구성되어 기판 바이어스전압(Vbb)에 대응하는 전류를 전달하며 게이트로는 기판 바이어스전압(Vbb)이 인가되는 P 채널 모스 트랜지스터(MP4, MF5, MP6)로 구성된 바이어스전압(Vbias) 발생 수단(10)과,
상기 바이어스전압(Vbias) 발생 수단(10)으로부터 발생된 바이어스전압(Vbias)이 각각의 게이트로 인가되는 전원전압(Vcc)과 출력단 사이에 연결된 풀-업 트랜지스터(MP7)와, 접지전압(Vss)과 출력단 사이에 연결된 풀-다운 트랜지스터(MN1)로 구성된 바이어스전압(Vbias) 감지 수단(20)과,
상기 전원전압(Vcc)과 접지전압(Vss)에 노이즈(noise)가 발생하는 경우, 이 노이즈(noise)에 대해서는 반응하지 않고 기판 바이어스전압(Vbb)에 대해서만 동작하도록 전원전압(Vcc)과 상기 바이어스전압 감지 수단(20)의 풀-업 트랜지스터(MP7)의 소오스 사이에 제1 노드(N1)에 의해 연결된 저항(R1)과, 기판 바이어스전압(Vbb) 인가단과 상기 바이어스전압 발생 수단(10)의 P 채널 모스 트랜지스터(MP4)의 게이트 사이에 제2 노드(N2)에 의해 연결된 저항(R3)과, 접지전압(Vss)과 상기 바이어스전압 감지 수단(20)의 풀-다운 트랜지스터(MN1)의 소오스 사이에 제3 노드(N3)에 의해 연결된 저항(R2)과, 상기 제1 노드(Nl)와 제3 노드(N3)사이에 연결되는 캐패시터(C1)와, 상기 제1 노드(N1)와 제2 노드(N2)사이에 연결되는 캐패시터(C2)와, 상기 제2 노드(N2)와 제3 노드 사이에 연결된 캐패시터(C3)로 구성된 노이즈 필터링 수단(30)을 구비한다.
그리고, 상기 노이즈 필터링 수단(30)은 전원전위 및 접지전위와 상기 기판바이어스전압 감지 수단(20)의 풀-업 트랜지스터(MP7)과 풀-다운 트랜지스터(MN1)각각의 사이에 구성된 저항(R1, R2)과 캐패시터(Cl)에 의한 지연시간이 최소 10ns이상이 되도록 구성되며, 기판전압(Vbb) 인가단과 바이어스전압 발생회로(10)의 입력단 사이에 구성된 저항(R3)과 상기 기판전압 인가단과 전원전위 또는 접지전위 각각의 사이에 구성된 캐패시터(C2, C3)에 의한 지연시간도 최소 10ns이상이 되도록 구성되는 것을 특징으로 한다.
상기 구성을 갖는 본 고안에 의한 노이즈에 강한 기판 바이어스전위(Vbb)감지 장치는 전원전압(Vcc)과 접지전압 사이에 연결된 저항(R1, R3)과 캐패시터(C1)에 의해서, 전원전압(Vcc) 및 접지전압(Vss)에 노이즈(noise)가 발생하는 경우 일정 지연시간 이후에 상기 전원전압 및 접지전압이 기판 바이어스전위(Vbb) 감지 장치에 입력되므로, 존속 시간(duration time)이 적은 파워 라인의 노이즈에 대하여는 기판 바이어스전위 감지 장치가 동작하지 않고 기판 바이어스전압(Vbb)의 변화에 대해서만 동작하게 된다.
그리고, 기판 바이어스전압(Vbb)에 연걸되어 구성된 저항(R3)과 캐패시터(C2, C3)에 의해, 전원전압 또는 접지전압에 노이즈(noise)가 발생해서 기판 바이어스전압(Vbb)이 변하는 경우에는 기판 바이어스전위 감지 장치가 느리게 동작하도록 한다.
즉, 상기 동작에 의해 전원전압(Vcc) 또는 접지전압(Vss)에 노이즈가 발생하는 경우, 이 노이즈에 대하여는 반응하지 않고 기판 바이어스전압(Vbb)에 대해서만 기판 바이어스전위 감지 장치가 동작하게 함으로써, 기판 바이어스전압(Vbb)의 안정적인 동작이 가능해지는 것이다.
이상에서 설명한 바와 같이 본 고안에 의한 노이즈에 강한 기판 바이어스전이 감지 장치는, 파워 라인에서 발생되는 노이즈를 필터링하는 노이즈 필터링 수단을 구비해 파워 라인이 노이즈에 대해 영향을 받지 않도록 함으로써, 기판 바이어스전압의 안정적인 전위가 인가되도록 할 수 있는 매우 뛰어난 효과가 있다.
또한, 안정적인 기판 바이어스전압의 인가로 인해 문턱전압의 변동폭을 감소시킬 수 있어서 회로의 동작을 안정하게 할뿐만아니라, 워드라인의 승압폭을 작게하여 그만큼 소자의 신뢰성을 향상시킬 수 있는 매우 뛰어난 효과가 있다.
아울러 본 고안의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 고안의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 실용신안 등록 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 제1 전원전위와 바이어스전압 단자 사이에 구성되어 전원전위에 대응하는 전류를 전달하는 고전위 전달부와, 상기 바이어스전압 단자와 제1 접지전위 사이에구성되어 기판전위에 대응하는 전류를 전달하는 저전위 전달부로 이루어진 바이어스전압 발생 수단과,
    상기 제1 전원 전위와 출력단자 사이에 구성된 풀-업 트랜지스터와, 상기 제1 접지전위와 출력단자 사이에 구성된 풀-다운 트랜지스터로 이루어진 바이어스 전압 감지 수단과,
    상기 바이어스전압 발생 수단으로 인가되는 파워 라인에서 발생하는 노이즈를 필터링하기 위해 상기 제1 전원전위와 외부 전원전위 사이에 접속된 제1 저항과, 상기 제1 접지전위와 외부 접지전위 사이에 접속된 제2 저항과, 상기 제1 전원전위와 제1 접지전위 사이에 접속된 제1 캐패시터로 구성된 제1 노이즈 필터링 수단을 구비하는 것을 특징으로 하는 노이즈에 강한 기판 바이어스전위 감지 장치.
  2. 제 1 항에 있어서,
    상기 기판전위와 바이어스전압 발생 수단의 입력단 사이에 구성된 제3 저항과, 상기 기판전위와 제1 전원전위 사이에 구성된 제2 캐패시터와, 상기 기판전위와 제1 접지전위 사이에 구성된 제3 캐패시터로 이루어져 상기 제3 저항과 제2· 제3 캐패시터에 의한 지연시간이 최소 10ns이상인 제2 노이즈 필터링 수단을 추가로 구비하는 것을 특징으로 하는 노이즈에 강한 기판 바이어스전위 감지 장치.
  3. 제 1 항에 있어서,
    상기 제1 노이즈 필터링 수단의 제1·제2 저항과 제1 캐패시터에 의한 지연시간이 최소 10ns이상인 것을 특징으로 하는 노이즈에 강한 기판 바이어스전위 감지 장치.
  4. 제 1 항에 있어서,
    상기 바이어스전압 발생 수단의 고전위 전달부는 게이트로 접지전위가 인가되는 P 채널 모스 트랜지스터로 구성된 것을 특징으로 하는 노이즈에 강한 기판 바이어스전위 감지 장치.
  5. 제 1 항에 있어서,
    상기 바이어스전압 발생 수단의 저전위 전달부는 게이트로 기판전위가 인가되는 P 채널 모스 트랜지스터로 구성된 것을 특징으로 하는 노이즈에 강한 기판 바이어스전위 감지 장치.
  6. 제 1 항에 있어서,
    상기 바이어스전압 감지 수단의 풀-업 트랜지스터는 P 채널 모스 트랜지스터로, 풀-다운 트랜지스터는 N 채널 모스 트랜지스터로 구성된 것을 특징으로 하는 노이즈에 강한 기판 바이어스전위 감지 장치.
KR2019970014740U 1997-06-18 1997-06-18 노이즈에 강한 기판 바이어스전위 감지 장치 KR200273612Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970014740U KR200273612Y1 (ko) 1997-06-18 1997-06-18 노이즈에 강한 기판 바이어스전위 감지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970014740U KR200273612Y1 (ko) 1997-06-18 1997-06-18 노이즈에 강한 기판 바이어스전위 감지 장치

Publications (2)

Publication Number Publication Date
KR19990001298U KR19990001298U (ko) 1999-01-15
KR200273612Y1 true KR200273612Y1 (ko) 2002-11-23

Family

ID=53898268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970014740U KR200273612Y1 (ko) 1997-06-18 1997-06-18 노이즈에 강한 기판 바이어스전위 감지 장치

Country Status (1)

Country Link
KR (1) KR200273612Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139492B1 (ko) * 2005-11-14 2012-05-02 에스케이하이닉스 주식회사 백바이어스 전압 발생 장치

Also Published As

Publication number Publication date
KR19990001298U (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR0151232B1 (ko) 파워 온 리세트 회로
EP0573240A2 (en) Reference voltage generator
JP4387387B2 (ja) 集積回路論理デバイス
KR19980071694A (ko) 승압 회로 및 반도체 기억 장치
US6690226B2 (en) Substrate electric potential sense circuit and substrate electric potential generator circuit
US11398813B2 (en) Integrated oscillator
JPH08181598A (ja) 半導体装置
US6483357B2 (en) Semiconductor device reduced in through current
US6867639B2 (en) Half voltage generator for use in semiconductor memory device
KR100403341B1 (ko) 파워-업 신호 발생회로
KR200273612Y1 (ko) 노이즈에 강한 기판 바이어스전위 감지 장치
JPH07176187A (ja) 基板電位検知回路
JP2001229676A (ja) 集積回路
US7180325B2 (en) Data input buffer in semiconductor device
JP2000163970A (ja) バックバイアス回路
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR0158486B1 (ko) 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로
KR100256129B1 (ko) 기판 바이어스전위 발생장치
JP2000261304A (ja) 半導体装置
JP3606757B2 (ja) 電位レベル判定回路
KR0123837B1 (ko) 기준전압 발생장치
KR19990006009A (ko) 반도체 메모리 소자의 파워업 장치
JPH0785664A (ja) ダイナミック型ｍｏｓメモリ
KR100316053B1 (ko) 고전위 발생장치의 Ｖｐｐ 레벨 감지기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee