KR20050095983A - 파워 증폭장치 - Google Patents

Abstract

본 발명은 파워 증폭장치에 관한 것으로서, 복수개의 파워 증폭 셀을 독립된 영역으로 분리한 후 외부에서 복수개의 파워 증폭 셀의 출력을 합하여 출력함으로써, 기생 노이즈에 의한 영향을 최소화 하는 기술을 개시한다.

이를 위해, 본 발명은 각각 케스케이드(cascade)로 연결되고, 각각 입력신호를 증폭하여 출력하는 복수개의 셀과, 외부로부터 상기 입력신호를 수신하고, 인가되는 바이어스전압을 이용하여 상기 복수개의 셀의 동작특성을 제어하는 입력제어부를 포함하여 구성함을 특징으로 한다.

Description

파워 증폭장치{Power amplifier device}

본 발명은 파워 증폭장치에 관한 것으로서, 복수개의 파워 증폭 셀을 독립된 영역으로 분리한 후 외부에서 복수개의 파워 증폭 셀의 출력을 합하여 출력함으로써, 기생 노이즈에 의한 영향을 최소화 하는 기술이다.

일반적으로, 파워 증폭장치는 반도체 메모리 장치에 제공되는 파워를 증폭시켜 출력하는 장치이다.

도 1은 종래의 기술에 따른 파워 증폭장치의 회로도이다.

종래의 파워 증폭장치는 캐패시터 C1, 저항 R1, 셀(10), 패드(11), 및 인덕터 Lp, Lr, Ll를 구비하여, 바이어스 전압 VB에 의해 제어되어 입력신호 IN를 증폭하여 출력전류 OUT를 출력한다.

캐패시터 C1는 입력신호 IN의 직류성분(DC)을 차단하여 교류성분(AC)만을 통과시킨다. 저항 R1은 일측이 캐패시터 C1의 일측에 연결되고 타측에 바이어스전압 VB이 인가되며, 캐패시터 C1의 출력전압이 바이어스 전압단으로 흐르는 것을 방지한다.

셀(10)은 복수개의 엔모스 트랜지스터 NM1 내지 NMn로 구성되어, 바이어스전압 VB에 의해 제어되어 캐패시터 C1의 출력을 증폭한다. 이때, 각 엔모스 트랜지스터 NM1 내지 NMn의 드레인 및 소스에 기생저항 Rd1 내지 Rdn, Rs1 내지 Rsn, Rp1, Rp2, 및 기생 캐패시터 Cp1, Cp2가 형성된다.

이와같은 종래의 파워 증폭장치의 셀(10)은 엔모스 트랜지스터의 수를 조정하여 출력전류의 크기를 제어한다. 이때, 큰 출력전류를 위해 엔모스 트랜지스터의 수를 증가시키면, 엔모스 트랜지스터의 수가 증가하는 만큼 기생저항 및 기생 캐패시터의 수도 증가하게 되어 결국 출력전류의 값을 떨어뜨리는 문제점이 있다.

또한, 설계단계에서 엔모스 트랜지스터의 수가 결정되어 셋팅된 후에는 저항 R1의 타측으로 인가되는 바이어스전압 VB을 이용하여 출력전류의 크기를 제어하는데, 셀의 엔모스 트랜지스터의 사이즈가 크면 바이어스 전압 변화에 의해 엔모스 트랜지스터의 동작영역이 쉽게 변화되는 문제점이 있다. 따라서, 종래의 파워 증폭장치는 엔모스 트랜지스터의 동작 영역에 대한 예측이 어려워 공정변화에 민감해져서 수율을 떨어뜨리는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 보다 상세하게는 파워 증폭장치의 셀을 분산시켜 출력전류를 분산시켜 출력함으로써 기생저항 및 기생 캐패시터에 의한 영향을 최소화하고 출력크기에 대한 변경이 용이하도록 하는데 그 목적이 있다.

또한, 최적 사이즈의 엔모스 트랜지스터마다 각각의 바이어스전압으로 제어함으로써 엔모스 트랜지스터의 동작영역에 대한 예측이 용이하도록 하고, 각각의 셀의 특성평가가 용이하도록 하는데 그 목적이 있다.

상기 과제를 달성하기 위한 본 발명은 각각 케스케이드(cascade)로 연결되고, 각각 입력신호를 증폭하여 출력하는 복수개의 셀과, 외부로부터 상기 입력신호를 수신하고, 인가되는 바이어스전압을 이용하여 상기 복수개의 셀의 동작특성을 제어하는 입력제어부를 포함하여 구성함을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 2는 본 발명의 실시예에 따른 파워 증폭장치의 회로도이다.

파워 증폭장치는 입력제어부(100), 인덕터 Lp1 내지 Lpn, Lr1 내지 Lrn, 셀(101, 102, …100n), 및 각 셀과 인덕터 사이에 구비되는 패드(201)로 구성된다.

입력제어부(100)는 캐패시터 C2와 캐패시터 C2의 일측이 연결되고 타측에는 바이어스전압 VB이 인가되는 저항 R2를 구비한다.

캐패시터 C2는 입력신호 IN의 직류성분(DC)을 제거하고 교류성분(AC)만을 출력한다. 저항 R2은 일측이 캐패시터 C2의 일측에 연결되고 타측에는 바이어스전압 VB이 인가되고, 캐패시터 C2의 출력전압이 바이어스 전압단으로 흐르는 것을 방지한다.

복수개의 셀(101, 102, …100n)은 케스케이드(cascade)로 연결되고, 각각 기생성분이 최적화된 단위셀로 구성되어, 각 단위셀들은 바이어스전압 VB에 의해 제어되어 캐패시터 C2의 출력을 증폭하여 출력전류 OUT1 내지 OUTn를 패키지(200) 외부로 각각 출력한다.

이때, 각 셀(101, 102, …100n)의 양단에 각각 패드(201) 및 인덕터 Lp1 내지 Lpn, Lr1 내지 Lrn가 연결된다. 이때, 인덕터 Lp1 내지 Lpn의 일측을 통해 출력전류 OUT1 내지 OUTn가 각각 출력되어 패키지(200)의 외부에서 각 출력전류 OUT1 내지 OUTn가 합산되어 최종 출력전류가 된다.

복수개의 셀(101, 102, …100n)이 구동되지 않으면 출력전압이 전원전압 VDD 레벨로 출력되고 셀(101, 102, …100n)이 구동되면 셀 수에 따라 출력전류의 크기가 결정되어 증폭된다.

이때, 셀(101, 102, …100n)의 내부 회로는 도 1에서처럼 엔모스 트랜지스터와 기생저항 및 기생 캐패시터로 구성된다. 다만, 종래에는 출력전류의 크기에 따라 결정된 복수개의 엔모스 트랜지스터를 모두 하나의 셀에 포함하고 있으나, 본 발명은 기생성분을 최소화할 수 있는 수의 엔모스 트랜지스터를 복수개의 셀로 분산시켜 구성함으로써 기생성분의 악영향을 최소화할 수 있다. 여기서, 각 셀(101, 102, …100n)에 포함되는 엔모스 트랜지스터의 수는 출력전류의 크기에 따라 사용자에 의해 임의로 조정되도록 하는 것이 바람직하다.

이하, 도 2의 본 발명의 실시예에 따른 파워증폭장치의 동작을 설명한다.

먼저, 설계단계에서 최적의 기생성분을 가지는 단위셀이 구성된 상태에서 입력신호 IN가 입력된다. 입력신호 IN의 직류성분이 캐패시터 C2에 의해 제거되고, 사용자가 원하는 출력전류를 제공하기 위해 일정레벨의 바이어스전압 VB을 인가한다. 바이어스전압 VB는 캐패시터 C2의 출력과 함께 셀 1(101)에 인가되고 그에따라 셀1(101)이 구동되어 일정레벨의 출력전류 OUT1가 출력된다. 또한, 셀1(101)에 인가된 바이어스전압 VB은 셀1(101)을 거쳐 셀2(102)에도 인가되어 출력전류 OUT2가 출력되고 설정된 셀 수 만큼 모두 구동시켜 각각 출력전류 OUT1 내지 OUTn를 출력시켜 패키지(200) 외부에서 각 출력전류 OUT1 내지 OUTn를 합산하여 최종 출력전류를 출력한다.

이와같이 본 발명에 따른 파워 증폭장치는 기생저항의 영향이 최소화 되도록 셀을 분산 구성하여 각 셀로부터 출력전류를 각각 출력한 후, 각 셀의 출력전류를 패키지 외부에서 합하여 출력함으로써 각 셀의 기생 저항과 기생 캐패시터 특성의 영향을 최소화하여 최적의 출력전류를 제공할 수 있다.

도 3은 본 발명의 다른 실시예에 따른 파워 증폭장치의 회로도이다.

도 3의 파워 증폭장치는 복수개의 증폭부(300)를 병렬로 연결하여 구비한다.

복수개의 증폭부(300)는 입력제어부(301 내지 300n), 패드(201), 인덕터 Lp1 내지 Lpn, Lr1 내지 Lrn, 및 기생성분이 최소화된 복수개의 셀(401 내지 400n)을 구비한다.

도 3에 도시한 바와같이, 본 발명의 다른 실시예에 따른 파워 증폭장치는 기생성분이 최소화된 단위셀(401 내지 400n)로 분산하고 바이어스전압이 인가되는 입력제어부(301 내지 300n)를 셀(401 내지 400n)의 입력단에 각각 구비함으로써, 각 셀(401 내지 400n)마다 각각의 바이어스전압 VB1 내지 VBn을 인가하여 출력전류를 제어한다.

이와같이, 도 3의 본 발명의 다른 실시예에 따른 파워 증폭장치는 각 셀마다 다양한 바이어스전압을 인가하여 제어함으로써 더욱 다양한 출력전류를 제공할 수 있고, 각 셀의 엔모스 트랜지스터(미도시)의 사이즈가 최적화되어 있으므로 각 엔모스 트랜지스터의 동작영역이 쉽게 변하지 않아 동작영역에 대한 예측이 용이하다. 또한, 다양한 바이어스전압을 인가한 후 복수개의 셀에 대한 복수개의 출력전류를 비교함으로써 각각의 특성 평가를 정확히 할 수 있다.

이상에서 살펴본 바와 같이, 본 발명은 기생성분의 악영향을 최소화하는 단위셀로 분리하여 각 셀로부터 출력된 출력전압을 합하여 출력함으로써 기생성분의 영향을 최소화하여 출력전류의 감소를 최소화하고 출력전류의 크기 변경이 용이하도록 함으로써, 추가적인 칩의 제작없이 다양한 출력의 제품 제작이 용이한 효과가 있다.

또한, 최적 사이즈의 엔모스 트랜지스터마다 각각의 바이어스 전압으로 제어하여 엔모스 트랜지스터의 동작 영역에 대한 예측이 용이하여 공정변화에 둔감해지고 복수개의 셀에 대한 결과를 비교함으로써 각각의 특성 평가를 정확히 할 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 종래의 기술에 따른 파워 증폭장치의 회로도.

도 2는 본 발명의 실시예에 따른 파워 증폭장치의 회로도.

도 3은 본 발명의 다른 실시예에 따른 파워 증폭장치의 회로도.

Claims (8)

1. 각각 케스케이드(cascade)로 연결되고, 각각 입력신호를 증폭하여 출력하는 복수개의 셀; 및

   외부로부터 상기 입력신호를 수신하고, 인가되는 바이어스전압을 이용하여 상기 복수개의 셀의 동작특성을 제어하는 입력제어부;

   를 포함하여 구성함을 특징으로 하는 파워 증폭장치.
2. 제 1 항에 있어서,

   상기 복수개의 셀의 양단에 각각 구비되어 상기 복수개의 셀의 일측에는 접지전압이 인가되고 타측으로는 출력전류가 출력되는 복수개의 인덕터를 더 구비함을 특징으로 하는 파워 증폭 장치.
3. 제 1 항에 있어서, 상기 입력제어부는,

   상기 입력신호의 직류성분을 차단하는 차단부; 및

   바이어스전압이 인가되고, 상기 차단부의 출력이 상기 바이어스전압 입력단으로 흐르는 것을 방지하는 바이어스부;

   를 구비함을 특징으로 하는 파워 증폭장치.
4. 제 1 항에 있어서, 상기 복수개의 셀은 복수개의 엔모스 트랜지스터로 각각 구성됨을 특징으로 하는 파워 증폭장치.
5. 외부의 복수개의 바이어스전압에 의해 각각 제어되어 입력신호를 증폭하여 출력하는 복수개의 증폭부를 병렬 연결하여 구성하되,

   상기 복수개의 증폭부는,

   각각 케스케이드(cascade)로 연결되고, 상기 입력신호를 증폭하여 출력하는 복수개의 셀; 및

   외부로부터 상기 입력신호를 수신하고, 인가되는 바이어스전압을 이용하여 상기 복수개의 셀의 동작특성을 제어하는 입력제어부;

   를 포함하여 구성함을 특징으로 하는 파워 증폭장치.
6. 제 5 항에 있어서,

   상기 복수개의 셀의 양단에 각각 구비되어 상기 복수개의 셀의 일측에는 접지전압이 인가되고 타측으로는 출력전류가 출력되는 복수개의 인덕터를 더 구비함을 특징으로 하는 파워 증폭 장치.
7. 제 5 항에 있어서, 상기 입력제어부는,

   상기 입력신호의 직류성분을 차단하는 차단부; 및

   바이어스전압이 인가되고, 상기 차단부의 출력이 상기 바이어스전압 입력단으로 흐르는 것을 방지하는 바이어스부;

   를 포함하여 구성함을 특징으로 하는 파워 증폭장치.
8. 제 5 항에 있어서, 상기 복수개의 셀은 복수개의 엔모스 트랜지스터로 구성됨을 특징으로 하는 파워 증폭장치.