JPH05315855A - 高周波電力増幅器 - Google Patents
高周波電力増幅器Info
- Publication number
- JPH05315855A JPH05315855A JP11434992A JP11434992A JPH05315855A JP H05315855 A JPH05315855 A JP H05315855A JP 11434992 A JP11434992 A JP 11434992A JP 11434992 A JP11434992 A JP 11434992A JP H05315855 A JPH05315855 A JP H05315855A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- bias
- power
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】電界効果トランジスタを利用する高周波電力増
幅器の電力損失，出力電力の低下および利得の低下を抑
圧し、電源電圧の利用率が高く、製造時のバラツキ並び
に温度変化に対する安定動作を確保する。 【構成】同一の半導体チップ上に形成した複数個の電界
効果トランジスタ８，９，１０，２１のうち、１個の電
界効果トランジスタ２１でセルフバイアス回路６を形成
する。緩衝増幅器７は、バイアス回路５で発生したバイ
アス電圧を同一の電圧かつ極性反転して電力増幅部５の
電界効果トランジスタ８，９，および１０のバイアス電
圧として、高抵抗１２，１５および１８を介して供給す
る。これにより、各電界効果トランジスタがいずれも同
一のセルフバイアス回路を有しているのと等価な動作を
確保することができる。
幅器の電力損失，出力電力の低下および利得の低下を抑
圧し、電源電圧の利用率が高く、製造時のバラツキ並び
に温度変化に対する安定動作を確保する。 【構成】同一の半導体チップ上に形成した複数個の電界
効果トランジスタ８，９，１０，２１のうち、１個の電
界効果トランジスタ２１でセルフバイアス回路６を形成
する。緩衝増幅器７は、バイアス回路５で発生したバイ
アス電圧を同一の電圧かつ極性反転して電力増幅部５の
電界効果トランジスタ８，９，および１０のバイアス電
圧として、高抵抗１２，１５および１８を介して供給す
る。これにより、各電界効果トランジスタがいずれも同
一のセルフバイアス回路を有しているのと等価な動作を
確保することができる。
Description
【０００１】
【産業上の利用分野】本発明は高周波電力増幅器に関
し、特に所定の動作点にバイアスされた電界効果トラン
ジスタによって入力信号の電力増幅を行なう高周波電力
増幅器に関する。
し、特に所定の動作点にバイアスされた電界効果トラン
ジスタによって入力信号の電力増幅を行なう高周波電力
増幅器に関する。
【０００２】
【従来の技術】従来、この種の高周波電力増幅器のバイ
アス設定方式としては、図２（ａ）乃至（ｃ）に示す３
つの方式が知られている。
アス設定方式としては、図２（ａ）乃至（ｃ）に示す３
つの方式が知られている。
【０００３】図２（ａ）は、従来の電圧負帰還型バイア
ス方式による高周波電力増幅回路の回路図である。
ス方式による高周波電力増幅回路の回路図である。
【０００４】電界効果トランジスタ３４のゲート電極
（以下単にゲートと呼ぶ）は、コンデンサ３５を介して
入力端子３０に接続されるとともに、バイアス電圧供給
用の抵抗３８を介してバイアス電源端子３３に接続され
る。また、ソース電極（以下単にソースと呼ぶ）は、接
地４０に接続されており、ドレイン電極（以下単にドレ
インと呼ぶ）は負荷用の抵抗３６を介して電源端子３２
に接続されるとともにコンデンサ３９を介して出力端子
３１に接続されている。さらに、ゲートとドレイン間は
帰還用の抵抗３７で接続されている。
（以下単にゲートと呼ぶ）は、コンデンサ３５を介して
入力端子３０に接続されるとともに、バイアス電圧供給
用の抵抗３８を介してバイアス電源端子３３に接続され
る。また、ソース電極（以下単にソースと呼ぶ）は、接
地４０に接続されており、ドレイン電極（以下単にドレ
インと呼ぶ）は負荷用の抵抗３６を介して電源端子３２
に接続されるとともにコンデンサ３９を介して出力端子
３１に接続されている。さらに、ゲートとドレイン間は
帰還用の抵抗３７で接続されている。
【０００５】このように構成された高周波電力増幅器に
おいて、電源端子３２に電源電圧ＶBBを印加し、バイア
ス電源端子３３にバイアス用電圧ＶGGを印加すると、電
界効果トランジスタ３４は入力端子３０に入力した入力
信号ＶI の交流成分を電力増幅し、コンデンサ３９を介
して出力端子３１に出力信号Ｖ0 を出力する。
おいて、電源端子３２に電源電圧ＶBBを印加し、バイア
ス電源端子３３にバイアス用電圧ＶGGを印加すると、電
界効果トランジスタ３４は入力端子３０に入力した入力
信号ＶI の交流成分を電力増幅し、コンデンサ３９を介
して出力端子３１に出力信号Ｖ0 を出力する。
【０００６】この電圧負帰還方式では、電界効果トラン
ジスタ３４のバイアス電圧が、バイアス電源端子３３の
電圧ＶGGとともに抵抗３７を介してフィードバックされ
たドレインの電圧により決定される。この電圧負帰還型
バイアス方式の高周波電力増幅器には、製造時のトラン
ジスタ特性のバラツキと温度変化の影響とを受けにくく
し、安定した動作が可能であるという利点がある。
ジスタ３４のバイアス電圧が、バイアス電源端子３３の
電圧ＶGGとともに抵抗３７を介してフィードバックされ
たドレインの電圧により決定される。この電圧負帰還型
バイアス方式の高周波電力増幅器には、製造時のトラン
ジスタ特性のバラツキと温度変化の影響とを受けにくく
し、安定した動作が可能であるという利点がある。
【０００７】図２（ｂ）は、従来のセルフバイアス方式
の高周波電力増幅器の回路図である。
の高周波電力増幅器の回路図である。
【０００８】電界効果トランジスタ４４のゲートは、コ
ンデンサ４５を介して入力端子４１に接続されている。
またゲートと接地５０との間には抵抗４７が接続されて
いる。ソースは、抵抗４８を介して接地５０に接続され
ている。さらに、ドレインは、インダクタンス４６を介
して電源端子３に接続されるとともに、コンデンサ４９
を介して出力端子４２にも接続されている。
ンデンサ４５を介して入力端子４１に接続されている。
またゲートと接地５０との間には抵抗４７が接続されて
いる。ソースは、抵抗４８を介して接地５０に接続され
ている。さらに、ドレインは、インダクタンス４６を介
して電源端子３に接続されるとともに、コンデンサ４９
を介して出力端子４２にも接続されている。
【０００９】このように構成された高周波電力増幅器に
おいて、電源端子４３に電源電圧ＶBBを印加すると、電
界効果トランジスタ４４は入力端子４２に出力信号ＶO
を出力する。このセルフバイアス方式では、ソースから
接地５０に流れる電流の抵抗４８による電圧降下分がバ
イアス電圧となる。このセルフバイアス方式の高周波電
力増幅器には、バイアス用電源が不用であるという利点
がある。また回路構成が電流帰還型となっていることか
ら抵抗４８を大きくすることにより電圧負帰還型バイア
ス方式の利点も併せ持たせることができる。
おいて、電源端子４３に電源電圧ＶBBを印加すると、電
界効果トランジスタ４４は入力端子４２に出力信号ＶO
を出力する。このセルフバイアス方式では、ソースから
接地５０に流れる電流の抵抗４８による電圧降下分がバ
イアス電圧となる。このセルフバイアス方式の高周波電
力増幅器には、バイアス用電源が不用であるという利点
がある。また回路構成が電流帰還型となっていることか
ら抵抗４８を大きくすることにより電圧負帰還型バイア
ス方式の利点も併せ持たせることができる。
【００１０】図２（ｃ）は、従来の固定バイアス方式の
高周波電力増幅回路の回路図である電界効果トランジス
タ５５のゲートは、コンデンサ５６を介して入力端子５
１に接続されるとともに、抵抗５８を介してバイアス電
源端子５４接続されている。また、ソースは接地６０に
接続されており、ドレインは、インダクタンス５７を介
して電源端子５３に接続されるとともに、コンデンサ５
９を介して出力端子５２にも接続されている。
高周波電力増幅回路の回路図である電界効果トランジス
タ５５のゲートは、コンデンサ５６を介して入力端子５
１に接続されるとともに、抵抗５８を介してバイアス電
源端子５４接続されている。また、ソースは接地６０に
接続されており、ドレインは、インダクタンス５７を介
して電源端子５３に接続されるとともに、コンデンサ５
９を介して出力端子５２にも接続されている。
【００１１】このように構成された高周波電力増幅器に
おいて、電源端子５３に電源電圧ＶBBを印加し、バイア
ス電源端子５４にバイアス用電圧ＶGGを印加すると、入
力端子５１に入力された入力信号ＶI の交流成分を電力
増幅し、コンデンサ５９を介して出力端子５２に出力信
号ＶO を出力する。この固定バイアス方式では、電界効
果トランジスタ５５のバイアス電圧がバイアス電源端子
５４から供給された電圧ＶGGとなる。この固定バイアス
方式の高周波電力増幅器には、電源の利用率が高いとい
う利点がある。
おいて、電源端子５３に電源電圧ＶBBを印加し、バイア
ス電源端子５４にバイアス用電圧ＶGGを印加すると、入
力端子５１に入力された入力信号ＶI の交流成分を電力
増幅し、コンデンサ５９を介して出力端子５２に出力信
号ＶO を出力する。この固定バイアス方式では、電界効
果トランジスタ５５のバイアス電圧がバイアス電源端子
５４から供給された電圧ＶGGとなる。この固定バイアス
方式の高周波電力増幅器には、電源の利用率が高いとい
う利点がある。
【００１２】
【発明が解決しようとする課題】上述した従来の高周波
電力増幅器には、それぞれ次に示す欠点がある。
電力増幅器には、それぞれ次に示す欠点がある。
【００１３】まず、図２（ａ）に示す電圧負帰還型バイ
アス方式の高周波電力増幅器においては、大きな電力を
増幅しようとすると、抵抗３６に大きな電流を流す必要
があり電源電圧の利用率が悪化して出力電力の低下を招
来する。また、この抵抗３６は、電界効果トランジスタ
３４の負荷となるため電力損失が大きいという欠点があ
る。
アス方式の高周波電力増幅器においては、大きな電力を
増幅しようとすると、抵抗３６に大きな電流を流す必要
があり電源電圧の利用率が悪化して出力電力の低下を招
来する。また、この抵抗３６は、電界効果トランジスタ
３４の負荷となるため電力損失が大きいという欠点があ
る。
【００１４】また、図２（ｂ）に示すセルフバイアス方
式の高周波電力増幅器においては、電界効果トランジス
タ４４に大きな電流を流す必要がある場合に、ソースと
値５０との間に接続した抵抗４８の抵抗値を極めて小さ
な値とする必要があり、製造が困難であるとともに回路
の安定性が低下する。また、この抵抗４８により、電界
効果トランジスタ４４の利得も低下するという欠点があ
る。
式の高周波電力増幅器においては、電界効果トランジス
タ４４に大きな電流を流す必要がある場合に、ソースと
値５０との間に接続した抵抗４８の抵抗値を極めて小さ
な値とする必要があり、製造が困難であるとともに回路
の安定性が低下する。また、この抵抗４８により、電界
効果トランジスタ４４の利得も低下するという欠点があ
る。
【００１５】さらに、図２（ｃ）に示す固定バイアス方
式の高周波電力増幅回路の場合は、電界効果トランジス
タ５５の最適ゲートバイアス電圧を外部から供給する必
要があり、しかもこの最適ゲートバイアス電圧が電界効
果トランジスタの製造時のバラツキと温度変化とに対応
して変動するため、調整が煩雑である。特に、電力増幅
器が複数個の電界効果トランジスタにより構成されてい
るときには、各トランジスタの製造時のバラツキと温度
変化とにより、電界効果トランジスタごとにゲート電圧
を調整する必要があり、極めて煩雑であるという欠点が
ある。
式の高周波電力増幅回路の場合は、電界効果トランジス
タ５５の最適ゲートバイアス電圧を外部から供給する必
要があり、しかもこの最適ゲートバイアス電圧が電界効
果トランジスタの製造時のバラツキと温度変化とに対応
して変動するため、調整が煩雑である。特に、電力増幅
器が複数個の電界効果トランジスタにより構成されてい
るときには、各トランジスタの製造時のバラツキと温度
変化とにより、電界効果トランジスタごとにゲート電圧
を調整する必要があり、極めて煩雑であるという欠点が
ある。
【００１６】本発明の目的は、かかる欠点を解決すべく
なされたものであって、電力損失，出力電力の低下およ
び利得の低下を抑圧し電源電圧の利用率が高く、製造時
のバラツキと温度変化とに対する安定な動作を容易に確
保することができる高周波電力増幅器を提供することに
ある。
なされたものであって、電力損失，出力電力の低下およ
び利得の低下を抑圧し電源電圧の利用率が高く、製造時
のバラツキと温度変化とに対する安定な動作を容易に確
保することができる高周波電力増幅器を提供することに
ある。
【００１７】
【課題を解決するための手段】本発明の高周波電力増幅
器は、ゲート電極に入力した入力信号を電力増幅する少
なくとも１個の第１の電界効果トランジスタを含む電力
増幅部と、前記第１の電界効果トランジスタと同一条件
の下で製造された第２の電界効果トランジスタのドレイ
ン電極を前記電力増幅部の電源と接続してセルフバイア
ス回路を形成しソース電極から前記第１の電界効果トラ
ンジスタに対するバイアス電圧を出力するバイアス回路
部と、前記バイアス回路部の出力するバイアス電圧を前
記電力増幅部の第１の電界効果トランジスタのゲート電
極に供給する緩衝増幅部とを備えた構成を有する。
器は、ゲート電極に入力した入力信号を電力増幅する少
なくとも１個の第１の電界効果トランジスタを含む電力
増幅部と、前記第１の電界効果トランジスタと同一条件
の下で製造された第２の電界効果トランジスタのドレイ
ン電極を前記電力増幅部の電源と接続してセルフバイア
ス回路を形成しソース電極から前記第１の電界効果トラ
ンジスタに対するバイアス電圧を出力するバイアス回路
部と、前記バイアス回路部の出力するバイアス電圧を前
記電力増幅部の第１の電界効果トランジスタのゲート電
極に供給する緩衝増幅部とを備えた構成を有する。
【００１８】
【作用】本発明においては、電力増幅を行なう第１の電
界効果トランジスタの他に、バイアス電圧を決定するた
めの第２の電界効果トランジスタを有している。
界効果トランジスタの他に、バイアス電圧を決定するた
めの第２の電界効果トランジスタを有している。
【００１９】この第２の電界効果トランジスタは、第１
の電界効果トランジスタと同一基板に同一条件で形成さ
れたものを利用するため、その電気的特性は第１の電界
効果トランジスタと略同一である。そして、この第２の
電界効果トランジスタにより、セルフバイアス回路を形
成し、このセルフバイアス回路により第２の電界効果ト
ランジスタのソースにはこの電界効果トランジスタが最
適な動作状態になるようなバイアス電圧が印加され、温
度変化および製造時のバラツキの影響が抑制される。
の電界効果トランジスタと同一基板に同一条件で形成さ
れたものを利用するため、その電気的特性は第１の電界
効果トランジスタと略同一である。そして、この第２の
電界効果トランジスタにより、セルフバイアス回路を形
成し、このセルフバイアス回路により第２の電界効果ト
ランジスタのソースにはこの電界効果トランジスタが最
適な動作状態になるようなバイアス電圧が印加され、温
度変化および製造時のバラツキの影響が抑制される。
【００２０】このバイアス電圧は、緩衝増幅器を介して
電力増幅用の第１の電界効果トランジスタのゲートに供
給される。前述した如く、この第１の電界効果トランジ
スタと同一の特性である第２の電界効果トランジスタの
最適バイアス電圧を印加されることにより、第１の電界
効果トランジスタも最適な状態となり、これにより、温
度等による特性の変化を回避することができる。
電力増幅用の第１の電界効果トランジスタのゲートに供
給される。前述した如く、この第１の電界効果トランジ
スタと同一の特性である第２の電界効果トランジスタの
最適バイアス電圧を印加されることにより、第１の電界
効果トランジスタも最適な状態となり、これにより、温
度等による特性の変化を回避することができる。
【００２１】また、本発明においては、電力増幅用の第
１の電界効果トランジスタのゲートに直接バイアス電圧
を印加するため、第１のトランジスタのソースまたはド
レインと、電源供給端子との間に抵抗を介在させる必要
がないため電力損失および利得の低下が回避できる。
１の電界効果トランジスタのゲートに直接バイアス電圧
を印加するため、第１のトランジスタのソースまたはド
レインと、電源供給端子との間に抵抗を介在させる必要
がないため電力損失および利得の低下が回避できる。
【００２２】さらに、電力増幅を行う第１の電界効果ト
ランジスタは、バイアス回路とは別個に設けられている
ので、電源電圧の利用率の悪化，電力損失の増大，出力
電力の低下および利得の低下等も回避することができ
る。
ランジスタは、バイアス回路とは別個に設けられている
ので、電源電圧の利用率の悪化，電力損失の増大，出力
電力の低下および利得の低下等も回避することができ
る。
【００２３】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の高周波電力増幅器の回路
図である。
る。図１は本発明の一実施例の高周波電力増幅器の回路
図である。
【００２４】図１に示す実施例の高周波電力増幅器は、
電力増幅部５、バイアス回路部６および緩衝増幅部７を
含んで構成され、なお電力増幅部５とバイアス回路部６
は同一の半導体チップ上に形成されている。
電力増幅部５、バイアス回路部６および緩衝増幅部７を
含んで構成され、なお電力増幅部５とバイアス回路部６
は同一の半導体チップ上に形成されている。
【００２５】電力増幅部５は、３個の第一の電界効果ト
ランジスタ８，９，１０による３段構成の増幅器であ
る。入力端子１は、コンデンサ１１を介して初段の電界
効果トランジスタ８のゲートに接続されている。この電
界効果トランジスタ８のソースは接地２７と接続されて
おり、ドレインはインダクタンス１３を介して電源端子
３に接続されるとともに、コンデンサ１４を介して次段
の電界効果トランジスタ９のゲートに接続されている。
ランジスタ８，９，１０による３段構成の増幅器であ
る。入力端子１は、コンデンサ１１を介して初段の電界
効果トランジスタ８のゲートに接続されている。この電
界効果トランジスタ８のソースは接地２７と接続されて
おり、ドレインはインダクタンス１３を介して電源端子
３に接続されるとともに、コンデンサ１４を介して次段
の電界効果トランジスタ９のゲートに接続されている。
【００２６】電界効果トランジスタ９も、そのソースは
接地２７に接続されており、ドレインはインダクタ１６
を介してで電源端子３に接続されるとともに、コンデン
サ１７を介して次段の電子基材トランジスタ１０のゲー
トに接続されている。
接地２７に接続されており、ドレインはインダクタ１６
を介してで電源端子３に接続されるとともに、コンデン
サ１７を介して次段の電子基材トランジスタ１０のゲー
トに接続されている。
【００２７】この電界効果トランジスタ１０も、ソース
は接地２７に接続され、ドレインはインダクタンス１９
を介して電源端子３に接続されるとともにコンデンサ２
０を介して出力端子２に接続されている。
は接地２７に接続され、ドレインはインダクタンス１９
を介して電源端子３に接続されるとともにコンデンサ２
０を介して出力端子２に接続されている。
【００２８】これら３個の電界効果トランジスタ８，
９，１０のゲートは、それぞれ高抵抗値の抵抗１２，１
５，１８を介して後述する緩衝増幅部７の出力と接続さ
れている。
９，１０のゲートは、それぞれ高抵抗値の抵抗１２，１
５，１８を介して後述する緩衝増幅部７の出力と接続さ
れている。
【００２９】さて、バイアス回路部６は、電力増幅部５
の各電界効果トランジスタ８，９，１０と、その形状，
拡散層の導電率および不純物濃度が同一条件で形成され
た電界効果トランジスタ２１と、抵抗２２，２３とによ
り構成されている。
の各電界効果トランジスタ８，９，１０と、その形状，
拡散層の導電率および不純物濃度が同一条件で形成され
た電界効果トランジスタ２１と、抵抗２２，２３とによ
り構成されている。
【００３０】電界効果トランジスタ２１のゲートは、抵
抗２３を介して接地２７に接続されておりドレインは電
源端子３に接続されている。また、ソースは、抵抗２４
を介して接地２７に接続されるとともに、緩衝増幅部７
の反転入力端子に接続されている。
抗２３を介して接地２７に接続されておりドレインは電
源端子３に接続されている。また、ソースは、抵抗２４
を介して接地２７に接続されるとともに、緩衝増幅部７
の反転入力端子に接続されている。
【００３１】緩衝増幅部７は、差動増幅器２５と抵抗２
５および抵抗２６とにより構成されている。抵抗２６
は、差動増幅器２５の反転入力端子と出力間に接続され
ている。また、差動増幅器２５の反転入力端子は、前述
したバイアス回路部６の電界効果トランジスタ２１のソ
ースに抵抗２４を介して接続されている。さらに、この
差動増幅器２５の出力は、電力増幅部５の抵抗１２，１
５，１８を介して電界効果トランジスタ８，９，１０の
各ゲートに接続されている。
５および抵抗２６とにより構成されている。抵抗２６
は、差動増幅器２５の反転入力端子と出力間に接続され
ている。また、差動増幅器２５の反転入力端子は、前述
したバイアス回路部６の電界効果トランジスタ２１のソ
ースに抵抗２４を介して接続されている。さらに、この
差動増幅器２５の出力は、電力増幅部５の抵抗１２，１
５，１８を介して電界効果トランジスタ８，９，１０の
各ゲートに接続されている。
【００３２】以上の構成の本実施例に係る高周波電力増
幅器において、電源端子３に電源電圧ＶBBを印加する
と、バイアス回路６は、電界効果トランジスタ２１のド
レイン電圧により電界効果トランジスタ２１のバイアス
電圧が決定されるセルフバイアス回路を構成しているの
で、電界効果トランジスタ２１の最適動作電流が得られ
るバイアス電圧がソースと接地間に発生する。
幅器において、電源端子３に電源電圧ＶBBを印加する
と、バイアス回路６は、電界効果トランジスタ２１のド
レイン電圧により電界効果トランジスタ２１のバイアス
電圧が決定されるセルフバイアス回路を構成しているの
で、電界効果トランジスタ２１の最適動作電流が得られ
るバイアス電圧がソースと接地間に発生する。
【００３３】衝撃増幅部７は、バイアス回路部６の電界
効果トランジスタ２１のソース電圧と同一の電圧で極性
が反転した電圧を、抵抗１２，１５，１８を介して電界
効果トランジスタ８，９，１０の各ゲートに印加する。
効果トランジスタ２１のソース電圧と同一の電圧で極性
が反転した電圧を、抵抗１２，１５，１８を介して電界
効果トランジスタ８，９，１０の各ゲートに印加する。
【００３４】これら電界効果トランジスタ８，９，１０
は、バイアス回路部６のトランジスタ２１と同一条件で
形成されたものであるので、温度変化もしくは製造時の
バラツキに対する特性も電界効果トランジスタ２１と同
一である。従って、電界効果トランジスタ２１のソース
に発生する電圧と同一で、かつ極性反転した電位にバイ
アスされることにより、これら電界効果トランジスタ
８，９，１０も最適な条件で動作し、これにより入力端
子１に入力された入力信号に対応する出力電圧ＶO が出
力される。
は、バイアス回路部６のトランジスタ２１と同一条件で
形成されたものであるので、温度変化もしくは製造時の
バラツキに対する特性も電界効果トランジスタ２１と同
一である。従って、電界効果トランジスタ２１のソース
に発生する電圧と同一で、かつ極性反転した電位にバイ
アスされることにより、これら電界効果トランジスタ
８，９，１０も最適な条件で動作し、これにより入力端
子１に入力された入力信号に対応する出力電圧ＶO が出
力される。
【００３５】本実施例に係る高周波電力増幅器は、上述
した如く、同一の条件で製造された複数個の電界効果ト
ランジスタのうちの１個の電界効果トランジスタでセル
フバイアス回路を形成し、このバイアス回路により得た
バイアス電圧を他の電力増幅用トランジスタのバイアス
電圧として利用することにより、各電界効果トランジス
タがいずれも相等しいセルフバイアス回路を有している
のと等価な状態を確保することができる。
した如く、同一の条件で製造された複数個の電界効果ト
ランジスタのうちの１個の電界効果トランジスタでセル
フバイアス回路を形成し、このバイアス回路により得た
バイアス電圧を他の電力増幅用トランジスタのバイアス
電圧として利用することにより、各電界効果トランジス
タがいずれも相等しいセルフバイアス回路を有している
のと等価な状態を確保することができる。
【００３６】また、電力増幅部５の電界効果トランジス
タ８，９，１０にバイアス電圧を供給する回路，即ち抵
抗１２，１５，１８並びにバイアス回路６および緩衝増
幅部７は、電力増幅部５の電力処理部分，即ち電界効果
トランジスタ８，９，１０のソースおよびドレインと接
地２７，または電源端子３との間には介在させていない
ため、電源電圧の利用率が高く、電力損失の増大，出力
電力の低下および利得の低下を回避することができる。
タ８，９，１０にバイアス電圧を供給する回路，即ち抵
抗１２，１５，１８並びにバイアス回路６および緩衝増
幅部７は、電力増幅部５の電力処理部分，即ち電界効果
トランジスタ８，９，１０のソースおよびドレインと接
地２７，または電源端子３との間には介在させていない
ため、電源電圧の利用率が高く、電力損失の増大，出力
電力の低下および利得の低下を回避することができる。
【００３７】
【発明の効果】以上説明したように本発明は、電力増幅
用に供する第１の電界効果トランジスタと同一の条件で
製造した第２の電界効果トランジスタによりセルフバイ
アス回路を形成し、この第２の電界効果トランジスタで
形成したバイアス電圧を衝撃増幅器を介して第１の電界
効果トランジスタに供給することにより、温度変化およ
び製造時の特性バラツキに対しても安定に動作すること
ができ、また電力の増幅用の第１の電界効果トランジス
タのソースまたはドレインと電源との間には抵抗を介在
させる必要がないため、電源利用率が高く、電力の損
失，出力電力の低下および利得の低下を著しく抑制する
ことができるという効果がある。
用に供する第１の電界効果トランジスタと同一の条件で
製造した第２の電界効果トランジスタによりセルフバイ
アス回路を形成し、この第２の電界効果トランジスタで
形成したバイアス電圧を衝撃増幅器を介して第１の電界
効果トランジスタに供給することにより、温度変化およ
び製造時の特性バラツキに対しても安定に動作すること
ができ、また電力の増幅用の第１の電界効果トランジス
タのソースまたはドレインと電源との間には抵抗を介在
させる必要がないため、電源利用率が高く、電力の損
失，出力電力の低下および利得の低下を著しく抑制する
ことができるという効果がある。
【図１】本発明の一実施例の高周波電力増幅器の回路図
である。
である。
【図２】従来の電圧負帰還型バイアス方式の高周波電力
増幅回路（ａ）、セルフバイアス方式の高周波電力増幅
回路（ｂ）および固定バイアス方式の高周波電力増幅回
路（ｃ）の回路図である。
増幅回路（ａ）、セルフバイアス方式の高周波電力増幅
回路（ｂ）および固定バイアス方式の高周波電力増幅回
路（ｃ）の回路図である。
５ 電力増幅部 ６ バイアス回路部 ７ 緩衝増幅部 ８，９，１０，２１，３４，４４，５５ 電界効果ト
ランジスタ ２５ 差動増幅器
ランジスタ ２５ 差動増幅器
Claims (1)
- 【請求項１】 ゲート電極に入力した入力信号を電力増
幅する少なくとも１個の第１の電界効果トランジスタを
含む電力増幅部と、前記第１の電界効果トランジスタと
同一条件の下で製造された第２の電界効果トランジスタ
のドレイン電極を前記電力増幅部の電源と接続してセル
フバイアス回路を形成しソース電極から前記第１の電界
効果トランジスタに対するバイアス電圧を出力するバイ
アス回路部と、前記バイアス回路部の出力するバイアス
電圧を前記電力増幅部の第１の電界効果トランジスタの
ゲート電極に供給する緩衝増幅部とを備えることを特徴
とする高周波電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11434992A JPH05315855A (ja) | 1992-05-07 | 1992-05-07 | 高周波電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11434992A JPH05315855A (ja) | 1992-05-07 | 1992-05-07 | 高周波電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315855A true JPH05315855A (ja) | 1993-11-26 |
Family
ID=14635531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11434992A Withdrawn JPH05315855A (ja) | 1992-05-07 | 1992-05-07 | 高周波電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315855A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249186B1 (en) | 1998-04-10 | 2001-06-19 | Taiyo Yuden Co., Ltd. | High-frequency power amplifier circuit and high-frequency power amplifier module |
| JP2008547265A (ja) * | 2005-06-15 | 2008-12-25 | バレー，アティクル | Ｍｍｉｃに組み込まれた温度補償電圧レギュレータ |
-
1992
- 1992-05-07 JP JP11434992A patent/JPH05315855A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249186B1 (en) | 1998-04-10 | 2001-06-19 | Taiyo Yuden Co., Ltd. | High-frequency power amplifier circuit and high-frequency power amplifier module |
| JP2008547265A (ja) * | 2005-06-15 | 2008-12-25 | バレー，アティクル | Ｍｍｉｃに組み込まれた温度補償電圧レギュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5699015A (en) | Low voltage operational amplifier and method | |
| JP2665025B2 (ja) | 増幅器回路 | |
| WO1998049769A1 (en) | Variable gain amplifier with improved linearity and bandwidth | |
| JP3091470B2 (ja) | 差動入力信号を増幅する電子回路 | |
| US6590452B1 (en) | High DC gain cascode amplifier stage with low noise performance | |
| US4893091A (en) | Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier | |
| US6359512B1 (en) | Slew rate boost circuitry and method | |
| EP0240114B1 (en) | A comparator for comparing differential input signals and method therefor | |
| JPH07162248A (ja) | 差動増幅器 | |
| US6362682B2 (en) | Common-mode feedback circuit and method | |
| US5710522A (en) | Amplifier having an active current source | |
| JPH07142940A (ja) | Ｍｏｓｆｅｔ電力増幅器 | |
| US7298211B2 (en) | Power amplifying apparatus | |
| US7315210B2 (en) | Differential operational amplifier | |
| JPH05315855A (ja) | 高周波電力増幅器 | |
| US6100753A (en) | Bias stabilization circuit | |
| US7710198B2 (en) | Methods and apparatus for process invariant transconductance | |
| JPH04278705A (ja) | 高周波電力増幅器 | |
| JP2676823B2 (ja) | バイアス回路 | |
| JPH051649B2 (ja) | ||
| JP3801412B2 (ja) | Ｍｏｓレギュレータ回路 | |
| JPH09219629A (ja) | 演算増幅器 | |
| JPH03198509A (ja) | 高周波電力増幅回路 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JPH02151109A (ja) | 半導体増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |