JP3091470B2 - 差動入力信号を増幅する電子回路 - Google Patents

差動入力信号を増幅する電子回路

Info

Publication number
JP3091470B2
JP3091470B2 JP02032318A JP3231890A JP3091470B2 JP 3091470 B2 JP3091470 B2 JP 3091470B2 JP 02032318 A JP02032318 A JP 02032318A JP 3231890 A JP3231890 A JP 3231890A JP 3091470 B2 JP3091470 B2 JP 3091470B2
Authority
JP
Japan
Prior art keywords
voltage
input
electronic circuit
current
level shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02032318A
Other languages
English (en)
Other versions
JPH0316305A (ja
Inventor
ヘンドリック ヘイシング ヨハン
ジョルジュ マリス マリエン
Original Assignee
コーニンクレッカ フィリップス エレクトロニクスエヌ ヴィ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コーニンクレッカ フィリップス エレクトロニクスエヌ ヴィ filed Critical コーニンクレッカ フィリップス エレクトロニクスエヌ ヴィ
Publication of JPH0316305A publication Critical patent/JPH0316305A/ja
Application granted granted Critical
Publication of JP3091470B2 publication Critical patent/JP3091470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45094—Folded cascode stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、第１及び第２の入力端子の間に各第１及び
第２の入力電圧として差動的に供給された回路入力信号
を増幅するための電子回路に関し、該回路は、 逆向きの第１及び第２の作動電流を作るために、高電
源電圧VHHと低電源電圧VLLの各電源の間に連結され、該
電圧の差は電源範囲を定める電源電圧VPSである主供給
手段と、 第１の作動電流を一対の増幅された第１の内部信号に
分割することによって、第１及び第２の入力点の間の電
圧差を増幅するための第１の差動手段を備え、前記第１
及び第２の入力点が各々、前記第１及び第２の端子に接
続され、そのように作動的に導通している前記第１の手
段は、回路入力信号のコモンモード電圧VCMがVHHまで拡
がっている前記電源範囲内にあるときに前記第１の内部
信号を発生し、 第２の作動電流を一対の増幅された第２の内部信号に
分割することによって、第３及び第４の入力点の間の電
圧差を増幅するための、第２の差動手段を備え、前記第
３及び第４の入力点が各々前記第１及び第２の端子に接
続され、そのように作動的に導通している前記第２の手
段は、VPSが特定の最小レベルより大きいかあるいは等
しい場合は、VCMがほぼ前記電源範囲全体を横切るにつ
れて、少なくとも前記差動手段の一方が作動的に導通し
ているように、VCMがVLLまで拡がる前記電源範囲内にあ
るときに第２の内部信号を発生し、 少なくとも一つの回路出力信号を発生させるために、
前記内部信号を結合するための足し合わせ手段と を備えている。
（従来技術） このような回路は米国特許第4555673号で知られてお
り、半導体集積回路の形で製造された演算増幅器（「OP
AMP」）に用いるのに適した差動増幅器に関し、さらに
詳しくは、レール・ツゥ・レール（rail−to−rail）入
力性能を達成するために、相補的な差動部を用いた差動
増幅器に関する。
集積回路は、熱消散問題を避けるために、低電源電圧
をしばしば必要とする。集積回路はますます密度が高く
なってくるため、低電源電圧は、将来もっと必要になる
であろう。そのため、演算増幅器の入力段階で用いる差
動増幅器がレール・ツゥ・レール入力性能を有している
ことが望ましくなってきている。すなわち、コモンモー
ド電圧が電源電圧の全範囲で変化するときに、増幅器の
出力信号が差動入力信号を「表示」するものでなければ
ならない。２つの信号の関係を説明するのにここで用い
るように、「表示」という述語は、振幅が大きくなりす
ぎない限り、振幅がほぼ１対１（典型的には線形）の関
係を有しているという意味である。
図面を参照して、第１図は、中ぐらいの低電源電圧で
レール・ツゥ・レール入力性能を達成することができ
る、従来技術の差動増幅器の全体構成を示している。米
国特許第4555673号、同4463319号、同4532479号を見れ
ば理解できる。
第１図の増幅器は、入力電圧VI1及びVI2として入力端
子T1及びT2の間に差動的に供給された回路入力信号を増
幅するため、一対の相補的な差動入力部10及び12を用い
ている。差動部10はNPNトランジスタQ1とQ2とから成
り、該ベースは、端子T1及びT2へ接続されている入力点
P1及びP2で回路入力信号を受け入れる。トランジスタQ1
及びQ2のエミッタは、第１の作動電流IAを受け入れるた
めに、節NAで互いに接続されている。差動部12はPNPト
ランジスタQ3とQ4とで形成され、、該ベースは、端子T1
及びT2へ接続されている入力点P3及びP4で回路入力信号
を受け入れる。トランジスタQ3及びQ4のエミッタは、第
２の作動電流を受け入れるために、節NBで互いに接続さ
れている。高電源電圧VHH及び低電源電圧VLL用の電源の
間に接続されている主電流電源14は、反対に流れる電流
IA及びIBを提供する。
差動部10は、Q1及びQ2のコレクタから増幅された内部
電流ID1及びID2を供給する。差動部12は、同様に、Q3及
びQ4のコレクタから増幅された内部電流ID3及びID4を供
給する。VHH及びVLL電源の間に接続されている足し合わ
せ回路16は、一対の相補的な出力電流IO及びＯを発生
させるため、電流ID1乃至ID4を結合する。
増幅器の作動を考える際には、いくつかの記号を定義
するのが便利である、「ΔＶ」と「VCM」で、各々、作
動電圧VI1−VI2及び回路入力信号のコモンモード電圧
（VI1＋VI2）/2を表わすものとする。また、「VPS」で
電源電圧VHH−VLLを表わすものとする。
第１図の従来技術デバイスは、VPSによって変化する
一対の限界電圧VTA及びVTBを特徴としている。第２図は
VTA及びVTBがどのようになるかの一般例を示す図であ
る。第３図は増幅器の作動領域結果を示す図である。第
３図の水平軸はVCMがVLLと等しい場合を示している。直
線18（45度）は、VCMがVHHと等しくなる場合を表わして
いる。水平軸と直線18の間の領域は、増幅器のレール・
ツゥ・レール作動範囲を取り囲んでいる。
入力部10は、VCMが十分高いとき、さらに詳しくは、 VCM−VLL≧VTA （１） となるときに作動的に導通する（作動する）。式
（１）は、基本的には第３図の線20Aと直線18の間のVPS
の範囲に対応する。しかし、入力部10の導通範囲は、V
CMがVHHよりも数10分の１ボルト高い位置へ直線18をわ
ずかに上回っている。入力部10が作動しているとき、入
力部10は、電流IAを、両者の差がΔＶを「表示」する電
流ID1及びID2に分割することによって、P1及びP2の間の
電圧差を増幅する。
入力部12は、VCMが十分低いとき、特に、 VHH−VCM≧VTB （２） となるときに作動的に導通する。式（２）は、基本的
には第３図の水平軸と線20Bの間のVPSの範囲に対応す
る。さらに、入力部12の導通範囲は、VCMがVLLよりも数
10分の１ボルト低い位置へ水平軸をわずかに下回ってい
る。入力部12が作動しているとき、入力部12は、電流IB
を、両者の差がΔＶを「表示」する電流ID3及びID4に分
割することによって、P3及びP4の間の電圧差を増幅す
る。
第３図は、水平軸と線20Aの間の空間では、すなわちV
CM−VLLがVTAよりも小さいときは、入力部10が作動しな
いことを示している。同様に第３図は、線20Bと直線18
の間の領域では、入力部12が作動しないことを示してい
る。これは、VHH−VCMがVTBよりも小さい状況に対応し
ている。実際には、各入力部10及び12は、普通、約100
ミリボルトの範囲で作動状態と非作動状態が切り替わ
る。従って、線20Aと20Bは、狭い電圧領域を理想化した
ものである。
VPSが小さくなったとき、入力部10及び12の作動領域
に利用できるVCMの大きさは減少する。VPSがVPSOに達す
ると、２つの非作動領域が重なり始める。もし、VPSがV
PSO以下に落ちると、VCMが太線22で示された「死領域」
を通り、該領域では、入力部10も入力部12も作動的に導
通しない。従って、第１図の差動増幅器がレール・ツゥ
・レール入力性能を達成することができるVPSの最小値
は、VPSOとなる。
限界値VTA、VTBは各々最小値VMA、VMBを有している。
第３図の線24及び26に示されている。第１図の増幅器の
周知の実施例では、VPSOは、ほぼVMA＋VMBに等しい。
VPSOの数値は、トランジスタQ1乃至Q4のベース−エミ
ッタ電圧と、電流供給源14とに依存している。第4a図及
び第4b図は供給源14を実現するための２つの方法を示し
ており、両方とも米国特許第4555673号に説明されてい
る。第5a図及び第5b図は、第4a図及び第4b図に各々示さ
れている主電流供給源を作動させる際の、第１図の増幅
器の理想的な特定作動領域を概略的に示したものであ
る。
第4a図の実施例から説明する。供給源14は、単に一対
の供給源SL及びSHから成っている。電流源SLは一定値IL
で電流IAを供給する。電流源SHは一定値IHで電流IBを供
給する。電流源SL及びSHを導通させるには、両者間の電
圧が少なくとも最小値VSATに等しくなければならない。
入力部10が作動しているとき、VCMは、節NAにおける
電圧を1VBEだけ上回っている。VBEは、バイポーラトラ
ンジスタが作動しているときのベース−エミッタ接合の
間の標準電圧の大きさである。同様に、節NBの電圧は、
入力部12が作動しているとき、VCMを1VBEだけ上回って
いる。このことから、各限界最小値VMA及びVMBは、VBE
−VSATに等しい。これにより、VPSOは2VBE＋2VSATに等
しくなる。
数μＡの標準コレクタ−エミッタ電流では、VBEは約
0.6ボルトである。VSATは0.1ボルトと同じくらい小さく
することができる。VBEとVSATに対するこれらの値を現
在の計算方法、及び、以下のすべての追加された値に用
いると、VPSOは、第１図及び第4a図の差動増幅器に対し
て約1.4ボルトとなる。
第4a図の電流供給源を用いる欠点は、増幅器の相互コ
ンダクタンスが、入力部10と12のいずれかが作動した
り、作動しなかったりするときはいつでも、約２倍だけ
変化することである。相互コンダクタンスが変化する
と、負のフィードバック回路を備えた演算増幅器に用い
る場合の増幅器の周波数調整を最適化するのが困難にな
る。第4b図に示した実施例はこの問題を克服している。
第4b図の回路機構を用いるときは、供給源14は、電流
供給源SHと、ベースが基準電圧VRPを受け入れているPNP
ステアリングトランジスタQPと、前記トランジスタQPを
流れる電流IQPにほぼ等しい値の電流IAを供給するカレ
ントミラーとで形成される。トランジスタQPを通って進
む電流はIAとIBを合計して、約IHに等しくすることが可
能である。その結果、相互コンダクタンスは、VCMがVPS
の範囲全体で変化するときに、ほぼ一定となる。
節NAと電源VLLとの間のカレントミラー28の電圧は、
ミラー28が導通するために、少なくとも1VSATでなけれ
ばならない。最適値以下では電流は、第３図の線20Aと2
0Bを、第5b図に示すように、VMBと等しい垂直量だけ線1
8から隔てられている一本の線20へ合体させる。また、V
MAはVBE＋VSATと等しい。VMBはVBE＋VSATと同じくらい
小さくてもよい。従って、VPSOは、ここでも1.4ボルト
に等しくなる。
前述の説明が示すように、第１図の差動増幅器のVPS
の最小許容値は、約1.4ボルトである。実際には、VPSは
数10分の１ボルト以上でなければならないであろう。こ
れでも比較的良好であるが、1.0ボルトあるいはそれ以
下に下げることができれば、もっと有用であろう。例え
ば、負荷がないときに1.5ボルトのシングルセルバッテ
リーは、その寿命が近いときに負荷がかかっている状況
では、約1.0ボルトに降下する。第１図の増幅器は、こ
のようなバッテリーでは有効に作動できない。
（発明の目的） 本発明の目的は、非常に低い電源電圧で、レール・ツ
ゥ・レール入力性能を達成可能な差動増幅器を提供する
ことである。バイポーラの実施例では、電源電圧は、1.
0ボルトあるいはそれよりやや小さくできる。このこと
により、将来の低電圧演算増幅器への応用にとって特に
魅力ある発明となる。本発明は、1.5ボルトのシングル
セルバッテリーを、その寿命にわたって用いることがで
きる。
（発明の構成） 本発明によって、序節で述べた回路はさらに、 選択的に、前記第１及び第２の点における電圧を第１
及び第２の電圧レベルシフトによって前記第１及び第２
の入力電圧よりも各々高くし、選択的に、前記第３及び
第４の点における電圧を第３及び第４の電圧レベルシフ
トによって前記第１及び第２の入力電圧よりも各々小さ
くするためのレベルシフト手段を備えることを特徴とし
ている。
レベルシフト手段は、差動増幅器がレール・ツゥ・レ
ール入力性能を達成する、電源電圧の最小レベル値を小
さくするように、差動手段の導通作動範囲を拡張する。
前記回路はさらに、前記レベルシフト手段が、 前記レベルシフトを行うために、前記端子と前記点を
連結するネットワーク手段と、 前記レベルシフトの値を制御するために、前記ネット
ワーク手段へ電流を供給するためのレベルシフト供給手
段とから成ることを特徴としてもよい。
前記ネットワーク手段は、前記ネットワーク手段が、
前記第１の端子と第１の点を連結する第１のレベルシフ
ト要素と、前記第２の端子と第２の点を連結する第２の
レベルシフト要素と、前記第１の端子と第３の点を連結
する第３のレベルシフト要素と、前記第２の端子と第４
の位置を連結する第４のレベルシフト要素とから成るこ
とを特徴としてもよい。
前記レベルシフト供給手段は、前記レベルシフト供給
手段が、前記第１の点と前記VHH電源とを連結する第１
の電流供給源と、前記第２の点と前記VHH電源とを連結
する第２の電流供給源と、前記第３の点と前記VLL電源
とを連結する第３の電流供給源と、前記第４の点と前記
VLL電源とを連結する第４の電流供給源と、前記電流供
給源の導通を制御するための制御手段とから成ることを
特徴としてもよい。前記制御手段は、前記電源電圧がレ
ベルシフトを必要としない点まで上昇するにつれて次第
に前記レベルシフト手段を導通させなくするように作動
するのが好ましい。
本発明の実施例は、添付図面を参照して、単なる例示
として、以下に説明される。
（実施例） 同一あるいは非常に似た内容を表わすため、好ましい
実施例の各図面及び各説明では、同一の参照番号を用い
る。
第６図を説明する。第６図は、入力電圧VI1及びVI2と
して、入力端子T1及びT2の間に差動的に供給された回路
入力信号を増幅する差動増幅器における全体構成を示し
ている。この差動増幅器は、非常に低い電源電圧での回
路入力信号のコモンモード電圧VCMに対してレール・ツ
ゥ・レール入力特性を達成するため、本発明によるレベ
ルシフト技術を用いている。この増幅器は特に、半導体
集積回路形式で製造された低電圧演算増幅器の入力段階
として使用するのに適している。
第６図のデバイスは、相補的な差動入力部30及び32の
回りに集中している。差動部30は、同一形状の三電極入
力増幅器A1及びA2とから成る。差動部32は、増幅器A1及
びA2に対して相補的な、同一形状の三電極入力増幅器A3
及びA4で形成されている。「相補的」なる述語は、反対
の極性である意味である。
増幅器A1乃至A4は、ここでは、「Ａ」増幅器として呼
ぶことにする。各「Ａ」増幅器は、第１の流れ電極1E
と、第２の流れ電極2Eと、流れ電極1E及び2Eの間の電極
を制御するための制御電極CEとを有している。各「Ａ」
増幅器の流れ電極の間を移動する電荷キャリアは、電子
であれ正孔であれ、第１の流れ電極で始まり第２の流れ
電極につながる。制御電極内を流れる電流（がもしあれ
ば）、流れ電極間を移動する電流よりもずっと小さい。
各「Ａ」増幅器は、単一のトランジスタから成ること
が好ましい。バイポーラトランジスタの場合には、その
エミッタ、コレクタ及びベースは、各々、第１、第２の
流れ電極及び制御電極である。これらの要素は各々、絶
縁ゲートあるいは、接合形のいずれかの電界効果トラン
ジスタにおけるソース、ドレーン、ゲートである。
一般的には望ましくないが、各「Ａ」増幅器が複数の
トランジスタから成ることもできよう。一例は、入力ト
ランジスタのエミッタがそれに続くトランジスタのベー
スに接続されているバイポーラダーリントン回路であ
る。この場合、「Ａ」増幅器の制御電極は入力トランジ
スタのベースであり、あるいはベースに接続されてお
り、一方、第１及び第２の流れ電極は後に続くトランジ
スタのエミッタ及びコレクタであり、あるいはそれらに
接続されている。
増幅器A1乃至A4を説明するときに用いるように、「同
一形状の」とは、問題となる二つの増幅器が同様に内部
接続された対応する要素を有し、かつ、各対応要素の組
が同じ半導体極性であることを意味する。例えば、増幅
器A1及びA2は、もし、両方がNPNトランジスタであれば
同一形状であり、一方がNPNトランジスタで他方がPNPト
ランジスタであれば、同一形状ではない。同様に、ダー
リントン回路は、入力トランジスタが同一極性で、か
つ、後に続くトランジスタが同一極性であれば、たと
え、入力トランジスタの極性とは異なっていても、同一
形状である。
第６図に戻って、増幅器A1及びA2の第１の電極は、節
NAで作動電流IAを受け入れるために、相互に接続されて
いる。同様に、増幅器A3及びA4は、節NBで作動電流IBを
受け入れるために、第１の電極を相互に接続している。
VHH及びVLL電源の間に接続されている主電流供給源34
は、逆に流れる電流IA及びIBを提供する。電流供給源34
は、第4a図及び第4b図に示した回路のいずれかを用いて
実施してもよい。米国特許第4555673号に説明されてい
る他の実施例を用いてもよい。
差動部30及び32は相補的に機能する。VCMが十分高け
れば、差動部30は、電流IAを、A1及びA2の第２の電極か
ら供給される、増幅された内部電流ID1及びID2に分割す
ることによってA1及びA2の制御電極へ接続されている入
力点P1及びP2の間の電圧差を増幅する。電流ID1及びID2
の差は、点P1及びP2の間の電圧差を「表示」している。
VCMが十分に小さければ、差動部32は、電流IBを、A3及
びA4の第２の流れ電極から供給される、増幅された内部
電流ID3及びID4に分割することによって、A3及びA4の制
御電極に接続されている入力点P3及びP4の間の電圧差を
増幅する。電流ID3及びID4の差は、点P3及びP4の間の電
圧差を「表示」している。
VHH及びVLL電源の間に接続されている足し合わせ回路
36は、相補的な回路出力電流IO及びＯをつくるため
に、電流ID1乃至ID4を適当に結合する。足し合わせ回路
36は、米国特許第4555673号及び同4532479号に示された
いずれの方法で実施してもよい。必要ならば、回路36
は、単一の回路出力電流のみ提供してもよい。
レベルシフト要素38、40、42及び44と、レベルシフト
供給回路46とから成るレベルシフト回路は、選択的に、
制御可能なレベルシフトVLS1及びVLS2によって、点P1及
びP2における電圧VP1及びVP2が電圧VI1及びVI2を上回る
ようにすることが可能である。同様に、レベルシフト回
路は、選択的に、制御可能なレベルシフトVLS3及びVLS4
によって、点P3及びP4における電圧VP3及びVP4が電圧V
I1及びVI2より下回るようにすることが可能である。レ
ベルシフト要素38、40、42及び44は、第６図に示すよう
に、端子T1及びT2と、点P1乃至P4との間に接続されてお
り、直接、レベルシフト電圧VLS1乃至VLS4を提供する。
レベルシフト電流源46は、VHH及びVLL電源の間に接続
されており、レベルシフト要素38乃至44の作動を制御す
る。電流源46は、供給電流IS1、IS2、IS3及びIS4を、点
P1乃至P4に接続されている線に沿って提供することによ
って、制御を達成する。第６図には示されていないが、
電流源46は、典型的には、増幅回路の他の点に接続され
ている。例えば、電流源46は、本発明のいくつかの実施
例では、端子T1及びT2で電流を提供している。
第６図に示すように、レベルシフト電流ILS1、ILS2、
ILS3及びILS4は、実際には、要素38、40、42及び44を流
れる。電流ILS1乃至ILS4は、各々、（もしあれば）増幅
器A1乃至A4の各制御電極を流れる電流分だけ、電流IS1
乃至IS4とは異なる。この制御電極電流は、普通は無視
することができる。その結果、各レベルシフト電流ILSi
（ここで、ｉ＝１、２、３、４）は、対応する供給電流
ISiにほぼ等しくなる。
コモンモード拒絶比率が良好であるためには、VLS1と
VLS2とが等しいことが好ましい。その結果、ILS1とILS2
とが等しいことが好ましい。同様に、VLS3とVLS4が等し
いことが好ましく、その結果、ILS3とILS4も等しいこと
が好ましい。
回路入力VI1及びVI2を供給する回路機構を加えるの
は、避けるのが好ましい。他の大きな内部電流が端子T1
及びT2に供給される状況を除いて、この目的は、ILS3を
ILS1に等しくすることで普通は達成できる。同様に、I
LS4は普通ILS2に等しくする。この結果、電流ILS1とI
LS4は典型的にはすべて等しくなる。それにもかかわら
ず、電圧VLS3及びVLS4は、なお、電圧VLS1及びVLS2と各
々異なっていてもよい。
電流源46は、電源電圧に対するレール・ツゥ・レール
VCMレベルの最小値を、もし（ａ）VP1とVP3がVI1と常に
等しく（ｂ）VP2とVP4が常にVI2に等しければ必要とな
る値以下に小さくするやり方で、電圧VLS1乃至VLS4の値
を制御するために、電流IS1乃至IS4を利用する。レベル
シフト制御がどのように達成されるかの理解は、もし、
要素38乃至46がなかったとしたら何が起こるかをまず考
えることによって容易となる。その場合には、作動は、
基本的に第１図の差動増幅器において示した方法で行な
われるであろう。電源電圧VPSが従来技術における値V
PSO以下に落ちたとき、VCMは、差動部30も32も作動的に
導通しない「死領域」の（少なくとも一部）を通ること
になる。
レベルシフト回路があると、作動は、なお第２図に示
した限界値VTA、VTBによって説明することができる。し
かし、式（１）のVCMは、点P1及びP2におけるコモンモ
ード電圧VCMAで置換しなければならない。差動部30は、 VCMA−VLL≧VTA （３） となったときに作動する。式（３）からVCM自身が差動
部30を作動させるのに十分高くなければ、VLS1とV
LS2は、差動部30を作動的に導通させるために、VTAと次
の関係が必要である。すなわち、 VLS1、VLS2≧VTA−VCM−VLL （４） 電流源46は電源VHHで作動するので、式（４）は少なく
とも次の制御を受ける。
VLS1、VLS2＜VHH−VCM （５） 式（２）のVCMは、点P3及びP4におけるコモンモード電
圧VCMBで同様に置換しなければならない。差動部32は、 VHH−VCMB≧VTB （６） となったときに作動する。従って、VCM自身が作動部32
を作動させるのに十分低くなければ、VLS3とVLS4は、差
動部32を作動的に導通させるために、VTBと次の関係を
満足しなければならない。すなわち、 VLS3、VLS4≧VTB−VCM−VHH （７） 電流源46は電源VLLによっても作動するので、式（７）
は少なくとも次の制限を受ける。
VLS3、VLS4＜VCM−VLL （８） （VCMが差動部30及び32の一方あるいは両方を作動させ
るのに十分であるために）VPSがVPSOより大きいとき
は、普通、レベルシフトの必要はない。VPSがVPSOより
小さくなってレベルシフトが必要なとき、限界値VTA及
びVTBは、対応する最小値VMA及びVMBであることが好ま
しい。その結果、VMA及びVMBは、式（４）及び（７）の
VTA、VTBに各々代わることができる。
電流源46がVHHと、VP1及びVP2の高い方との間で許容
する最小電圧間隔をVSATHとする。同様に、電流源46がV
LLと、VP3及びVP4の低い方との間で許容する最小電圧間
隔をVSATLとする。VCMが差動部30及び32の少なくとも一
方を導通させるのに適当でないときは、電流源46は、電
流IS1乃至IS4をレベルシフトVLS1乃至VLS4が次の関係を
満足することができる値で供給される。すなわち、 VHH−VCM−VSATH≧VLS1、VLS2≧VMA−VCM＋VLL（９） VCM−VLL−VSATH≧VLS3、VLS4≧VMB＋VCM＋VHH（10） VTAとVTBが第２図に示すように変化する場合に、レベル
シフト回路を用いた結果の作動領域を第7a図に及び第7b
図に示す。第7b図は、第7a図の下側部分を３倍に拡大し
たものであり、VPSのうち、VMAからVPSOまでの部分を含
んでいる。線18、24及び26は、第３図と同様、VHH、
VMA、VMBの線である。本発明における第7a図の線20A、2
0B及び22は、第１図の従来技術回路における第３図の線
20A、20B及び22の意味と同じである。
差動部30の非作動領域が差動部32の非作動領域と重な
り始める点は、第7a図に示すように、VPSがVPSFとなる
ときに生ずる。この値は、第６図の差動増幅器がレール
・ツゥ・レール入力性能を達成することができる電源電
圧の最小値である。レベルシフトにより、VPSFはVPSOよ
りも小さくなる。そのため、VPSOがVMA＋VMBに等しい普
通の場合には、VPSFはVMA＋VMBよりも小さくなる。
VPSFの下方限界は、普通の状況では、VMAとVMBの上方
限界よりもわずかに大きい。さらに詳しくは、VPSFは普
通（ａ）VMA＋VSATHあるいは（ｂ）VMB＋VSATLのどちら
か大きい方と等しい。
第7b図を要約する。線22、24及び26で形成された三角
形作動領域の三つの異なる領域に、参照番号48、50及び
52をつける。もしVCMが領域48にあるならば、レベルシ
フト回路は、差動部30を作動させるために式（９）によ
ってVLS1とVLS2を好ましく調整する。もしVCMが領域50
にあるならば、レベルシフト回路は、差動部32を作動さ
せるために式（10）によってVLS3とVLS4を好ましく調整
する。最後に、VCMが領域52にあるときは、レベルシフ
ト回路は、差動部30及び32の両方を作動させるために式
（９）、（10）に従ってVLS1乃至VLS4を調整する。
第８図は、第６図の電流源46における一般的な実施例
を示す。この実施例では、回路入力VI1及びVI2に応答す
るコモンモード発生器54が、VCMと特定の関係を有して
いる作動電圧VYA及びVYBを発生させる。例えば、各電圧
VYA、VYBは、所定の温度でほぼ一定の量だけVCMと異な
っていてもよい。信号VYA及びVYBに応答して、レベルシ
フト電流制御回路56が一対の制御電圧VCL及びVCHを発生
し、該制御電圧は電源VHH及びVLLの間に適当に接続され
た一組のレベルシフト電流源58の作動を制御する。電流
源58は供給電流IS1乃至IS4を提供する。
電流制御回路56に戻って、該回路は、電圧基準源60及
び62と、差動増幅器64及び66と、線形AND/NAND発生器68
とから成っている。基準源60及び62は、低電源電圧VLL
と高電圧電源VHHに対して各々基準となる値の基準電圧V
RA及びVRBを提供する。特に、VRAは、典型的には、所定
の温度でほぼ一定のVKAだけVLLを上回っている。同様
に、VRBは、所定の温度でほぼ一定のVKBだけVHHを下回
っている。
増幅器64は、VYAがVRAを上回るときに、高い値VZDか
ら低い値VZCへ次第に変化する増幅された電圧VZAをつく
るため、電圧VYAとVRAとの差を増幅する。増幅器66は、
VYBがVRBを上回るときに、VZCからVZDへ次第に変化する
増幅された電圧VZBをつくるため、電圧VYBとVRBとの差
を増幅する。第9a図及び第9b図は、電圧VZAとVZBが基本
的にどのように変化するかを各々示したものである。第
9a図及び第9b図の遷移領域70及び72は、典型的には100m
Vの幅である。
発生器68は、（ａ）電圧VZAとVZBの線形「AND」論理
積として、制御電圧VCLを供給し、（ｂ）電圧VZAとVZB
の線形「NAND」否定論理積として制御電圧VCHを供給す
る。第10図を参照して、頂部の曲線は、電圧VCLが、VCM
の関数として低い値VCLCと高い値VCLDとの間でどのよう
に変化するかを示したものである。
VZAとVZBにおける遷移領域70及び72は、対応する遷移
領域74及び76として、VCLに反映されている。領域74と7
6の中心は、各々、VLLとVHHを基準としている。すなわ
ち、領域74の中心は、所定の温度でほぼ一定の電圧間隔
VCLLだけ、VLLから離れている。領域76の中心は、同様
に所定の温度でほぼ一定の電圧間隔だけ、VHHから離れ
ている。その結果、領域74と76の分離はVPSとは逆に変
化する。
第10図は、VCL曲線が領域74と76の間に位置する平坦
部78を有することを示している。領域74と76は、普通
は、平坦部78が一点に圧縮されるようになっているのが
好ましい。もし領域74と76がそのようになっていると、
VPSの増加によって領域74と76が互いに一緒になる。最
大値VCLDの値は減少する。
制御電圧VCL（あるいはVCH）が示された変化をすると
き、典型的なレベルシフトVLSiが変化する。領域74及び
76は、ISi及びVLSi曲線に直接反映されている。もしVPS
の十分な増加によって領域74と76が一体になったとき
は、ISi及びVLSi曲線における最大値ISM及びVLSMは、普
通は減少する。このように、レベルシフト回路は、VPS
が上昇すると、次第に回路を閉じる。
第11図について説明する。同図は、増幅器A1乃至A4が
第１図と同様に構成されたバイポーラトランジスタQ1乃
至Q4で形成されている、第６図の実施例を示したもので
ある。レベルシフト要素38乃至44は、第11図では、抵抗
R1、R2、R3及びR4で実施されている。第８図のコモンモ
ード発生器54は、第11図では、要素30、32、34及びR1乃
至R4で実施されている。電流供給源56と組み合わせたこ
れらの要素は、レベルシフトフィードバック制御ループ
を形成する。最後に、第８図の電流源58は、第11図で
は、変化自在な電流源S1、S2、S3及びS4で実施されてい
る。信号VCHは電流源S1及びS2を制御し、一方、信号VCL
は電流源S3及びS4を制御する。
第11図では、主電流源34が第4a図あるいは第4b図の回
路で実施されたときは、VMAがVBE＋VSATと等しくなる。
第4b図でVRPがVHH−VMBと等しくなる最適な場合におい
ては、同じことがVMBについていえる。電流源S1乃至S4
が完全に導通しているときは、それらの最小電圧は1V
SATとなる。従って、各間隔VSATLあるいはVSATHが1VSAT
と等しくなるので、VPSSはVBET＋2VSATと等しくなる。V
BEに対する前述の0.6ボルト及びVSATに対する0.1ボルト
を用いると、VPSFは約0.8ボルトになる。
第12図は、第11図の電流制御56を実施するための好ま
しい方法を示したものである。第12図の回路は第８図の
要素66及び68の機能を果たすために差動増幅器78を用い
ており、第８図の電流制御56とは異なっている。増幅器
78は、第８図で増幅器66が増幅するのと同様に、電圧V
YBとVRBとの間の差を増幅する。しかし、増幅器78は増
幅器64から電圧VZAを受け入れる利得制御端子を有して
いる。これにより、増幅器78は、第10図に示すのと同様
に、制御電圧VCL及びVCHを発生することができる。
第13a図及び第13c図は、レベルシフト電圧VLSiが、第
11図の差動増幅器において、第８図あるいは第12図の電
流制御器56で実施されたときに、VCMの関数として、好
ましく変化する様子を示している。第13a図乃至13c図に
示した場合では、抵抗R1乃至R4の全てが同一の抵抗値を
もっている。第13a図は、標準温度でかつ1.0ボルトのV
PSの基本状態を示している。第13b図は、レベルシフト
回路が、VPSの増加とともに、次第に作動しなくなる様
子を示している。VPSが1.4ボルトと同じかこれを上回っ
ているときは、レベルシフトの必要はない。第13c図に
示すように、レベルシフト回路は、温度補正をするた
め、温度が減少するにつれて自動的にVLSiを上昇させ
る。
第14a図及び第14b図は、主電流源34が第4a図及び第4b
図の回路で各々実施されたときに、第11図の差動増幅器
において生ずる理想化された差動領域を示している。第
14a図では、VPSOとVPSFの間にある線20Aと20Bの一体に
なった部分が、VLLとVHHとから等しく隔てられている。
同じことが、第14b図のVPSOとVPSFの間にある線20の部
分についてもいえる。
この差動増幅器におけるバイポーラトランジスタを用
いた好ましい実施例を、第15図に示す。第11図の増幅器
の要素を実施するために第15図で用いる要素は、検査に
よって定めることができる。主電流源34は、第4b図の回
路で実施している。その結果、第15図の増幅器の相互コ
ンダクタンスは、ほぼ一定である。電圧基準源80は、所
定の温度でほぼ一定の量VKPだけ電圧VHHよりも小さな値
で、基準電圧VRPを供給する。供給源34においては、最
適に作動させるため、VKPはVBE＋VSATと等しい。すなわ
ち、VRPは、VHH−VBE−VSATと等しい。
第15図の電流制御器56は第12図のものを用いている。
第12図について前述した内容に基いて、制御回路56の様
々な回路要素についての詳細な理解が当業者になされる
ことは明らかである。抵抗R1乃至R4は、エキストラ・フ
リクエシン・ポール（Extra frequency Pole）を導入す
る。コンデンサーC1、C2、C3、C4は、エキストラポール
とほぼ同じ位置で周波数ゼロを導入することによって、
周波数補正を行う。
第16図は、電圧基準源60、62及び80を実施するための
２つの方法を示している。実線で示した回路要素のみ用
いて、VRBとVRPは、所定の温度において比較的一定な量
だけVHHから隔てられる。しかし、NPNトランジスタはPN
Pトランジスタよりも少ないベース電流でよいので、差
動部32より大きいVPSの範囲では差動部30を用いること
が、普通は望ましい。この目的は、第16図に示した回路
全体（点線も実線も）を用いることによって達成するこ
とができる。第16図の回路全体によって、NPN要素30及
び78が打ち消し合うツェナー（Zener）の問題を避ける
こともできる。この場合の理想化された作動領域を第17
図に示す。レベルシフト回路は、VPSが1.6ボルト以上に
なると、作動しなくなる。
前述したように、レベルシフト回路は、VPSが上昇し
たときは、普通、作動しなくなる。それにもかかわら
ず、VPSが増加したときに、レベルシフト回路が完全に
作動したままになっているような適用が可能である。第
18a図及び第18b図は、主電流源34が第4a図の回路で実施
された場合における適用で、レベルシフトVLSiがVCMに
関してどのように変化するかを示したものである。1.0
ボルトのVPSでの基本変化を第18a図に示す。第18b図
は、VPSが上昇したときに何が起こるかを示している。
第19図は、その結果の理想化された作動領域を示してい
る。
第８図乃至第19図に示した本発明の様々な実施例で
は、電流源IS1乃至IS4はすべてほぼ等しい。その結果、
差動部32がレベルシフトを受けるときには差動部30がレ
ベルシフトを受け、その逆もある。差動部30及び32が受
け取るレベルシフトは、普通は、同一の値に近い。
第20図は、差動部30及び32へ供給されたレベルシフト
が互いにほとんど依存しない第６図の実施例を示す。こ
れは、第20図に示すように構成された４つの追加された
変化自在電流源S5、S6、S7及びS8を用いることによって
達成される。電流源S1、S2、S7、S8は、差動部30に対す
るレベルシフトを固定する。電流源S3乃至S6は、同様
に、差動部32のレベルシフトを固定する。
第20図の電流制御器56は制御電圧VCL及びVCHに加え
て、制御電圧VCL′及びVCH′を供給する。信号VCH及びV
CL′は、差動部30におけるレベルシフトを制御するた
め、相補的な値で発生する。同様に、信号VCL及びVCH′
は、差動部32におけるレベルシフトを制御するため、相
補的な値で供給される。しかし、信号VCL及びVCH′は信
号VCH及びVCL′を必ずしも追跡しない。
本発明は特定の実施例を参照して説明されてきたが、
それは単に説明のためであって、特許請求の範囲を限定
するものではない。例えば、レベルシフトは、ノイズ性
能を改善するために、ショットキーダイオードで実施さ
れてもよい。それゆえ、特許請求の範囲で定められる本
発明の真の範囲から逸脱することなく、様々な変更や適
用が当業者によってなされるであろう。
【図面の簡単な説明】
第１図は、従来技術の差動増幅器のブロック及び回路図
を示している。 第２図及び第３図は、第１図の増幅器の作動特性を示し
たグラフである。 第4a図、及び第4b図は、第１図の主電流供給源の従来技
術における実施例を示した回路図である。 第5a図及び第5b図は、第4a図及び第4b図の電流供給源で
各々実施したときの、第１図の増幅器における主要作動
領域を示したグラフである。 第６図は、本発明による一般的な差動増幅器のブロック
図である。 第7a図、及び第7b図は、第６図の増幅器の作動領域を全
体的に示したグラフである。 第８図は、第６図のレベルシフト電流供給源の実施例の
回路図である。 第9a図、第9b図及び第10図は、第８図の回路機構で実施
したときの、第６図の増幅器の作動特性を全体的に示し
たグラフである。 第11図は、第６図の増幅器の一般的な実施例のブロック
及び回路図である。 第12図は、第11図のレベルシフト電流制御の実施例のブ
ロック図である。 第13a図、第13b図及び第13c図は、第11図の増幅器にお
いて、レベルシフト電圧が、入力コモンモード電圧の関
数としてどのように変化するのが好ましいかを示したグ
ラフである。 第14a図及び第14b図は、第4a図及び第4b図の電流供給源
で各々実施したときの、第11図の増幅器における作動領
域を示したグラフである。 第15図は、第11図の増幅器のバイポーラを用いた好まし
い実施例の回路図である。 第16図は、第15図の基準電圧回路機構の好ましい実施例
の回路図である。 第17図は、第16図の完全な基準電圧回路機構で実施した
ときの、第15図の増幅器における作動領域を示したグラ
フである。 第18a図及び第18b図は、第11図の増幅器において、入力
コモンモード電圧の関数として、レベルシフト電流に対
する別の変化を示したグラフである。 第19図は、第18a図及び第18b図に示したレベルシフト変
化で第4a図の電流供給源を用いて実施したときの、第11
図の増幅器における作動領域を示したグラフである。 第20図は、第６図の別の一般的な実施例のブロック及び
回路図である。 30、32……差動部 34……主電流源 36……足し合わせ回路 38、40、42、44……レベルシフト要素 46……レベルシフト電流源
フロントページの続き (56)参考文献 特公 平６−80991（ＪＰ，Ｂ２) 特公 昭62−45724（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項１】第１及び第２の入力端子の間に各第１及び
    第２の入力電圧として差動的に供給された回路入力信号
    を増幅するための電子回路において、 逆向きの第１及び第２の作動電流を作るために、高電源
    電圧VHHと低電源電圧VLLの各電源の間に連結された主供
    給手段を備え、前記高電源電圧VHHと前記低電源電圧VLL
    の差は電源範囲を定める電源電圧VPSであり、 第１の作動電流を一対の増幅された第１の内部信号に分
    割することによって、第１及び第２の入力点の間の電圧
    差を増幅するための第１の差動手段を備え、前記第１及
    び第２の入力点は、各々前記第１及び第２の入力端子に
    接続され、前記第１の差動手段は、前記回路入力信号の
    コモンモード電圧VCMがVLLに近い側の前記電源範囲の一
    部分内にあるときに、前記第１の内部信号を発生し、 第２の作動電流を一対の増幅された第２の内部信号に分
    割することによって、第３及び第４の入力点の間の電圧
    差を増幅するための第２の差動手段を備え、前記第３及
    び第４の入力点は、各々前記第１及び第２の入力端子に
    接続され、前記第２の差動手段は、前記回路入力信号の
    コモンモード電圧VCMがVHHに近い側の前記電源範囲の一
    部分内にあるときに前記第２の内部信号を発生し、前記
    第１及び第２の差動手段の少なくとも一方は、VPSが特
    定の最小レベルより大きいかあるいは等しい場合でVCM
    がほぼ前記電源範囲全体にわたって変化する場合に、導
    通しており、 少なくとも一つの回路出力信号を発生させるために、前
    記内部信号を結合するための足し合わせ手段を備え、 前記第１及び第２の入力点における電圧を、第１及び第
    ２の電圧レベルシフトによって前記第１及び第２の入力
    電圧よりも各々高くし、前記第３及び第４の入力点にお
    ける電圧を第３及び第４の電圧レベルシフトによって前
    記第１及び第２の入力電圧よりも各々小さくするための
    レベルシフト手段を備える、ことを特徴とする電子回
    路。
  2. 【請求項２】前記レベルシフトは、VPSの特定の最小レ
    ベルを、レベルシフトがない場合におけるVPSの最小レ
    ベルよりも低い値に下げるレベルシフト値を与えること
    を特徴とする請求項１の電子回路。
  3. 【請求項３】前記第１の差動手段は、VLLと、前記第１
    及び第２の入力点におけるコモンモード電圧VCMAとの大
    きさの差が、第１の限界電圧VTAに等しいかそれより大
    きいときに作動的に導通し、前記第２の差動手段は、V
    HHと、前記第３及び第４の入力点におけるコモンモード
    電圧VCMBとの大きさの差が、第２の限界電圧VTBに等し
    いかそれより大きいときに作動的に導通することを特徴
    とし、かつ、（ａ）前記第１及び第２のレベルシフト
    は、VTA−VCM＋VLLと等しいかそれより大きい値であっ
    て、VHH−VCMより小さな値で行われ、かつ、（ｂ）前記
    第３及び第４のレベルシフトは、VTB＋VCM−VHHと等し
    いかそれより大きい値であって、VCM−VLLより小さな値
    で行われることを特徴とする請求項２の電子回路。
  4. 【請求項４】VTA及びVTBが各々最小値VMA及びVMBを有
    し、かつ、前記VPSの特定の最小レベルの値が、VMA＋V
    MBより小さいことを特徴とする請求項３の電子回路。
  5. 【請求項５】前記VPSの特定の最小レベルの値が、VMA及
    びVMBの大きい方よりも大きいことを特徴とする請求項
    ４の電子回路。
  6. 【請求項６】（ａ）前記第１及び第２のレベルシフトが
    等しく、かつ、（ｂ）前記第３及び第４のレベルシフト
    が等しいことを特徴とする請求項３の電子回路。
  7. 【請求項７】前記レベルシフト手段が、 前記レベルシフトを行うために、前記入力端子と前記入
    力点を連結するネットワーク手段と、 前記レベルシフトの値を制御するために、前記ネットワ
    ーク手段へ電流を供給するためのレベルシフト供給手段
    とから成ることを特徴とする請求項１乃至６のいずれか
    の電子回路。
  8. 【請求項８】前記ネットワーク手段が、 前記第１の入力端子と第１の入力点を連結する第１のレ
    ベルシフト要素と、前記第２の入力端子と第２の入力点
    を連結する第２のレベルシフト要素と、前記第１の入力
    端子と第３の入力点を連結する第３のレベルシフト要素
    と、前記第２の入力端子と第４の入力点を連結する第４
    のレベルシフト要素とから成ることを特徴とする請求項
    ７の電子回路。
  9. 【請求項９】前記各レベルシフト要素が抵抗から成るこ
    とを特徴とする請求項８の電子回路。
  10. 【請求項１０】前記レベルシフト供給手段が、前記第１
    の入力点と前記VHH電源とを連結する第１の電流供給源
    と、前記第２の入力点と前記VHH電源とを連結する第２
    の電流供給源と、前記第３の入力点と前記VLL電源とを
    連結する第３の電流供給源と、前記第４の入力点と前記
    VLL電源とを連結する第４の電流供給源と、前記電源供
    給源の導通を制御するための制御手段とから成ることを
    特徴とする請求項８の電子回路。
  11. 【請求項１１】前記レベルシフト供給手段が、さらに、
    前記第１の入力端子と前記VHH電源とを連結する第５の
    電流供給源と、前記第２の入力端子と前記VHH電源とを
    連結する第６の電流供給源と、前記第１の入力端子と前
    記VLL電源とを連結する第７の電流供給源と、前記第２
    の入力端子と前記VLL電源とを連結する第８の電流供給
    源と、を備えることを特徴とする請求項10の電子回路。
  12. 【請求項１２】前記各電流供給源は、前記電源電圧VPS
    が前記レベルシフト手段を次第に作動させないように上
    昇するにつれて、段階的に電流を少なくすることを特徴
    とする請求項10あるいは11の電子回路。
  13. 【請求項１３】前記制御手段は、（ａ）前記第１の制御
    信号を前記第１及び第２の電流源へ送り、（ｂ）前記第
    １の制御信号とは反対に変化する第２の制御信号を発生
    し、（ｃ）前記第２の制御信号を前記第３及び第４の電
    流源へ送ることを特徴とする請求項10の電子回路。
  14. 【請求項１４】前記制御手段が、 VCMと特定の関係を有する第１及び第２の作動電圧を発
    生するための、前記入力電圧に応答する発生手段と、 少なくともVPSが十分小さなときに、VLLの基準となる第
    １の基準電圧を供給するための第１の基準手段と、 少なくともVPSが十分小さなときに、VHHの基準となる第
    ２の基準電圧を供給するための第２の基準手段と、 前記第１の制御信号を発生させるための、前記作動電圧
    と前記基準電圧とに応答する線形手段と、 から成ることを特徴とする請求項10の電子回路。
  15. 【請求項１５】前記線形手段が、 前記第１の作動電圧と前記第１の基準電圧との差を増幅
    して第１の増幅された電圧を発生させるための第１の増
    幅部と、 前記第２の作動電圧と前記第２の基準電圧との差を増幅
    して第２の増幅された電圧を発生させるための第２の増
    幅部と、 前記第１と第２の増幅された電圧を加えることにより前
    記第１の制御信号を発生させるための手段と、 から成る請求項14の電子回路。
  16. 【請求項１６】前記線形手段が、 前記第１の作動電圧と前記第１の基準電圧との差を増幅
    して第１の増幅された電圧を発生させるための第１の増
    幅部と、 前記第２の作動電圧と前記第２の基準電圧との差を増幅
    して前記第１の制御信号を発生させるため、第１の増幅
    された電圧に応答する利得制御端子を有する第２の増幅
    部と、 から成る請求項14の電子回路。
  17. 【請求項１７】前記発生手段が、前記レベルシフト手段
    と、両差動手段と、前記主電流供給源とから成ることを
    特徴とする請求項14の電子回路。
  18. 【請求項１８】前記第１及び第２の作動電圧は、前記第
    １及び第２の作動電流が各々供給される電圧であること
    を特徴とする請求項17の電子回路。
  19. 【請求項１９】前記第１の内部信号は、前記第１の差動
    手段が作動的に導通しているときは、前記回路入力信号
    を差動的に表示しており、かつ、前記第２の内部信号
    は、前記第２の差動手段が作動的に導通しているとき
    は、前記回路入力信号を差動的に表示していることを特
    徴とする請求項１乃至17のいずれかの電子回路。
  20. 【請求項２０】前記各差動手段は、一対の同一形状をし
    た増幅器から成り、前記各増幅器は、第１の流れ電極
    と、第２の流れ電極と、前記流れ電極の間の電流を制御
    するための制御電極とを有しており、前記第１の手段の
    増幅器は、（ａ）前記第１及び第２の入力点へ各々連結
    された制御電極と、（ｂ）前記第１の作動電流を受け取
    るために互いに連結された第１の電極と、（ｃ）前記第
    １の内部電流を供給するために前記足し合わせ手段へ各
    々連結された第２の電極とを有しており、前記第２の手
    段の増幅器は、（ａ）前記第３及び第４の入力点へ各々
    連結された制御電極と、（ｂ）前記第２の作動電流を受
    け取るために互いに連結された第１の電極と、（ｃ）前
    記第２の内部電流を供給するために前記足し合わせ手段
    へ各々連結された第２の電極とを有しており、前記第２
    の手段の増幅器は前記第１の手段の増幅器と相補的であ
    ることを特徴とする請求項１乃至19のいずれかの電子回
    路。
  21. 【請求項２１】前記各増幅器の前記流れ電極の間を移動
    する電荷キャリアが、その第１の電極に始まりその第２
    の電極で終わることを特徴とする請求項20の電子回路。
  22. 【請求項２２】前記各増幅器は、該増幅器の前記第１、
    第２及び前記制御電極へ各々連結された、エミッタと、
    コレクタと、ベースを有するバイポーラトランジスタで
    あることを特徴とする請求項21の電子回路。
JP02032318A 1989-02-10 1990-02-13 差動入力信号を増幅する電子回路 Expired - Fee Related JP3091470B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US309469 1981-10-07
US07/309,469 US4918398A (en) 1989-02-10 1989-02-10 Differential amplifier using voltage level shifting to achieve rail-to-rail input capability at very low power supply voltage

Publications (2)

Publication Number Publication Date
JPH0316305A JPH0316305A (ja) 1991-01-24
JP3091470B2 true JP3091470B2 (ja) 2000-09-25

Family

ID=23198371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02032318A Expired - Fee Related JP3091470B2 (ja) 1989-02-10 1990-02-13 差動入力信号を増幅する電子回路

Country Status (9)

Country Link
US (1) US4918398A (ja)
EP (1) EP0382302B1 (ja)
JP (1) JP3091470B2 (ja)
KR (1) KR0135971B1 (ja)
CN (1) CN1018784B (ja)
BR (1) BR9000566A (ja)
CA (1) CA2009476C (ja)
DE (1) DE69020748T2 (ja)
HK (1) HK60996A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182477A (en) * 1990-03-22 1993-01-26 Silicon Systems, Inc. Bipolar tunable transconductance element
EP0569102B1 (en) * 1992-05-08 1997-11-19 Koninklijke Philips Electronics N.V. Differential amplifier having rail-to-rail input capability and square-root current control
EP0583815B1 (en) * 1992-07-30 1996-10-09 Koninklijke Philips Electronics N.V. Common-mode signal sensor
US5311145A (en) * 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
US5459427A (en) * 1994-05-06 1995-10-17 Motorola, Inc. DC level shifting circuit for analog circuits
US5420540A (en) * 1994-08-03 1995-05-30 Analog Devices, Inc. Double-folded cascode operational amplifier
US5523718A (en) * 1994-08-03 1996-06-04 Analog Devices, Inc. Balanced double-folded cascode operational amplifier
FR2728743B1 (fr) * 1994-12-21 1997-03-14 Sgs Thomson Microelectronics Amplificateur a grande excursion de mode commun et a transconductance constante
US5973956A (en) * 1995-07-31 1999-10-26 Information Storage Devices, Inc. Non-volatile electrically alterable semiconductor memory for analog and digital storage
GB9516025D0 (en) * 1995-08-04 1995-10-04 Philips Electronics Uk Ltd Amplifier
KR19990008323A (ko) * 1996-03-05 1999-01-25 요트.게.알.롤페즈 연산 증폭기
US5917378A (en) * 1997-06-27 1999-06-29 Industrial Technology Research Institute Rail-to-rail type of operational amplifier with a low offset voltage achieved by mixed compensation
DE19736900B4 (de) 1997-08-25 2006-02-16 Telefonaktiebolaget Lm Ericsson (Publ) Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle Eingangssignale
US6043708A (en) * 1998-06-03 2000-03-28 Alesis Studio Electronics, Inc. Fully complementary folded cascode amplifier
JP2003069353A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 差動増幅回路および液晶表示装置駆動用半導体集積回路
JP3990966B2 (ja) * 2002-10-08 2007-10-17 松下電器産業株式会社 差動増幅器
CN100466465C (zh) * 2003-01-10 2009-03-04 瑞昱半导体股份有限公司 抑制电路中回铃方法与装置
US7375585B2 (en) * 2005-05-02 2008-05-20 Texas Instruments Incorporated Circuit and method for switching active loads of operational amplifier input stage
US10177713B1 (en) 2016-03-07 2019-01-08 Ali Tasdighi Far Ultra low power high-performance amplifier

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5429073B2 (ja) * 1973-04-07 1979-09-20
US4357578A (en) * 1979-10-05 1982-11-02 Nippon Gakki Seizo Kabushiki Kaisha Complementary differential amplifier
US4463319A (en) * 1982-08-02 1984-07-31 General Motors Corporation Operational amplifier circuit
JPS5945706A (ja) * 1982-09-09 1984-03-14 Nippon Shiguneteitsukusu Kk 差動増幅回路
US4471321A (en) * 1982-12-17 1984-09-11 Precision Monolithics, Inc. Input current compensation circuit for superbeta transistor amplifier
US4502020A (en) * 1983-10-26 1985-02-26 Comlinear Corporation Settling time reduction in wide-band direct-coupled transistor amplifiers
US4555673A (en) * 1984-04-19 1985-11-26 Signetics Corporation Differential amplifier with rail-to-rail input capability and controlled transconductance
US4725790A (en) * 1986-10-14 1988-02-16 Tektronix, Inc. Broadband DC level shift circuit with feedback
US4742309A (en) * 1986-12-31 1988-05-03 Dual-Lite Manufacturing Inc. Line receiver
DE3713376A1 (de) * 1987-04-21 1988-11-10 Sgs Halbleiterbauelemente Gmbh Komparator mit erweitertem eingangsgleichtaktspannungsbereich
US4757273A (en) * 1987-07-13 1988-07-12 Derek Bray Complementary transconductance amplifiers

Also Published As

Publication number Publication date
CA2009476C (en) 1999-02-23
KR0135971B1 (ko) 1998-05-15
CN1044881A (zh) 1990-08-22
EP0382302A2 (en) 1990-08-16
EP0382302B1 (en) 1995-07-12
DE69020748D1 (de) 1995-08-17
EP0382302A3 (en) 1991-05-29
JPH0316305A (ja) 1991-01-24
HK60996A (en) 1996-04-19
DE69020748T2 (de) 1996-02-29
CA2009476A1 (en) 1990-08-10
BR9000566A (pt) 1991-10-08
CN1018784B (zh) 1992-10-21
KR900013705A (ko) 1990-09-06
US4918398A (en) 1990-04-17

Similar Documents

Publication Publication Date Title
JP3091470B2 (ja) 差動入力信号を増幅する電子回路
US7245189B2 (en) High linearity digital variable gain amplifier
US4933645A (en) Amplifier having a constant-current bias circuit
JP4262790B2 (ja) 低電圧演算増幅器の入力段および方法
JP4315299B2 (ja) 低電圧演算増幅器とその方法
JP2665025B2 (ja) 増幅器回路
US5798673A (en) Low voltage operational amplifier bias circuit and method
US20120086509A1 (en) Amplifier Input Stage and Slew Boost Circuit
US5512857A (en) Class AB amplifier allowing quiescent current and gain to be set independently
US5939944A (en) NPN push-pull output stage with folded cascode JFETs
US20030090321A1 (en) Bipolar class AB folded cascode operational amplifier for high-speed applications
US6249153B1 (en) High slew rate input differential pair with common mode input to ground
US5710522A (en) Amplifier having an active current source
JPH08237054A (ja) 利得可変回路
JPH04227106A (ja) 高周波数クロス接合折返しカスコード回路
JP3544954B2 (ja) 差動増幅回路、ミキサ回路および可変利得増幅回路
US6366169B1 (en) Fast rail-to-rail class AB output stage having stable output bias current and linear performance
US6292057B1 (en) Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads
US4360786A (en) Variable-gain differential amplifier
US7102440B2 (en) High output current wideband output stage/buffer amplifier
US5122759A (en) Class-A differential amplifier and method
JPH0666597B2 (ja) 可変トランスコンダクタンス増幅回路
KR830002297B1 (ko) 가변이득 차동증폭기 회로
GB2330465A (en) Amplifier with means for eliminating crossover distortion and integrator therefor
JP2797322B2 (ja) 増幅器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees