JPH0316305A - 差動入力信号を増幅する電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、第１及び第２の入力端子の間に各第１及び第
２の入力電圧として差動的に供給された回路入力信号を
増幅するための電子回路に関し、該回路は、 逆向きの第１及び第２の作動電流をつくるために、高電
源電圧ＶＨＨと低電源電圧Ｖ　ＬＬの各電源の間に連結
され、該電圧の差は電源範囲を定める電源電圧ＶＨＨで
ある主供給手段と、 第１の作動電流を一対の増幅された第１の内部信号に分
割することによって、第１及び第２の人力点の間の電圧
差を増幅するための第１の差動手段を備え、前記第１及
び第２の入力点が各々、前記第ｉ及び第２の端子に接続
され、そのように作動的に導通している前記第１の手段
は、回路入力信号のコモンモード電圧ＶｃｖがＶ　ＨＨ
まで拡がっている前記電源範囲内にあるときに前記第１
の内部信号を発生し、 第２の作動電流を一対の増幅された第２の内部信号に分
割することによって、第３及び第４の入？点の間の電圧
差を増幅するための、第２の差動手段を備え、前記第３
及び第４の入力点が各々前記第ｔ及び第２の端子に接続
され、そのように作動的に導通している前記第２の手段
は、ＶＰＳが特定の最小レベルより大きいかあるいは等
しい場合は、ＶＣＭがほぼ前記電源範囲全体を横切るに
つれ−Ｃ、少なくと６前記差動手段の一方が作動的に導
通しているように、■。がＶＬＬまで拡がる前記電源範
囲内にあるときに第２の内部信号を発生し、 少なくとも一つの回路出力信号を発生させるために、前
記内部信号を結合するための足し合わせ手段と を備えている． （従来技術） このような回路は米国特許第４５５５６７３号で知られ
ており、半導体集積回路の形で製造された演算増幅器（
　ｒＯＰ　ＡＭＰＪ　）に用いるのに適した差動増幅器
に関し、さらに詳しくは、レール・ツウ・レール（ｒａ
ｉｌ−ｔｏ−ｒａｉｌ）入力性能を達成するために、相
補的な差動部を用いた差動増幅器に関する． 集積回路は、熱消敗問題を避けるために、低電源電圧を
しばしば必要とする。集積回路はますます密度が高くな
ってくるため、低電源電圧は、将来もっと必要になるで
あろう。そのため、演算増幅器の入力段階で用いる差動
増幅器がレール・ツウ・レール入力性能を有しているこ
とが望ましくなってきている。すなわち、コモンモード
電圧が電源電圧の全範囲で変化するときに、増幅器の出
力信号が差動入力信号を「表示」するものでなければな
らない。２つの信号の関係を説明するのにここで用いる
ように、「表示」という述語は、振幅が大きくなりすぎ
ない限り、振幅がほぼ１対１（典型的には線形）の関係
を有しているという意味である。

図面を参照して、第１図は、中ぐらいの低電源電圧でレ
ール・ツウ・レール入力性能を達成することができる、
従来技術の差動増幅器の全体構成を示している。米国特
許第４５５５６７３号、同４４６３３１９号、同４５３
２４７９号を見れば理解できる． 第１図の増幅器は、入力電圧Ｖ．及びＶ＋ｉとして入力
端子ＴＩ及びＴ２の間に差動的に供給された回路入力信
号を増幅するため、一対の相袖的な差動入力部ＩＯ及び
１２を用いている．差動部１０はＮＰＮトランジスタＱ
ＬとＱ２とから成り、該ベースは、端子Ｔ１及びＴ２へ
接続されている入力点Ｐｌ及びＰ２で回路人力信号を受
け入れる。トランジスタＱｌ及びＱ２のエミッタは、第
１の作動電流工．を受け入れるために、節ＮＡで互いに
接続されている．差動部１２はＰＮＰ｝−ランジスタＱ
３と０４とで形成され、、該ベースは、端子Ｔ１及びＴ
２へ接続されている入力点Ｐ３及びＰ４で回路入力信号
を受け入れる．トランジスタＱ３及びＱ４のエミッタは
、第２の作動電流を受け入れるために、節Ｎ，で互いに
接続されている。高電源電圧ＶＨＨ及び低電源電圧Ｖ　
ＬＬ用の電源の間に接続されている主電流電源１４は、
反対に流れる電流工．及び■．を提供する．差動部１０
は、Ｑ１及びＱ２のコレクタから増幅された内部電流工
．及び工。，を供給する．差動部１２は、同様に、Ｑ３
及びＱ４のコレクタから？幅された内部電流■。３及び
ＩＤ４を供給する．ＶＨＨ及びＶＨＨ電源の間に接続さ
れている足し合わせ回路１６は，一対の相補的な出力電
流工。

及びＩ０を発生させるため、電流ＩＤ＋乃至ＩＤ４を結
合する。

増幅器の作動を考える際には、いくつかの記号を定義す
るのが便利である、「ΔＶ」とｒｖｃＭ，，１で、各々
、差動電圧Ｖ　ｚ　　Ｖ’＋＊及び回路入力信号のコモ
ンモード電圧（ＶＨＨ＋ＶＩ２）／２を表わすものとす
る。　また、「ＶＨＨ」で電源電圧Ｖ　ＨＨ−Ｖ　ＬＬ
を表わすものとする． 第１図の従来技術デバイスは、ＶＰＩによって変化する
一対の限界電圧ＶＴＡ及びｖｉａを特徴としている。第
２図はＶｙａ及びｖＴＢがどのようになるかの一般例を
示す図である．第３図は増幅器の作動領域結果を示す図
である．第３図の水平軸はｖｃｔ，がＶ　ＬＬと等しい
場合を示している。直線１８（４５度）は、ＶＣＭがＶ
　ＯＨと等しくなる場合を表わしている。水平軸と直線
１８の間の領域は、増幅器のレール・ツウ・レール作動
範囲を取り囲んでいる． ？力部１０は、Ｖ　ｃｍが十分高いとき、さらに詳しく
は、 Ｖ　ｃｖ−　Ｖ　ＬＬ≧Ｖ　ＴＡ　　　（　１　）とな
るときに作動的に導通ずる（作動する）。

式（１）は、基本的には第３図の練２ＯＡと直線１８の
間のＶＰＩ１の範囲に対応する．しかし、入力部１０の
導通範囲は、ＶｃｖがＶＨＨ■よりち数１０分の１ボル
ト高い位置へ直線ｌ８をわずかに上回っている。入力部
１０が作動しているとき、入力部１０は、電流ＩＡを、
両者の差がΔＶを「表示」する電流■。１及び■。２に
分割することによって、Ｐ１及びＰ２の間の電圧差を増
幅する。

入力部１２は、Ｖ　ｃｉｉが十分低いとき、特に，ＶＨ
Ｈ　　ＶＣＭ≧ＶＴ．　　　（２）となるときに作動的
に導通する。式（２）は、基本的には第３図の水平軸と
綿２　０　Ｂの間のＶ　ｐｓの範囲に対応する．さらに
、入力部１２の導通範囲は、ＶＣＭがＶ　ＬＬよりち数
１０分のｌボルト低い位置へ水平軸をわずかに下回って
いる．入力部１２が作動しているとき、入力部１２は、
電流Ｉ６を、両者の差がΔＶを「表示」する電流工。

，？びＩ。４に分割することによって、Ｐ３及びＰ４の
間の電圧差を増幅する。

第３図は、水平軸とｌＪｉ１２０Ａの間の空間では、す
なわちＶｃ＋ａ−ＶＬＬがＶＴＡよりも小さいときは、
入力部１０が作動しないことを示している。同様に第３
図は、線２０Ｂと直線ｌ８の間の領域では、入力部１２
が作動しないことを示している．これは、Ｖ　ＨＨ−　
Ｖ　ｃｖがＶ　ＴＢよりち小さい状況に対応している。

実際には、各入力部１０及び１２は、普通、約１００ミ
リボルトの範囲で作動状態と非作動状態が切り替わる。

従って、線２ＯＡと２０Ｂは、狭い電圧領域を理想化し
たちのである． Ｖ　ｐｓが小さくなったとき、入力部１０及び１２の作
動領域に利用できるｖ０の大きさは減少する。ＶＨＨが
ＶＨＨ。に達すると、２つの非作動領域が重なり始める
．もし、ＶＰＩが■Ｐｌｌｏ以下に落ちると、ＶＣＭが
太線２２で示された「死領域」を通り、該領域では、入
力部１０も入力部１２も作動的に導通しない．従って、
第１図の差動増幅器がレール・ツウ・レール入力性能を
達成することができるＶＰＳの最小値は、Ｖ　ｐｓｏと
なる。

限界値Ｖ　ＴＡ％　Ｖ　ｔａは各々最小値ＶＣＭ、Ｖ　
Ｍａを有している。第３図の線２４及び２６に示されて
いる。第Ｉ図の増幅器の周知の実施例では、Ｖ　ｐｓｏ
は、ほぼ■い＋Ｖ　ＩＩＢに等しい，ｖ　ｐｓｏの数値
は、１・ランジスタＱｌ乃至Ｑ４のベースーエミッタ電
圧と、電流供給源１４とに依存している．第４ａ図及び
第４ｂ図は供給源１４を実現するための２つの方法を示
しており、両方とち米国特許第４５５５６７３号に説明
されている。第５ａ図及び第５ｂ図は、第４ａ図及び第
４ｂ図に各々示されている主電流供給源を作動させる際
の、第１図の増幅器の理想的な特定作動領域を概略的に
示したちのである。

第４ａ図の実施例から説明する．供給源１４は、単に一
対の供給＃ＩＳＬ及びＳＮから成っている。電流源ＳＬ
は一定値ＩＬで電流■．を供給する。電流源３．４は一
定値工、で電流Ｉ８を供給する．電流源ＳＬ及びＳＨを
導通させるには、両者間の電圧が少なくとも最小ｆｌｍ
　Ｖ　’＊　Ａ？に等しくなければならない． ？力部１０が作動しているとき、Ｖ　ｃｗは、節ＮＡに
おける電圧をＩＶＢＥだけ上回っている。

ＶＨＨは、バイポーラトランジスタが作動しているとき
のベースーエミック接合の間の標準電圧の大きさである
。同様に、節Ｎ．の電圧は、入力部１２が作動している
とき、Ｖ　ｃｖを１■３，だけ上回っている．このこと
から、各限界最小値ｖｌ！Ａ及びＶＣＭ１．は、ＶＨＨ
＋Ｖ　ＩＩＡＴに等しい。これにより、ＶＰＳｏは２　
Ｖ　ａｉ＋　２　Ｖ　ｓＡＴに等しくなる。

数μＡの標準コレクターエミック電流では、ｖｌＩｔは
約０．６ボルトである。Ｖ　９ＡＴは０，１ボルトと同
じくらい小さくすることができる。ｖ１とＶ　ｓｈｒに
対するこれらの値を現在の計算方法、及び、以下のすべ
ての追加された値に用いると、Ｖ　ｐｇ。は、第１図及
び第４ａ図の差動増幅器に対して約１．４ボルトとなる
。

第４ａ図の電流供給源を用いる欠点は、増幅器の相互コ
ンダクタンスが５人力部ＩＯと１２のいずれかが作動し
たり、作動しなかったりするときはいつでも、約２倍だ
け変化することである。相互コンダクタンスが変化する
と、負のフィート？ック回路を備えた演算増幅器に用い
る場合の増幅器の周波数調整を最適化するのが困難にな
る。

第４ｂ図に示した実施例はこの問題を克服している。

第４ｂ図の回路機構を用いるときは、供給源１４は、電
流供給源Ｓ｝Ｉと、ベースが基準電圧■１を受け入れて
いるＰＮＰステアリングトランジスタＱＰと、前記トラ
ンジスタＱＰを流れる電流Ｉｏｐにほぼ等しい値の電流
ＩＡを供給するカレントミラーとで形成される。トラン
ジスタＱＰを通って進む電流はＩＡとＩ３を合計して、
約工■に等しくすることが可能である．その結果、相互
コンダクタンスは、■。がＶ　ｐｓの範囲全体で変化す
るときに、ほぼ一定となる。

節ＮＡと電源ＶＬＬとの間のカレントミラー２８の電圧
は、ミラー２８が導通するために、少なくと４ｌ　Ｌ　
Ｖ　ＢＡＴでなければならない。最適値以下では、電流
は、第３図のＡＩ２ＯＡと２０Ｂを、第５ｂ図に示すよ
うに、■■と等しい垂直量だけ線ｌ８から隔てられてい
る一本の線２０へ合体させる．また、Ｖ　ｉｌＡはＶ　
ｓｉ＋　Ｖ　ＳＡＴと等しいｍＶｉｔａはＶｔｓｔ＋Ｖ
ＳＡアと同じくらい小さくてちよい。従って、ＶＰ！１
０は、ここでも１　４ボルトに等しくなる。

前述の説明が示すように、第１図の差動増幅器のＶ　ｐ
ｍの最小許容値は、約１．４ボルトである。

実際には、Ｖ　ｐｓは数１０分の１ボルト以上でなけれ
ばならないであろう．これでも比較的良好であるが、１
．０ボルトあるいはそれ以下に下げることができれば、
もっと有用であろう。例えば、負荷がないときに１．５
ボル１・のシングルセルバッテリーは、その寿命が近い
ときに負荷がかかっている状況では、約１，０ボルトに
降下する。第１図の増幅器は、このようなバッテリーで
は有効に作動できない。

（発明の目的） 本発明の目的は、非常に低い電源電圧で、レール・ツウ
・レール入力性能を達成可能な差動増幅器を提供するこ
とである。バイボーラの実施例では、Ｎ．源電圧は、１
．０ボルトあるいはそれよりやや小さくできる。このこ
とにより、将来の低電圧演算増幅器への応用にとって特
に魅力ある発明となる。本発明は，１．５ボルトのシン
グルセルバッテリーを、その寿命にわたって用いること
ができる。

（発明の構成） 本発明によって、序節で述べた回路はさらに、 選択的に、前記第１及び第２の点における電圧を第１及
び第２の電圧レベルシフトによって前記第１及び第２の
入力電圧よりも各々高くし、選択的に、前記第３及び第
４の点における電圧を第３及び第４の電圧レベルシフト
によって前記第１及び第２の人力電圧よりも各々小さく
するためのレベルシフト手段を備えることを特徴として
いる。

レベルシフト手段は、差動増幅器がレール・ツウ・レー
ル入力性能を達成する、電源電圧の最小レベル値を小さ
くするように、差動手段の導通作動範囲を拡張する． 前記回路はさらに、前記レベルシフト手段が、 前記レベルシフトを行うために、前記端子と前記点を連
結するネットワーク手段と、 前記レベルシフトの値を制御するために、前記ネットワ
ーク手段へ電流を供給するためのレベルシフト供給手段
とから成ることを特徴としてもよい． 前記ネットワーク手段は、前記ネットワーク手段が、前
記第１の端子と第１の点を連結する第１のレベルシフト
要素と、前記第２の端子と第２の点を連結する第２のレ
ベルシフト要素と、前記第１の端子と第３の点を連結す
る第３のレベルシフト要素と、前記第２の端子と第４の
位置を連結する第４のレベルシフト要素とから成ること
を特徴としてちよい。

前記レベルシフト供給手段は、前記レベルシフト供給手
段が、前記第１の点と前記ＶＨＨ電源とを連結する第１
の電流供給源と、前記第２の点と前記ｖ．４８電源とを
連結する第２の電流供給源と、前記第３の点と前記ＶＬ
Ｌ電源とを連結する第３の電流供給源と、前記第４の点
と前記Ｖ　ＬＬ電源とを連結する第４の電流供給源と、
前記電流倶給源の導通を制御するための制御手段とから
゛成ることを特？としてもよい．前記制御手段は、前記
電源電圧がレベルシフトを必要としない点まで上昇する
につれて次第に前記レベルシフト手段を導通させなくす
るように作動するのが好ましい． 本発明の実施例は、添付図面を参照して、単なる例示と
して，以下に説明される。

（実施例） 同一あるいは非常に似た内容を表わすため、好ましい実
施例の各図面及び各説明では、同一の参照番号を用いる
． 第６図を説明する．第６図は、入力電圧ｖＩ１及び■１
■として、入力端子ＴＩ及びＴ２の間に差動的に供給さ
れた回路入力信号を増幅する差動増幅器における全体構
成を示している。この差動増幅器は、非常に低い電源電
圧での回路入力信号のコモンモード電圧Ｖｃ＋＋＋に対
してレール・ツウ・レール人力特性を達或するため，本
発明によるレベルシフト技術を用いている．この増幅器
は特に、半導体集積回路形式で製造された低電圧演算増
幅器の入力段階として使用するのに適している．第６図
のデバイスは、相補的な差動入力部３０及び３２０回り
に集中している。差動部３０は、同一形状の三電極入力
増幅器Ａｔ及びＡ２とから成る。差動部３２は、増幅器
Ａｔ及びＡ２に対して相補的な、同一形状の三電極入力
増幅器Ａ３及びＡ４で形成されている．「相補的」なる
述詔は、反対の極性である意味である。

増幅器Ａｌ乃至Ａ４は、ここでは、ｒＡＪ増幅器として
呼ぶことにする。各ｒＡＪ増幅器は、第１の流れ電極Ｉ
Ｅと，第２の流れ電極２Ｅと、流れ電極ｌＥ及び２Ｅの
間の電極を制御するための制御電極ＣＥとを有している
。各ｒＡＪ増幅器の流れ電極の間を移動する電荷キャリ
アは、電子であれ正孔であれ、第１の流れ電極で始まり
第２の流れ電極につながる．制御電極内を流れる電流（
かもしあれば）、流れ電極間を移動する電流よりもずっ
と小さい． 各「Ａ」増幅器は、単一のトランジスタから成ることが
好ましい。バイポーラトランジスタの場合には、そのエ
ミッタ、コレクタ及びベースは、各々、第１，第２の流
れ電極及び制御電極である．これらの要素は各々、絶縁
ゲートあるいは、接合形のいずれかの電界効果トランジ
スタにおけるソース、ドレーン、ゲートである． 一般的には望ましくないが、各ｒＡＪ増幅器が複数のト
ランジスタから成ることもできよう。

例は、入力トランジスタのエミッタがそれに続くトラン
ジスタのベースに接続されているバイボーラダーリント
ン回路である。この場合、「Ａ」増幅器の制御電極は入
力トランジスタのベースであり、あるいはベースに接続
されており、一方、第１及び第２の流れ電極は後に続く
トランジスタのエミッタ及びコレクタであり、あるいは
それらに接続されている． 増幅器ＡＩ乃至Ａ４を説明するときに用いるように、「
同一形状の」とは、問題となる二つの増幅器が同様に内
部接続された対応する要素を有し、かつ、各対応要素の
組が同じ半導体極性であることを意味する。例えば、増
幅器Ａｌ及びＡ２は、ちし、両方がＮＰＮ　トランジス
タであれば同一形状であり、一方がＮＰＮ　トランジス
タで他方がＰＮＰ　トランジスタであれば、同一形状で
はない。同様に、ダーリントン回路は、入力トランジス
タが同一極性で、かつ、後に続くトランジスタが同一極
性であれば、たとえ、入力トランジスタの極性とは異な
っていても、同一形状である。

第６図に戻って、増幅器Ａ１及びＡ２の第１の電極は、
節ＮＡで作動電流ＩＡを受け入れるために、相互に接続
されている。同様に、増幅器Ａ３及びＡ４は、節Ｎ．で
作動電流Ｉ，を受け入れるために、第１の電極を相互に
接続しているｓＶＨＨ及びＶＣＭＬ電源の間に接続され
ている主電流供給源３４は，逆に流れる電流ＩＡ及び工
，を提供する．電流供給源３４は、第４ａ図及び第４ｂ
図に示した回路のいずれかを用いて実施してもよい。

米国特許第４５５５６７３号に説明されている他の実施
例を用いてちよい． 差動部３０及び３２は相補的に機能する。■、が十分高
ければ、差動部３０は、電流■，を、Ａ１及びＡ２の第
２の電極から供給される、増幅された内部電流工。，及
びＩ。２に分割することによってＡＩ及びＡ２の制御電
極へ接続されている入力点Ｐ１及びＰ２の間の電圧差を
増幅する。電流Ｉ。１及び工。２の差は、点ＰＬ及びＰ
２の間の電？差を「表示コしている。Ｖｃ，１が十分に
小さければ、差動部３２は、電流工，を、Ａ３及びＡ４
の第２の流れ電極から供給される、増幅された内部電流
工。３及び工。４に分割することによって、Ａ３及びＡ
４の制御電極に接続されている入力点Ｐ３及びＰ４の間
の電圧差を増幅する．電流ＩＤ３及び工。，の差は，点
Ｐ３及びＰ４の間の電圧差を「表示」している． ■，４■及びＶＬＬ電源の間に接続されている足し合わ
せ回路３６は、相補的な回路出力電流工。及び了。をつ
くるために、電流工．乃至ＩＤ４を適当に結合する．足
し合わせ回路３６は、米国特許第４５５５６７３号及び
同４５３２４７９号に示されたいずれの方法で実施して
もよい．必要ならば、回路３６は、単一の回路出力電流
のみ提供してちよい． レベルシフト要素３８、４０、４２及び４４と、レベル
シフト供給回路４６とから成るレベルシフト回路は、選
択的に、制御可能なレベルシフト■，■及びＶ　Ｌｔａ
によって、点ＰＲ及びＰ２における電圧Ｖ　ｐ　ｆ及び
ＶＣＭが電圧Ｖｌ１及びＶ１２を上するようにすること
が可能である。同様に、１ノベルシフト回路は、選択的
に、制御可能なレベルシフトＶ　Ｌ８３及びＶＬＩ１４
によって、点Ｐ３及びＰ４における電圧ＶＰＳ及びＶ　
ｐ４が電圧Ｖ．及びＶ　＋ａより下回るようにすること
が可能である。レベルシフト要素３８、４０、４２及び
４４は、第６図に示すように、端子ＴＩ及びＴ２と、点
Ｐ１乃至Ｐ４との間に接続されており、直接、レベルシ
フト電圧ＶＬ■乃至ＶＬｍ４を提供する。

レベルシフト電流源４６は、ＶＣＭ．．及びＶ　ＬＬ電
源の間に接続されており、レベルシフト要素３８乃至４
４の作動を制御する。電流源４６は、供給電流Ｉ，、Ｉ
ａａ＋Ｉｓｓ及びＩ．４を、点Ｐ１乃至Ｐ４に接続され
ている線に沿って提供するこヒによって、制御を達成す
る．第６図には示されていないが５電流源４６は、典型
的には、増幅回路の他の点に接続されている．例えば、
電流源４６は、本発明のいくつかの実施例では、端子Ｔ
１及びＴ２で電流を提供している。

第６図に示すように、レベルシフト電流ＩＬ！ｌ＊ＩＬ
ｓ！、Ｉ　＋，。及びＩ　Ｌａ４は、実際に？、要素３
８、４０、４２及び４４を流れる．電流Ｉ１１１乃至Ｉ
　Ｌ１４は、各々、（もしあれば）増幅器Ａ１乃至Ａ４
の各制御電極を流れる電流分だけ、電流■■乃至１　！
１４とは異なる。この制御電極電流は、普通は無視する
ことができる．その結果、各レベルシフト電流工，■　
（ここで、ｉ＝１、２，３、４）は、対応する供給電流
工■にほぼ等しくなる． コモンモード拒絶比率が良好であるためには、Ｖ　Ｌ＃
ｌとＶＬｍ＊とが等しいことが好ましい。その結果、Ｉ
　Ｉｌｌ　とＩ　ＬＩ２とが等しいことが好ましい。同
様に、ＶＬＩ１３とＶ　ＬＩ４が等しいことが好ましく
、その結果、Ｉ　Ｌ１３と工，，４６等しいことが好ま
しい。

回路人力Ｖ．及びＶＣＭ■を供給する回路機構を加える
のは、避けるのが好ましい．他の大きな内部電流が端子
ＴＩ及びＴ２に供給される状況を除いて、この目的は、
Ｉ　Ｌｆｉ８をＩ　１４１に等しくすることで普通は達
成できる．同様に、Ｉ　Ｌ＄４は晋通Ｉ　Ｌ９２に等し
くする。この結果゛、電流Ｉ　Ｌｌｌｌ　とＩ　ＬＩＩ
４は典型的にはすべて等しくなる。それにも？かわらず
、電圧ＶＬｓ＋及びＶ　Ｌ　１４は、なお、電圧Ｖ　Ｌ
ｌｌ及びＶ　Ｌｓｉと各々異なっていてもよい。

電流源４６は、電源電圧に対するレール・ツウ・レール
ｖｃ１１レベルの最小値を、もし（ａ）ＶＰＩとＶｐａ
がＶ■と常に等し＜　　（ｂ）ＶｐｉとＶｐ−が常にＶ
＋ａに等しければ必要となる値以下に小さくするやり方
で、電圧ＶＬ■乃至ＶＬＢ４の値を制御するために、電
流工，乃至Ｉ　１１４を利用する．レベルシフト制御が
どのように達成されるかの理解は、もし、要素３８乃至
４６がなかったとしたら何が起こるかをまず考えること
によって容易となる．その場合には、作動は、基本的に
第１図の差動増幅器において示した方法で行なわれるで
あろう．電源電圧ＶＰＳが従来技術における値ＶＨＨ。

以下に落ちたとき、ＶＣＭは、差動部３０も３２も作動
的に導通しない「死領域」の（少なくとも一部）を通る
ことになる． レベルシフト回路があると、作動は，なお第２図に示し
た限界値ｖＴＡ．ｖＴＩ１によって説明することができ
る．しかし、式（１）のｖ０は、点ＰＩ及びＰ２におけ
るコモンモード電圧Ｖ　ｃｖａで置換しなければならな
い．差動部３０は、 Ｖ　ｃｖＡ−　Ｖ　ＬＬ≧■ＴＡ　　（３）となったと
きに作動する。式（３）からＶ　ｃｖ自身が差動部３０
を作動させるのに十分高くなければ、Ｖ　Ｌｓ＋とＶＬ
ｓｇは、差動部３０を作動的に導通させるために、ＶＴ
Ａと次の関係が必要である．すなわち、 Ｖ　Ｌｌｌｌ　ｔ　ＶＬｓｉ≧ＶｒＡ　ＶＣＭ−ＶＬＬ
　　（４）電流源４６は電源Ｖ　ＨＨで作動するので、
式（４）は少なくとも次の制限を受ける。

ＶＬ８１　．　ＶＬＩＩＩ　＜ＶＨｎ−Ｖｃｖ　　　（
５）式（２）のｖｃ＆Ｉは、点Ｐ３及びＰ４におけるコ
モンモード電圧Ｖｃｖａで同様に置換しなければならな
い。差動部３２は、 Ｖ　ＨＨ−Ｖ　ｃｙａ≧ＶＴａ　　　（６）となったと
きに作動する．従って、Ｖ　ｃＭ自身が差動部３２を作
動させるのに十分低くなければ、Ｖ　ＬＢ３とＶ　ＬＳ
４は、差動部３２を作動的に導通させるために、ＶＴＩ
１と次の関係を満足しなければならない。すなわち、 ？ＬＩ１３　＊　　ＶＬｍａ　≧Ｖ　ｒ−−　Ｖ　ｃ−
−　Ｖ　｝ＩＨ（　７　）電流源４６は電源ＶＬＬによ
っても作動するので、式（７）は少なくとも次の制限を
受ける．ＶＬｓｉ　．　ＶＬ８４　＜Ｖｃｂ＋　　ＶＬ
Ｌ　　（８）（Ｖｃｌ．ｌが差動部３０及び３２の一方
あるいは両方を作動させるのに十分であるために）Ｖ，
．がＶＰＳｏより大きいときは、普通、レベルシフトの
必要はない．ＶＰＳがＶＰＳｏより小さくなってレベル
シフトが必要なとき、限界値ＶＴＡ及びＶＴＢは、対応
する最小値Ｖ　ｙ４及びＶｂ＋ａであることが好ましい
。その結果、Ｖ　Ｍ＆及びＶ。は、式（４）及び（７）
のＶＴＡＩ　Ｖｔａに各々代わることができる。

電流８４６がｖ１４Ｎと、Ｖ　ｐ＋及びＶＨＨの高い方
との間で許容する最小電圧間隔をＶ　ＢＡＴＭとする．
同様に、電流源４６がＶＬＬと、ＶＰＳ及びＶＨＨの低
い方との間で許容する最小電圧間隔をＶｓＡ７Ｌ．とす
る．■。が差動部３０及び３２の少なくとも一方を導通
させるのに適当でないときは、電流源４６は、電流Ｉ■
乃至工■をレベルシフトＶ　Ｌｌｌｌ乃至Ｖ　ＬＩ４が
次の関係を満足することができる値で供？される．すな
わち、 Ｖ　Ｈｌｌ−Ｖ　ＣＭ　　Ｖ　ｓＡｙＨ≧Ｖ　Ｌｌｌｌ
　、ＶＬｓｔｓ！；　Ｖ　ｍＡ−　Ｖ　ＣＭ＋　Ｖ　Ｌ
Ｌ　　　（　９　）Ｖ　ＣＭ一Ｖ　ＬＬ−　Ｖ　８ＡＴ
Ｌ≧Ｖ　Ｌ１３　、ＶＬＩＩ４≧Ｖ　Ｍａ＋　Ｖ　ｃｖ
−　Ｖ　ｓＨ（　１　０　）Ｖ’ｒＡとＶｔｔ＋が第２
図に示すように変化する場合に、レベルシフト回路を用
いた結果の作動領域を第７ａ図に及び第７ｂ図に示す。

第７ｂ図は，第７ａ図の下側部分を３倍に拡大したもの
であり、ＶＰＳのうち、Ｖ　１１ＡからＶＰＩＩＯまで
の部分を含んでいる。Ｉ１１８、２４及び２６は、第３
図と同様、ＶＨＨ、■い、Ｖ＋ａｍの線である．本発明
における第７ａ図の線２ＯＡ、２０Ｂ及び２２は、第１
図の従来技術回路における第３図の線２ＯＡ、２０Ｂ及
び２２の意味と同じである． 差動部３０の非作動領域が差動部３２の非作動領域と重
なり始める点は、第７ａ図に示すように、ＶＰＳがＶＰ
■となるときに生ずる．この値は、第６図の差動増幅器
がレール・ツウ・レール入力性能を達成することができ
る電源電圧の最小値である。レベルシフトにより、ＶＰ
ＳｙはＶ　ｐｓｏ？りち小さくなる。そのため、ＶＰＳ
ｏがＶ＝ｉ＾＋Ｖ＆ｌＢに等しい普通の場合には、Ｖｐ
！ＩＦはＶｈｉｘ＋ＶＭＢよりち小さくなる， Ｖ　ｐａｒの下方限界は、普通の状況では、■いとＶ　
ｖａの上方限界よりちわずかに大きい。さらに詳しくは
＊　ＶＰＳｒは普通（　ａ　）　Ｖ　ｖＡ＋　Ｖ　ＩＡ
ＴＨあるいは（　ｂ　）　Ｖ　ｖａ＋　Ｖ　ｓＡｒＬの
どちらか大きい方と等しい。

第７ｂ図を要約する．線２２、２４及び２６で形成され
た三角形作動領域の三つの異なる領域に、参照番号４８
、５０及び５２をつける。もしＶＣＭが領域４８にある
ならば、レベルシフト回路は、差動部３０を作動させる
ために式（９）によってＶＬ■とＶ　＋−ｓｚを好まし
く調整する。ちしＶｃうが領域５０にあるならば、レベ
ルシフト回路は、差動部３２を作動させるために式（１
０）によってｖ　ＬｌＫとＶ　Ｌｓａを好ましく調整す
る．最後に、Ｖｃｖが領域５２にあるときは、レベルシ
フト回路は、差動部３０及び３２の両方を作動させるた
めに式（９）．（１０）に従ってＶ　Ｌｌｌｌ乃至Ｖ　
Ｌ１４を調整する． ？８図は、第６図の電流源４６における一般的な実施例
を示す。この実施例では、回路人力Ｖ，及びｖＩ■に応
答するコモンモード発生器５４が、Ｖｃｂｓと特定の関
係を有している作動電圧Ｖ　ＹＡ及びＶ４を発生させる
。例えば、各電圧■▼あ、Ｖｙｓは、所定の温度でほぼ
一定の量だけＶＣＭと異なっていてもよい。信号ＶＹＡ
及びＶｙ６に応答して、レベルシフト電流制御回路５６
が一対の制御電圧■ｃＬ及びＶＣＨを発生し、該制ｆｉ
ｌｌ’！Ｉ！圧は電源Ｖ。Ｈ及びＶＬＬの間に適当に接
続された一組のレベルシフト電流源５日の作動を制御す
る。電流源５８は供給電流Ｉ■乃至１　＋１４を提供す
る。

電流制御回路５６に戻って、該回路は、電圧基準源６０
及び６２と、差動増幅器６４及び６６と、線形ＡＮＤ／
ＮＡＮＤ発生器６８とから成っている。基準源６０及び
６２は、低電源電圧Ｖ　ＬＬと高電圧電源ＶＨＨに対し
て各々基準となる値の基準電圧Ｖ．Ａ及びＶＨＨを提供
する．特に、ＶＩＡは、典型的には、所定の温度でほぼ
一定のＶｇ＾だけＶＬＬを上回っている．同様に、ＶＲ
ａは、所定の温度でほぼ一定のＶ■だけＶ　｝ＩＮを下
回っている．？幅器６４は、■１が■■を上回るときに
、高い値Ｖ２Ｄから低い値Ｖｚｃへ次第に変化する増幅
された電圧Ｖ　ｚＡをつくるため、電圧Ｖ　ＹＡとＶ　
ＩＩＡとの差を増幅する。増幅器６６は、Ｖ　ｙＢが■
。を上回るときに、ＶｚｃからＶ　ｚＤへ次第に変化す
る増幅された電圧Ｖｚｓをつくるため、電圧ＶＹＢと■
■との差を増幅する。第９ａ図及び第９ｂ図は、電圧Ｖ
　２ＡとＶ　ｚａが基本的にどのように変化するかを各
々示したものである．第９ａ図及び第９ｂ図の遷移領域
７０及び７２は、典型的には１００ｍＶの幅である。

発生器６８は、（ａ）電圧ＶｚＡとＶ　ｚａの線形「Ａ
ＮＤＪ論理積として５制御電圧Ｖ。Ｌを供給し，（ｂ）
電圧ＶＺＡとＶ　ｚａの線形「ＮＡＮＤ」否定論理積と
して制御電圧ｖｃＨを供給する。第１０図を参照して、
頂部の曲線は、電圧Ｖｃ＋−が、■、の関数として低い
値■ｃＬｅと高い値Ｖ　ｃ＋．。との間でどのように変
化するかを示したちのである。

Ｖ　ｚａとＶｚａにおける遷移領域７０及び７２は，対
応する遷移領域７４及び７６として、■ｅＬに反映され
ている。領ｉ！ｊｉ７４と７６の中心は、各々、？ＬＬ
とＶ　ＯＨを基準としている。すなわち、領域７４の中
心は、所定の温度でほぼ一定の電圧間隔ＶｃＬＬだけ、
ＶＬＬから離れている。領域７６の中心は、同様に所定
の温度でほぼ一定の電圧間隔だけ、ＶＨＨかも離れてい
る．その結果、領域７４と７６の分離はＶＰＳとは逆に
変化する。

第１Ｏ図は、ＶＣｔ曲線が領域７４と７６の間に位置す
る平坦部７８を有することを示している．領域７４と７
６は、普通は、平坦部７８が一点に圧縮されるようにな
っているのが好ましい．もし領域７４と７６がそのよう
になっていると、ＶＰＳの増加によって領域７４と７６
が互いに一緒になる。最大値Ｖ　ｅ＋．ｏの値は減少す
る。

制御電圧ＶＣＬ（あるいはＶｃＨ）が示された変化をす
るとき、典型的なレベルシフトＶＬ１が変化する。領域
７４及び７６は、Ｉｓｌ及びＶ　ｔｉｍｌ曲線に直接反
映されている．もしＶＨＨの十分な増加によって領域７
４と７６が一体になったときは、■８，及びＶ　Ｌｓｔ
曲繍における最大値Ｉ■及びＶ　ＬＳＭは、普通は減少
する．乙のように、レベルシフト回路は、Ｖ　ｐｓが上
昇すると、次第に回路を？じる． 第１１図について説明する。同図は、増幅器Ａ１乃至Ａ
４が第１図と同様に構成されたバイポーラトランジスタ
Ｑ１乃至Ｑ４で形成されている，第６図の実施例を示し
たものである．レベルシフト要素３８乃至４４は、第１
１図では、抵抗Ｒｌ．Ｒ２、Ｒ３及びＲ４で実施されて
いる。第８図のコモンモード発生器５４は、第１１図で
は、要素３０、３２．３４及びＲｌ乃至Ｒ４で実施され
ている。電流供給源５６と組み合わせたこれらの要素は
、レベルシフトフィードバック制御ループを形成する．
最後に、第８図の電流源５８は、第１１図では、変化自
在な電流源Ｓｌ、Ｓ２、Ｓ３及びＳ４で実施されている
。信号Ｖａｎは電流源Ｓ１及びＳ２を制御し、一方、信
号ＶＣＬは電流源Ｓ３及びＳ４を制御する。

第１１図では、主電流Ｂ３４が第４ａ図あるいは第４ｂ
図の回路で実施されたときは、ＶＭＡがＶ　ＢＥ＋　Ｖ
　ｓＡｔと等しくなる．第４ｂ図でＶ，ＩＰがＶＨＨ−
ＶＨＨと等しくなる最適な場合においては、同じことが
ＶＨＨについていえる．電流源ＳＬ乃至？４が完全に導
通しているときは、それらの最小電圧はｌＶ９ＡＴとな
る。従って、各間隔Ｖ　ＩＡＴＬあるいは■。ＴＨがｌ
ｖｓＡＴと等しくなるので、ＶＰＳｓはＶ　ｓｔｖ　＋
２　Ｖ　ｓａｔと等シくナル。ｖＢＩ１ニ対する前述の
０．６ボルト及びＶ　ＩＩＡＴに対する０，■ボルトを
用いると、■Ｐ■は約０．８ボルトになる。

第１２図は、第１１図の電流制御５６を実施するための
好ましい方法を示したものである。第１２図の回路は第
８図の要素６６及び６８の機能を果たすために差動増幅
器７８を用いており、第８図の電流制御５６とは異なっ
ている。増幅器７８は、第８図で増幅器６６が増幅する
のと同様に、電圧ＶＹＩＩとＶ　ＲＢとの間の差を増幅
する．しかし、増幅器７８は増幅器６４から電圧ＶｚＡ
を受け入れる利得制御端子を有している。これにより、
増幅器７８は、第１０図に示すのと同様に、制御電圧Ｖ
　ＣＬ及び■ｃＨを発生することができる。

第１３ａ図乃至第１３ｃ図は、レベルシフト電圧ＶＬ■
が、第１１図の差動増幅器において、第８図あるいは第
１２図の電流制御器５６で実施されたどきに、ＶＣＭの
関数として、好ましく変化する様子を示している．第１
３ａ図乃至１３ｃ図に示した場合では、抵抗Ｒ１乃至Ｒ
４の全てが同一の抵抗値をもっている。第１３ａ図は、
標準温度でかつ１．０ボルトのＶＰＳの基本状態を示し
ている。第１３ｂ図は、レベルシフト回路が、ＶＰＳの
増加とともに、次第に作動しなくなる様子を示している
。Ｖ　ｐｓが１．４ボルトと同じかこれを上回っている
ときは、レベルシフトの必要はない．第１３ｃ図に示す
ように、レベルシフト回路は、温度補正をするため、温
度が減少するにつれて自動的にｖＬ１を上昇させる。

第１４ａ図及び第１４ｂ図は、主電流源３４が第４ａ図
及び第４ｂ図の回路で各々実施されたときに、第１１図
の差動増幅器において生ずる理想化された差動領域を示
している。第１４ａ図では、ＶＰＳｏとＶ　ｐｓｒの間
にある線２ＯＡと２０Ｂの一体になった部分が、ＶＬＬ
とＶ　ＨＨとから等しく隔てられている。同じことが、
第１４ｂ図のＶＰＩＩＯとＶ　ＰＩＩＦの間にある＃ｉ
１２０の部゜分についてらいえる。

？の差動増幅器におけるバイポーラトランジスタを用い
た好ましい実施例を、第１５図に示す。

第１１図の増幅器の要素を実施するために第１５図で用
いる要素は、検査によって定めることができる．主電流
源３４は、第４ｂ図の回路で実施している．その結果、
第１５図の増幅器の相互コンダクタンスは、ほぼ一定で
ある。電圧基準源８０は、所定の温度でほぼ一定の量ｖ
ｔｔｐだけ電圧ＶＨＨよりち小さな値で、基準電圧ＶＲ
Ｐを供給する．供給源３４においては、最適に作動させ
るため、ＶｘｐはＶ　ａｔ＋　Ｖ　ｓＡｔと等しい。す
なわち、ｖ＊Ｐは、ＶＨＨ−ＶＨＨ一■。アと等しい，
第１５図の電流制御器５６は第１２図のものを用いてい
る．第１２図について前述した内容に基いて、制御回路
５６の様々な回路要素についての詳細な理解が当業者に
なされることは明らかである，抵抗Ｒ１乃至Ｒ４は５エ
キストラ・フリクエシン・ボール（Ｅｘｔｒａ　ｆｒｅ
ｑｕｅｎｃｙ　Ｐｏｌｅ）を導入するゆコンデンサーＣ
１、Ｃ２、Ｃ３、Ｃ４は、エキストラボールとほぼ同じ
位置で周波数ゼロを導入することによって，周波数補正
を行う。

？１６図は、電圧基準源１３０．６２及び８０を実施す
るための２つの方法を示している．実線で示した回路要
素のみ用いて、ＶＲ８とＶＨＨは、所定の温度において
比較的一定な量だけＶＣＭ■から隔てられる。しかし、
ＮＰＮ　ｌ−ランジスタはＰＮＰトランジスタよりも少
ないベース電流でよいので、差動部３２より大きいＶＰ
Ｓの範囲では差動部３０を用いることが、普通は望まし
い。この目的は、第１６図に示した回路全体（点線も実
綿も）を用いることによって達成することができる．第
１６図の回路全体によって、ＮＰＮ要素３０及び７８が
打ち消し合うツエナー（Ｚｅｎｅｒｌの問題を避けるこ
ともできる．この場合の理想化された作動領域を第１７
図に示す。レベルシフト回路は、Ｖ　ｐｓが１．６ボル
ト以上になると、作動しなくなる。

前述したように、レベルシフト回路は、Ｖ　ｐａが上昇
したときは、普通、作動しなくなる。それにもかかわら
ず、Ｖ　ｐｓが増加したときに、レベルシフト回路が完
全に作動したままになっているような適用が可能である
．第１８ａ図及び第１８ｂ図は、主電流源３４が第４ａ
図の回路で実施された場合における適用で、レベルシフ
トＶＬＳＩが■、に関してどのように変化するかを示し
たちのである。１、ＯボルトのＶｌｌｌｌでの基本変化
を第１８ａ図に示す。第１８ｂ図は、Ｖ　ｐ　ｓが上昇
したときに何が起こるかを示している。第１９図は、そ
の結果の理想化された作動領域を示している．第８図乃
至第１９図に示した本発明の様々な実施例では、電流源
■１乃至工．はすべてほぼ等しい．その結果、差動部３
２がレベルシフトを受けるときには差動部３０がレベル
シフトを受け、その逆もある。差動部３０及び３２が受
け取るレベルシフトは、普通は、同一の値に近い。

第２０図は、差動部３０及び３２へ供給されたレベルシ
フトが互いにほとんど依存しない第６図の実施例を示す
。これは、第２０図に示すように構成された４つの追加
された変化自在電流源Ｓ５、Ｓ６、Ｓ７及びＳ８を用い
ることによって達成される．電流源Ｓｌ．Ｓ２、Ｓ７、
Ｓ８は、差動部３０に対するレベルシフトを固定する．
電流源Ｓ３乃至Ｓ６は、同様に、差動部３２のレベルシ
フトを固定する。

？２０図の電流制御器５６は制御電圧Ｖ　ＣＬ及びＶ　
ＣＨに加えて、制御電圧ＭＣＩ，’及びＶ　Ｃ１４゛を
供給する。信号Ｖ，．４及びＶＣＬ′は、差動部３０に
おけるレベルシフトを制御するため、相補的な値で発生
する。同様に、信号ＶＣＬ及びＶｃ■′は、差動部３２
におけるレベルシフトを制御するため、相補的な値で供
給される。しかし、信号ＶｅＬ及びＶｃｓ’は信号ＶＣ
Ｈ及びＶｅｔ．’を必ずしも追跡しない． 本発明は特定の実施例を参照して説明されてきたが，そ
れは単に説明のためであって、特許請求の範囲を限定す
るものではない。例えば、レベルシフトは、ノイズ性能
を改善するために、ショットキーダイオードで実施され
てもよい。それゆえ，特許請求の範囲で定められる本発
明の真の範囲から逸脱することなく、様々な変更や適用
が当業者によってなされるであろう。

【図面の簡単な説明】

第１図は、従来技術の差動増幅器のブロック及び回路図
を示している。 第２図及び第３図は，第１図の増幅器の作動特性を示し
たグラフである． 第４ａ図、及び第４ｂ図は、第１図の主電流供給源の従
来技術における実施例を示した回路図である。 第５ａ図及び第５ｂ図は、第４ａ図及び第４ｂ図の電流
供給源で各々実施したときの、第１図の増幅器における
主要作動領域を示したグラフである。 第６図は、本発明による一般的な差動増幅器のブロック
図である． 第７ａ図、及び第７ｂ図は、第６図の増幅器の作動領域
を全体的に示したグラフである．第８図は、第６図のレ
ベルシフト電流供給源の実施例の回路図である． 第９ａ図、第９ｂ図及び第１０図は、第８図の回路機構
で実施したときの、第６図の増幅器の作動特性を全体的
に示したグラフである。 第１１図は、第６図の増幅器の一般的な実施例のブロッ
ク及び回路図である。 第１２図は、第１１図のレベルシフト電流制御の実施例
のブロック図である． 第１３ａ図、第１３ｂ図及び第１３ｃ図は、第１１図の
増幅器において、レベルシフト電圧が、入力コモンモー
ド電圧の関数としてどのように変化するのが好ましいか
を示したグラフである．第１４ａ図及び第１４ｂ図は、
第４ａ図及び第４ｂ図の電流供給源で各々実施したとき
の、第１１図の増幅器における作動領域を示したグラフ
である。 第■５図は、第１１図の増幅器のバイボーラを用いた好
ましい実施例の回路図である。 第１６図は、第１５図の基準電圧回路機構の好ましい実
施例の回路図である。 第１７図は、第１６図の完全な基準電圧回路機構で実施
したときの、第１５図の増幅器における作動領域を示し
たグラフである。 第１８ａ図及び第１８ｂ図は、第１１図の増幅器におい
て、入力コモンモード電圧の関数として、レベルシフト
電流に対する別の変化を示したグラフである。 第１９図は、第１８ａ図及び第１８ｂ図に示したレベル
シフト変化で第４ａ図の電流供給源を用いて実施したと
きの、第１１図の増幅器における作動領域を示したグラ
フである。 第２０図は、第６図の別の一般的な実施例のブロック及
び回路図である。 ３０、３２・・・差動部 ３４・・・・　・主電流源 ３６・・・・・・足し合わせ回路 ３８．４０、４２、４４ ・レベルシフト要素 ４６・・・・・・レベルシフト電流源 −３ ロー ロー ＝ｎ ＶＣＭ−ＶＬＬ　（　ホＡ　ト） ｍ ＶＣＭ−ＶＬＬ（ ボルト） Ｖｃ＋ｗ　−ＶＬＬ（　ホＡ　ト ） ｖＬｓ＜　（ボルト） Ｖぶ（ボルト）

Claims (25)

【特許請求の範囲】
1. （１）逆向きの第１及び第２の作動電流をつくるために
   、高電源電圧Ｖ＿Ｈ＿Ｈと低電源電圧Ｖ＿Ｌ＿Ｌの各電
   源の間に連結され、該電圧の差は電源範囲を定める電源
   電圧Ｖ＿Ｐ＿Ｓである主供給手段と、第１の作動電流を
   一対の増幅された第１の内部信号に分割することによっ
   て、第１及び第２の入力点の間の電圧差を増幅するため
   の第１の差動手段を備え、前記第１及び第２の入力点が
   各々、前記第１及び第２の端子に接続され、そのように
   作動的に導通している前記第１の手段は、回路入力信号
   のコモンモード電圧Ｖ＿Ｃ＿ＭがＶ＿Ｈ＿Ｈまで拡がっ
   ている前記電源範囲内にあるときに、前記第１の内部信
   号を発生し、 第２の作動電流を一対の増幅された第２の内部信号に分
   割することによって、第３及び第４の入力点の間の電圧
   差を増幅するための、第２の差動手段を備え、前記第３
   及び第４の入力点が各々前記第１及び第２の端子に接続
   され、そのように作動的に導通している前記第２の手段
   は、Ｖ＿Ｐ＿Ｓが特定の最小レベルより大きいかあるい
   は等しい場合は、Ｖ＿Ｃ＿Ｍがほぼ前記電源範囲全体を
   横切るにつれて、少なくとも前記差動手段の一方が作動
   的に導通しているように、Ｖ＿Ｃ＿ＭがＶ＿Ｌ＿Ｌまで
   拡がる前記電源範囲内にあるときに第２の内部信号を発
   生し、 少なくとも一つの回路出力信号を発生させるために、前
   記内部信号を結合するための足し合わせ手段と を備える、第１及び第２の入力端子の間に各第１及び第
   ２の入力電圧として差動的に供給された回路入力信号を
   増幅するための電子回路において、 前記回路はさらに、 選択的に、前記第１及び第２の点における電圧を第１及
   び第２の電圧レベルシフトによって前記第１及び第２の
   入力電圧よりも各々高くし、選択的に、前記第３及び第
   ４の点における電圧を第３及び第４の電圧レベルシフト
   によって前記第１及び第２の入力電圧よりも各々小さく
   するためのレベルシフト手段を備えることを特徴とする
   電子回路。
2. （２）前記レベルシフトは、Ｖ＿Ｐ＿Ｓの特定の最小値
   を、（ａ）前記第１及び第３の点における電圧が前記第
   １の電圧に常にほぼ等しく、かつ、（ｂ）前記第２及び
   第４の点における電圧が前記第２の電圧に常にほぼ等し
   ければ生ずる電圧以下の値に下げるため、適当な値で行
   なわれることを特徴とする請求項（１）の電子回路。
3. （３）前記第１の手段は、Ｖ＿Ｌ＿Ｌと、前記第１及び
   第２の点におけるコモンモード電圧Ｖ＿Ｃ＿Ｍ＿Ａとの
   大きさの差が、Ｖ＿Ｐ＿Ｓとともに変化自在な第１の限
   界電圧Ｖ＿Ｔ＿Ａに等しいかそれより大きいときに作動
   的に導通し、前記第２の手段は、Ｖ＿Ｈ＿Ｈと、前記第
   ３及び第４の点におけるコモンモード電圧Ｖ＿Ｃ＿Ｍ＿
   Ｂとの大きさの差が、Ｖ＿Ｐ＿Ｓとともに変化自在な第
   ２の限界電圧Ｖ＿Ｔ＿Ｂに等しいかそれより大きいとき
   に作動的に導通することを特徴とし、かつ、（ａ）前記
   第１及び第２のレベルシフトは、Ｖ＿Ｔ＿Ａ−Ｖ＿Ｃ＿
   Ｍ＋Ｖ＿Ｌ＿Ｌと等しいかそれより大きい値であって、
   Ｖ＿Ｈ＿Ｈ−Ｖ＿Ｃ＿Ｍより小さな値で行なわれ、かつ
   、（ｂ）前記第３及び第４のレベルシフトは、Ｖ＿Ｔ＿
   Ｂ＋Ｖ＿Ｃ＿Ｍ−Ｖ＿Ｈ＿Ｈと等しいかそれより大きい
   値であって、Ｖ＿Ｃ＿Ｍ−Ｖ＿Ｌ＿Ｌより小さな値で行
   なわれることを特徴とする請求項（２）の電子回路。
4. （４）Ｖ＿Ｔ＿Ａ及びＶ＿Ｔ＿Ｂが各々最小値Ｖ＿Ｍ＿
   Ａ及びＶ＿Ｍ＿Ｂを有し、かつ、前記Ｖ＿Ｐ＿Ｓの特定
   の最小値が、Ｖ＿Ｍ＿Ａ＋Ｖ＿Ｍ＿Ｂより小さいことを
   特徴とする請求項（３）の電子回路。
5. （５）前記Ｖ＿Ｐ＿Ｓの特定の最小値が、Ｖ＿Ｍ＿Ａ及
   びＶ＿Ｍ＿Ｂの大きい方よりも大きいことを特徴とする
   請求項（４）の電子回路。
6. （６）（ａ）前記第１及び第２のレベルシフトがほぼ等
   しく、かつ、（ｂ）前記第３及び第４のレベルシフトが
   ほぼ等しいことを特徴とする請求項（３）の電子回路。
7. （７）前記レベルシフト手段が、 前記レベルシフトを行なうために、前記端子と前記点を
   連結するネットワーク手段と、 前記レベルシフトの値を制御するために、前記ネットワ
   ーク手段へ電流を供給するためのレベルシフト供給手段
   とから成ることを特徴とする請求項（１）乃至（６）の
   いずれかの電子回路。
8. （８）前記ネットワーク手段が、 前記第１の端子と第１の点を連結する第１ のレベルシフト要素と、前記第２の端子と第２の点を連
   結する第２のレベルシフト要素と、前記第１の端子と第
   ３の点を連結する第３のレベルシフト要素と、前記第２
   の端子と第４の位置を連結する第４のレベルシフト要素
   とから成ることを特徴とする請求項（７）の電子回路。
9. （９）前記各レベルシフト要素が抵抗から成ることを特
   徴とする請求項（８）の電子回路。
10. （１０）前記レベルシフト供給手段が、前記第１の点と
    前記Ｖ＿Ｈ＿Ｈ電源とを連結する第１の電流供給源と、
    前記第２の点と前記Ｖ＿Ｈ＿Ｈ電源とを連結する第２の
    電流供給源と、前記第３の点と前記Ｖ＿Ｌ＿Ｌ電源とを
    連結する第３の電流供給源と、前記第４の点と前記Ｖ＿
    Ｌ＿Ｌ電源とを連結する第４の電流供給源と、前記電流
    供給源の導通を制御するための制御手段とから成ること
    を特徴とする請求項（８）の電子回路。
11. （１１）前記レベルシフト供給手段が、さらに、前記第
    １の端子と前記Ｖ＿Ｈ＿Ｈ電源とを連結する第５の電流
    供給源と、前記第２の端子と前記Ｖ＿Ｈ＿Ｈ電源とを連
    結する第６の電流供給源と、前記第１の端子と前記Ｖ＿
    Ｌ＿Ｌ電源とを連結する第７の電流供給源と、前記第２
    の端子と前記Ｖ＿Ｌ＿Ｌ電源とを連結する第８の電流供
    給源と、を備えることを特徴とする請求項（１０）の電
    子回路。
12. （１２）前記各電流供給源は、前記電源電圧Ｖ＿Ｐ＿Ｓ
    が前記レベルシフト手段を次第に作動させないように上
    昇するにつれて、段階的に電流を少なくすることを特徴
    とする請求項（１０）あるいは（１１）の電子回路。
13. （１３）前記制御手段が、Ｖ＿Ｐ＿Ｓが十分小さいとき
    にＶ＿Ｃ＿Ｍの関数として、次第に（ａ）Ｖ＿Ｈ＿Ｈを
    基準とした第１の電圧遷移領域で第１の制御レベルから
    第２の制御レベルへ変化し、かつ、（ｂ）Ｖ＿Ｌ＿Ｌを
    基準とした第２の電圧遷移領域で前記第２の制御レベル
    から前記第１の制御レベルに戻して変化する制御信号を
    、少なくとも一部の前記電流源に供給することを特徴と
    する請求項（１０）の電子回路。
14. （１４）前記電圧遷移領域が互いに接していることを特
    徴とする請求項（１３）の電子回路。
15. （１５）前記電圧遷移領域は、Ｖ＿Ｐ＿Ｓが増加するに
    つれて前記２つの制御レベルの差が減少するように、縮
    小することを特徴とする請求項（１４）の電子回路。
16. （１６）前記制御手段は、（ａ）前記第１の制御信号を
    前記第１及び第２の電流源へ送り、（ｂ）前記第１の制
    御信号とはほぼ反対に変化する第２の制御信号を発生し
    、（ｃ）前記第２の制御信号を前記第３及び第４の電流
    源へ送ることを特徴とする請求項（１３）の電子回路。
17. （１７）前記制御手段が、 Ｖ＿Ｃ＿Ｍと特定の関係を有する第１及び第２の作動電
    圧を発生するための、前記入力電圧に応答する発生手段
    と、 少なくともＶ＿Ｐ＿Ｓが十分小さなときに、Ｖ＿Ｌ＿Ｌ
    の基準となる第１の基準電圧を供給するための第１の基
    準手段と、 少なくともＶ＿Ｐ＿Ｓが十分小さなときに、Ｖ＿Ｈ＿Ｈ
    の基準となる第２の基準電圧を供給するための第２の基
    準手段と、 前記第１の制御信号を発生させるための、前記作動電圧
    と前記基準電圧とに応答する線形手段とから成ることを
    特徴とする請求項（１３）の電子回路。
18. （１８）前記線形手段が、 前記第１の作動電圧と前記第１の基準電圧との差を増幅
    して第１の増幅された電圧を発生させるための第１の増
    幅部と、 前記第２の作動電圧と前記第２の基準電圧との差を増幅
    して第２の増幅された電圧を発生させるための第２の増
    幅部と、 前記増幅された電圧の線形「ＡＮＤ」論理積か、あるい
    は前記増幅された電圧の線形 「ＮＡＮＤ」否定論理積かのほぼどちらかとして、前記
    第１の制御信号を発生させるための「ＡＮＤ／ＮＡＮＤ
    」手段と から成る請求項（１７）の電子回路。
19. （１９）前記線形手段が、 前記第１の作動電圧と前記第１の基準電圧との差を増幅
    して第１の増幅された電圧を発生させるための第１の増
    幅部と、 前記第２の作動電圧と前記第２の基準信号との差を増幅
    して前記第１の制御信号を発生させるため、前記第１の
    増幅された電圧に応答する利得制御端子を有する第２の
    増幅部と から成る請求項（１７）の電子回路。
20. （２０）前記発生手段が、前記レベルシフト手段と、両
    差動手段と、前記主電流供給源とから成ることを特徴と
    する請求項（１７）の電子回路。
21. （２１）前記第１及び第２の作動電圧は、ほぼ、前記第
    １及び第２の作動電流が各々供給される電圧であること
    を特徴とする請求項（２０）の電子回路。
22. （２２）前記第１の内部信号は、前記第１の差動手段が
    作動的に導通しているときは、前記回路入力信号を差動
    的に表示しており、かつ、前記第２の内部信号は、前記
    第２の差動手段が作動的に導通しているときは、前記回
    路入力信号を差動的に表示していることを特徴とする請
    求項（２０）の電子回路。
23. （２３）前記各作動手段は一対の同一形状をした増幅器
    から成り、前記各増幅器は、第１の流れ電極と、第２の
    流れ電極と、前記流れ電極の間の電流を制御するための
    制御電極とを有しており、前記第１の手段の増幅器は、
    （ａ）前記第１及び第２の点へ各々連結された制御電極
    と、 （ｂ）前記第１の作動電流を受け取るために互いに連結
    された第１の電極と、（ｃ）前記第１の内部電流を供給
    するために前記足し合わせ手段へ各々連結された第２の
    電極とを有しており、前記第２の手段の増幅器は、（ａ
    ）前記第３及び第４の点へ各々連結された制御電極と、
    （ｂ）前記第２の作動電流を受け取るために互いに連結
    された第１の電極と、（ｃ）前記第２の内部電流を供給
    するために前記足し合わせ手段へ各々連結された第２の
    電極とを有しており、前記第２の手段の増幅器は前記第
    １の手段の増幅器と相補的であることを特徴とする請求
    項（１）乃至（２２）のいずれかの電子回路。
24. （２４）前記各増幅器の前記流れ電極の間を移動する電
    荷キャリアが、その第１の電極に始まりその第２の電極
    で終ることを特徴とする請求項（２３）の電子回路。
25. （２５）前記各増幅器は、該増幅器の前記第１、第２及
    び前記制御電極へ各々連結された、エミッタと、コレク
    タと、ベースを有するバイポーラトランジスタであるこ
    とを特徴とする請求項（２４）の電子回路。