CN104123169A - 芯片复位方法、被控芯片和嵌入式系统 - Google Patents

Abstract

本申请公开了一种芯片复位方法，包括：被控芯片检测到内部通用异步收发器UART采样到接收数据RXD线上的低电平时，控制内部计时器开始计时；以及，检测到所述RXD线上的低电平持续时间超出预设值时，触发内部复位电路，以降低嵌入式系统的通信成本。此外，本申请还公开了一种被控芯片和嵌入式系统。

Description

芯片复位方法、被控芯片和嵌入式系统

技术领域

本发明涉及芯片设计技术领域，更具体地说，涉及芯片复位方法、被控芯片和嵌入式系统。

背景技术

在嵌入式系统中，主控芯片通常是通过SPI(Serial Peripheral Interface，串行外设接口)或UART(Universal Asynchronous Receiver/Transmitter，通用异步收发器)与被控芯片通信，同时通过复位口控制被控芯片的复位。

其中，所述SPI至少需要3～4根传输线，所述UART至少需要2根传输线，所述复位口需要1根传输线，因此，在SPI通信协议下至少需要占用主控芯片4～5个I/O接口，且在有强弱电隔离需求时，还需要为每一个I/O接口单独配置1个光耦合器，通信成本较高；而即便在UART通信协议下也至少需要占用主控芯片3个I/O接口和3个光耦合器，通信成本虽略有降低但仍难以接受。

发明内容

有鉴于此，本发明提供一种芯片复位方法、被控芯片和嵌入式系统，以降低嵌入式系统的通信成本。

一种芯片复位方法包括：

被控芯片检测到内部通用异步收发器UART采样到接收数据RXD线上的低电平时，控制内部计时器开始计时；以及，检测到所述RXD线上的低电平持续时间超出预设值时，触发内部复位电路。

其中，所述预设值不小于所述UART传输1帧数据所需的时间。

一种被控芯片，包括：UART、复位电路、计时器、与所述计时器相连的时钟模块，以及分别与所述UART、所述复位电路和所述计时器相连的逻辑控制单元；

其中，所述逻辑控制单元用于在检测到所述UART采样到RXD线上的低电平时，控制所述计时器开始计时；以及，在检测到所述RXD线上的低电平持续时间超出预设值时，触发所述复位电路。

其中，所述预设值不小于所述UART传输1帧数据所需的时间。

一种嵌入式系统，包括：上述任一被控芯片和与所述被控芯片相连的主控芯片；其中，所述主控芯片拉低所述RXD线上的电平的持续时间不低于所述预设值。

其中，所述预设值不小于所述UART传输1帧数据所需的时间。

其中，所述主控芯片拉低所述RXD线上的电平的持续时间＝所述预设值*(1+10％)。

可选地，所述嵌入式系统还包括：连接于所述主控芯片的UART与所述被控芯片的UART之间的光耦合器。

从上述的技术方案可以看出，本发明遵循UART通信协议，被控芯片在接收到传输线上传送来的低电平时开始计时，当所述低电平持续时间超出预设值时，说明主控芯片当前并未与被控芯片通信，而是想要复位被控芯片，于是本发明令被控制芯片自行生成复位信号并传送给内部复位电路，以节约主控芯片1个I/O接口(即复位口)，且在有强弱电隔离需求的场合，还能够同时节省1个光耦合器，大大降低了通信成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例公开的一种芯片复位方法流程图；

图2为本发明实施例公开的一种被控芯片结构示意图；

图3为本发明实施例公开的一种嵌入式系统结构示意图。

具体实施方式

为了引用和清楚起见，下文中使用的技术名词、简写或缩写总结如下：

TXD：Transmitted data，发送数据；

RXD：Received data，接收数据；

UART：Universal Asynchronous Receiver/Transmitter，通用异步收发器。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图1，本发明实施例公开了一种芯片复位方法，以降低嵌入式系统的通信成本，包括：

步骤101：被控芯片检测内部UART是否采样到RXD线上的低电平；当所述UART采样到所述RXD线上的低电平时，进入步骤102；否则返回步骤101；

步骤102：被控芯片控制内部计时器开始计时；

步骤103：被控芯片检测所述RXD线上的低电平持续时间是否超出预设值，当所述RXD线上的低电平持续时间超出所述预设值时，进入步骤104，否则返回步骤103；

步骤104：被控芯片触发内部复位电路。

本实施例遵循UART通信协议，被控芯片在接收到传输线上传送来的低电平时开始计时，当所述低电平持续时间超出预设值时，说明主控芯片当前并未与被控芯片通信，而是想要复位被控芯片，于是本实施例令被控制芯片自行生成复位信号并传送给内部复位电路，以便节省主控芯片1个I/O接口(即复位口)，且在有强弱电隔离需求的场合，还能够同时节省1个光耦合器，大大降低通信成本。

为了清楚的描述本实施例所述的技术方案，下面结合异步通信的特点，对本方案进行详述。

在异步通信中，数据通常以字符(或字节)为单位组成字符帧传送。字符帧由发送端逐帧发送，通过传输线被接收端逐帧接收。发送端和接收端可以由各自的时钟来控制数据的发送和接收，这两个时钟源彼此独立，互不同步。

发送端和接收端是依靠预先设定的字符帧格式来协调数据的发送和接收的，具体为：传输线在空闲时为高电平逻辑“1”，每当接收端接收到传输线上发送来的低电平逻辑“0”(字符帧中的起始位)时，就知道发送端已开始发送，每当接收端接收到字符帧中的停止位时，就知道一帧字符信息已发送完毕。

在异步通信中，字符帧格式和波特率是两个重要指标，由用户根据实际情况选定。

(1)字符帧。字符帧由起始位、数据位、奇偶校验位和停止位等四部分组成，其中：

①起始位：位于字符帧开头，只占1位，始终为低电平逻辑“0”，用于向接收端表示发送端开始发送一帧信息。

②数据位：紧跟起始位之后，用户根据情况可选5位、6位、7位或8位，低位在前高位在后。

③奇偶校验位：位于数据位后，只占1位，用于表征异步通信采用奇校验还是偶校验，以此来校验数据传送的正确性。

④停止位：位于字符帧末尾，为高电平逻辑“1”，通常可取1位、1.5位或2位，用于向接收端表示一帧字符信息已发送完毕，也为发送下一帧字符做准备。

(2)波特率。波特率的定义为每秒钟传送的二进制码的位数，用于表征数据传输的速度。一般情况下，UART的通讯速率为600比特/秒～200千比特/秒，在需要进行强弱电隔离的场合，考虑到光耦合器的可靠通信速度，UART的最高通讯速率不超过9600比特/秒。通常，被控芯片的UART利用两根传输线(包括用于接收数据的RXD线和用于发送数据的TXD线)实现数据的收发。

基于以上描述的异步通信的特点，可知：

鉴于传输线空闲时始终为高电平逻辑“1”，字符帧的起始位为低电平逻辑“0”，字符帧的停止位为高电平逻辑“1”，那么，当被控芯片接收低电平逻辑“0”的持续时间超过UART传输1帧数据所需的时间时，就可确认主控芯片当前并未与被控芯片通信，而是想要控制被控芯片复位；既然如此，本方案便令被控芯片自行复位，这样，不仅可以节省主控芯片的1个复位口，还可以在有强弱电隔离需求的场合，同时节省1个光耦合器，大大降低通信成本。

其中，所述UART传输1帧数据所需的时间的长短由UART的最小通信速率决定，所述UART传输1帧数据所需的时间＝1帧数据的长度/UART的最小通信速率。在步骤103中，所述预设值不小于所述UART传输1帧数据所需的时间。

参见图2，本发明实施例还公开了一种被控芯片，包括UART10、复位电路20、计时器30、时钟模块40和逻辑控制单元50；

其中，时钟模块40与计时器30相连，用于产生可靠的、不依赖于外部晶振输入的时钟信号，并将所述时钟信号提供给计时器30；

逻辑控制单元50分别与UART10、复位电路20和计时器30相连，用于在检测到UART10采样到RXD线上的低电平时，控制计时器30开始计时；以及，在检测到所述RXD线上的低电平持续时间超出预设值时，触发复位电路20，实现自动复位。

其中，所述预设值不小于所述UART传输1帧数据所需的时间。

本发明实施例还公开了一种嵌入式系统，包括上述任一被控芯片100和与被控芯片100相连的主控芯片200；其中，主控芯片200拉低被控芯片100的UART的RXD线上电平的持续时间不低于预设值。

其中，所述预设值不小于所述UART传输1帧数据所需的时间。

设主控芯片200拉低被控芯片100的UART的RXD线上电平的持续时间为T1，所述预设值为T2，若T1＜T2，则被控芯片100检测到的所述RXD线上的低电平持续时间永远超出预设值，因而被控芯片100无法自行复位；只有在T1≥T2时，被控芯片100才可以实现自行复位。

其中，考虑到被控芯片100和主控芯片200采用不同的时钟模块，可能会存在频率差(一般不会超过10％)，因此需要赋予T1一定的裕度，如保证T1＝T2*(1+10％)。

此外，在有强弱电隔离需求的场合，为保证通讯的可靠性，还需要在主控芯片200的UART与被控芯片100的UART之间增设光耦合器300(仍参见图3)，光耦合器300至少包括两个，一个设置在主控芯片200的UART的TXD线与被控芯片100的UART的RXD线之间，另一个设置在主控芯片200的UART的RXD线与被控芯片100的UART的TXD线之间。

综上所述，本发明遵循UART通信协议，被控芯片在接收到传输线上传送来的低电平时开始计时，当所述低电平持续时间超出预设值时，说明主控芯片当前并未与被控芯片通信，而是想要复位被控芯片，于是本发明令被控制芯片自行生成复位信号并传送给内部复位电路，以节约主控芯片1个I/O接口(即复位口)，且在有强弱电隔离需求的场合，还能够同时节省1个光耦合器，大大降低了通信成本。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的被控芯片和嵌入式系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种芯片复位方法，其特征在于，包括：

被控芯片检测到内部通用异步收发器UART采样到接收数据RXD线上的低电平时，控制内部计时器开始计时；以及，检测到所述RXD线上的低电平持续时间超出预设值时，触发内部复位电路。

2.根据权利要求1所述的芯片复位方法，其特征在于，所述预设值不小于所述UART传输1帧数据所需的时间。

3.一种被控芯片，其特征在于，包括：UART、复位电路、计时器、与所述计时器相连的时钟模块，以及分别与所述UART、所述复位电路和所述计时器相连的逻辑控制单元；

其中，所述逻辑控制单元用于在检测到所述UART采样到RXD线上的低电平时，控制所述计时器开始计时；以及，在检测到所述RXD线上的低电平持续时间超出预设值时，触发所述复位电路。

4.根据权利要求3所述的被控芯片，其特征在于，所述预设值不小于所述UART传输1帧数据所需的时间。

5.一种嵌入式系统，其特征在于，包括：权利要求3或4所述的被控芯片和与所述被控芯片相连的主控芯片；

其中，所述主控芯片拉低所述RXD线上的电平的持续时间不低于所述预设值。

6.根据权利要求5所述的嵌入式系统，其特征在于，所述预设值不小于所述UART传输1帧数据所需的时间。

7.根据权利要求5或6所述的嵌入式系统，其特征在于，所述主控芯片拉低所述RXD线上的电平的持续时间＝所述预设值*(1+10％)。

8.根据权利要求5所述的嵌入式系统，其特征在于，还包括：连接于所述主控芯片的UART与所述被控芯片的UART之间的光耦合器。