CN102387074A

CN102387074A - 业务线卡在位检测及复位方法及一种主控制卡和业务线卡

Info

Publication number: CN102387074A
Application number: CN2011103158418A
Authority: CN
Inventors: 程鸿博; 任震宇
Original assignee: Maipu Communication Technology Co Ltd
Current assignee: Maipu Communication Technology Co Ltd
Priority date: 2011-10-18
Filing date: 2011-10-18
Publication date: 2012-03-21
Anticipated expiration: 2031-10-18
Also published as: CN102387074B

Abstract

本发明提供了一种主控制卡，包括卡电源系统、CPU和存储器，所述主控制卡还包括连续0检测电路，所述连续0检测电路用于检测通用异步传输装置UART总线的UART-RXD信号线上是否出现连续N个0电平，若是，向主控制卡的CPU报告业务线卡不在位，否则，向主控制卡的CPU报告业务线卡在位；其中N为大于12的自然数。本发明还提供了一种业务线卡在位检测及复位方法及一种业务线卡。

Description

业务线卡在位检测及复位方法及一种主控制卡和业务线卡

技术领域

本发明涉及数据通信领域的模块式设备，尤其涉及对模块板卡进行集中管理的中/大型机架式设备，特别涉及业务线卡在位检测及复位方法及一种主控制卡和业务线卡。

背景技术

在数据通信领域，一般中/大型机架式设备由一系列板卡组成，它们依据承担的处理任务不同通常分为：主控制卡(MPU卡)、业务线卡(LPU卡)等，它们统一通过背板连接。其中，主控制卡为整个设备的控制管理核心，负责控制管理所有业务线卡及与网络管理中心通信，业务线卡负责用户业务的接入与处理。如图1所示，为了增强设备的运行可靠性，通常设备会配置两张主控卡，这两张主控卡按照主从方式运行。主控卡主要包括CPU、存储器及必要的外围接口电路，业务线卡主要包括管理CPU及报文处理器(PP)。

在这种机架式设备上，主控制卡为了对业务线卡进行控制管理，一般设计上需要在主控制卡与业务线卡(一般有10多张卡)之间设计多种通信总线(如数据总线、管理总线等)和管理信号线(如卡在位信号、卡复位信号等)，而且为了保证通信可靠性，主控制卡与业务线卡间的通信总线采用全星型连接拓扑架构。

在通常机架式设备设计中，设备主控制卡与各业务线卡之间均通过通用异步传输装置(UART，Universal Asynchronous Rate Transceiver)串口连接作为基本卡管理通信通道。一个最基本的业务线卡管理系统包括：各业务线卡需要向设备主控制卡提供一个在位信号，设备主控制卡也需要向各业务线卡提供一个复位信号，连接每个业务线卡的用于传输这些基本信号的信号线达到4根之多，当业务线卡的数量较多的时候，背板上的信号线就会非常多，使用很多连接器，造成材料成本增加很多，同时也为背板的印刷电路板(PCB，Printed Circuit Board)布线带来困难。

发明内容

本发明提供了一种业务线卡在位检测方法及复位方法，实现方式简单可靠，可有效节约背板信号数量。

本发明实施例提供一种主控制卡，包括卡电源系统、CPU和存储器，所述主控制卡还包括连续0检测电路，所述连续0检测电路用于检测通用异步传输装置UART总线的UART-RXD信号线上是否出现连续N个0电平，若是，向主控制卡的CPU报告业务线卡不在位，否则，向主控制卡的CPU报告业务线卡在位；其中N为大于12的自然数。

较佳地，主控制卡进一步包括多路UART控制器；所述多路UART控制器用于向UART总线的UART-TXD信号线发送连续N个0电平作为业务线卡的复位信号；其中N为大于12的自然数。

较佳地，所述N为32。

较佳地，所述连续0检测电路包括：带有使能引脚和清除引脚的32位同步计数器、5输入与非门和反相器；所述反相器的输入端连接同步计数器的输出信号线，输出端连接32位同步计数器的清除引脚，同时作为卡在位信号标识，连接控制CPU；

所述32位同步计数器的时钟引脚连接URAT总线的UART-CLK信号线，UART-CLK具有与UART总线的比特率相同速率值；32位同步计数器的Q1至Q5引脚分别连接5输入与非门的5路输入端；

5输入与非门的输出端连接CPU以及32位同步计数器的使能引脚。

较佳地，所述多路UART控制器由16C550兼容的商用芯片或现场可编程门阵列实现。

较佳地，所述连续0检测电路和多路UART控制器由如下电路构成：第一反相器、充放电电路、第二反相器Gate2、第三反相器Gate3和专用看门狗复位芯片；充放电电路由电阻、三极管和电容构成；所述第一反相器的两个输入端为两路UART-TXD；第一反相器输出为高电平时，第一反相器对充放电电路中的电容缓慢充电，第一反相器输出为低电平时，若电容电压大于三极管的发射极-基极电压，电容通过三极管的发射极-集电极快速放电，若电容电压小于三极管的发射极-基极电压，电容通过电阻缓慢放电；

第二反相器的输入端连接所述电容电压，输出端连接第三反相器的第一输入端；

第三反相器的第二输入端连接业务线卡上CPU的软件喂狗保活信号WDI，第三反相器的输出端作为专用看门狗复位芯片的输入信号。

本发明实施例还提出一种业务线卡，包括卡电源系统和管理CPU系统，所述业务线卡还包括电平上拉电路，电平上拉电路与卡电源系统和UART-RXD信号线分别连接，用于当所述业务线卡接触背板连接器时，将来自卡电源系统的电源电平转换为UART-RXD信号高电平并输出到UART-RXD信号线。

较佳地，电平上拉电路包括电阻R1、R2和稳压管Z1，电阻R1和稳压管Z1组成稳压电路，所述稳压电路将来自卡电源系统的电源电压转换为与UART-RXD高电平相一致的电压Vcc；电压Vcc通过电阻R2输出至UART-TXD信号线。

本发明实施例还提出一种业务线卡在位检测方法，包括如下步骤：

主控制卡检测通用异步传输装置UART总线的UART-RXD信号线上是否出现连续N个0电平，若是，向主控制卡的CPU报告业务线卡不在位，否则，向主控制卡的CPU报告业务线卡在位；其中N为大于12的自然数。

较佳地，该方法进一步包括：

业务线卡接触背板连接器时，将来自卡电源系统的电源电平转换为UART-RXD信号高电平并把UART-RXD信号线嵌位到高电平。

本发明实施例还提供一种业务线卡复位方法，主控制卡采用在UART总线的UART-TXD信号线上发送连续N个0电平作为业务线卡的复位信号，其中N为大于12的自然数。

从以上技术方案可以看出，使用UART总线的UART-RXD信号线上传输的连续N个0电平作为业务线卡不在位的指示信号，以及使用UART总线的UART-TXD信号线上传输的连续N个0电平作为业务线卡的复位信号，从而无须设置专用的复位信号线以及在位指示信号线，从而有效减少背板信号线的数量，降低布线成本。

附图说明

图1为常见机架式设备主控卡-业务线卡间基本控制管理总线连接示意图。

图2为本发明中主控制卡组成示意图。

图3为本发明在位检测方案中各业务线卡组成示意图。

图4为现有技术主控制卡与业务线卡间在位信息和管理通信连接示意图。

图5为本发明技术中主控制卡与业务线卡间在位信号和管理通信连接示意图。

图6为本发明技术中主控制卡与业务线卡间UART-TXD/RXD信号连接示意图。

图7为本发明技术中UART-RXD信号中带在位信息的比特序列示意图。

图8为本发明技术中UART-RXD信号中正常通信信息比特序列示意图。

图9为本发明技术中一种32个连续“0”比特检测逻辑电路示意图。

图10为本发明复位中各业务线卡组成示意图。

图11为现有技术主控制卡与业务线卡间复位和管理通信连接示意图。

图12为本发明复位技术中主控制卡与业务线卡间复位和管理通信连接示意图。

图13为本发明复位技术中主控制卡与业务线卡间UART-TXD/RXD信号连接示意图。

图14为本发明技术中UART-TXD信号中带复位信息的比特序列示意图。

图15为本发明技术中UART-TXD信号中正常通信信息比特序列示意图。

图16为本发明技术中一种32个连续“0”比特检测复位电路示意图。

具体实施方式

本发明方案主要针对诸如图1所示的使用集中控制管理方式的中/大型机架式设备，设备包括至少1张或以上的业务线卡，并可支持单主控制卡方式以及支持主/备工作双主控制卡方式。

本发明提出的主控制卡检测业务线卡在位的方法，就是充分利用UART串口总线中的RXD信号(业务线卡向主控制卡的数据发送信号)，对RXD信号进行简单协议复用，即可达到通常情形下的卡间正常通信目的，同时还可插入卡在位信息，达得主控制卡检测业务线卡在位的目的，同时还有效节约了控制信号使用数量，方便设计，同时减少了对连接器使用，降低材料使用成本。

本发明提出的主控制卡检测业务线卡在位的方法的主要技术特征如下：

A.主控制卡与各业务线卡之间使用UART串型总线进行通信，进行对业务线卡的基本管理。主控制卡到业务线卡间的UART通信总线采用星型拓朴方式连接(如图1所示)。

B.设计包括CPU系统，多路UART控制器及连续“0”检测电路和其它必要的外围电路的主控制卡(如图2所示)。较佳地，多路UART控制器及连续“0”检测电路使用FPGA设计。

C.对于业务线卡，其上包括卡管理CPU(或单片机)系统、UART控制器(至少1路)、UART数据信号线上拉电路，和其它相关业务线卡业务需要的电路(如图3所示)。

D.主控制卡和业务线卡间连接UART总线用于作为基本控制管理通信通道。UART总线包括UART-TXD(由主控制卡到线卡发送方向)和UART-RXD(由线卡到主控制卡发送方向)两个信号，本发明使用UART-RXD信号，在其上“复用”一特殊意义的字符串来表示业务线卡是否在位信息，以节约一个专门的业务线卡“在位”信号：card_online。该特殊字符串需要与正常UART通信中的数据区分开来，也就是说，正常UART通信中一定不会出现该种特征的字符序列，因此一定不会出现错误“在位”信息的传递现象。一个标准的字节帧中一定会包括至少一个“1”比特，而且其字节帧长度最大也不会超过12比特，因此理论上说，只要连续N个0电平比特数据(N＞12)均可以作为该“在位”特殊字符串使用。以下实施例中，所述特殊字符串示例性地选取连续超过32个“0”电平比特数据。

本复用方案充分利用了UART串型通信中字节帧的技术特点，在其上“复用”传输了一种机架式设备业务线卡控制中必须使用的信号：卡在位信号，简化了业务线卡在位信号设计，大幅降低了布线的难度，节省了背板连接器的数量和背板连线的数量，降低了系统硬件成本和维护成本，有效提高了设备整体运行可靠性。

本发明还提出一种主控制卡对业务线卡的复位方法，实现方式简单可靠，可有效节约背板信号数量。该复位方法就是充分利用UART串口总线中的TXD信号(主控制卡向其它功能业务卡的数据发送信号)，将TXD信号进行简单协议复用，即可达到通常情形下的卡间正常通信目的，同时还可插入复位命令，取得主控制卡对功能业务卡进行硬件复位目的，同时还有效节约了控制信号使用数量，方便设计，同时减少了对连接器使用，降低材料使用成本。

A.本发明技术实现主要针对使用集中控制管理方式的中/大型机架式设备(如图1所示)，设备可包括单主控制卡方式或支持主/备工作双主控制卡方式，至少1张或以上的业务线卡。

B.主控制卡与各业务线卡之间使用UART串型总线进行通信，进行对业务线卡的基本管理。主控制卡到业务线卡间的UART通信总线采用星型拓朴方式连接(如图1所示)。

C.主控制卡，其上包括CPU系统、多路UART控制器及其它必要的外围电路(如图2所示)。多路UART控制器可选用16C550兼容的商用芯片，也可选择使用FPGA自己设计，它们连续发送“0”电平信号很简单，对于16C550兼容的商用芯片，可软件使能其发送“break”信号，该信号即为连续“0”，而使用FPGA自己设计电路，完全可仿制16C550的“break”信号机制。

D.对于其它业务相关的业务线卡，其上包括卡管理CPU(或单片机)系统、UART控制器(至少1路)、连续“0”电平检测(至少32连续“0”电平)及复位产生电路，和其它相关业务线卡业务需要的电路(如图3所示)。

E.主控制卡和业务线卡间连接UART总线，用于作为基本控制管理通信通道。UART总线包括TXD(由主控制卡到线卡发送方向)和RXD(由线卡到主控制卡发送方向)两个信号，本发明使用TXD信号，在其上“复用”一特殊意义的字符串，来表示主控制卡要求相应业务线卡进行“复位”操作的特殊命令，以节约一个专门的主控制卡到相应业务线卡的“复位”信号。该特殊字符串需要与正常UART通信中的数据区分开来，也就是说，正常UART通信中一定不会出现该种特征字符序列，因此一定不会出现错误“复位”信息的传递现象。一个标准的字节帧中一定会包括至少一个“1”比特，而且其字节帧长度最大也不会超过12比特，因此理论上说，只要连续超过12个0电平比特数据均可以作为该“复位”特殊字符串使用。以下实施例中，所述特殊字符串示例性地选取连续超过32个“0”电平比特数据。

为使本发明技术方案的原理、特点以及技术效果更加清楚，以下通过具体实施例对本发明方案进行进一步详细阐述。

在通常机架式设备设计中，主控制卡对业务线卡一个最基本的管理功能是必须实时检测其是否在位，因此，在产品设计上，各业务线卡需要向主控制卡提供在位信号：card_online，而且该信号是每业务线卡专用信号，需要点对点(每业务线卡对主控制卡)设计，即主控制卡必须与每一业务线卡间需要设计一条“在位”信号：card_online连接(如图4所示)，因此，当设备的线卡数量较多时，从主控制卡引出的信号线数量会很多，将使用较多的连接器，材料成本上升，同时也使背板信号连接复杂，给设计带来困难。

本发明方案把每业务线卡的“在位”信息，“嵌入”到了UART控制管理通道的接收数据信号(从每业务线卡发向主控制卡)线上，省去了N(设备上可插入的最大业务线卡数量)条信号连接线(如图5、图6、图7、图8所示)。

基于本发明技术的相关信号连接如图5所示，它与传统设计(如图4所示)的区别在于省去了业务线卡到主控制卡间独立的在位信号线：card_online连接信号线。

UART串型总线为主控制卡到业务线卡间的基本控制管理通道，也是点对点(主控制卡对每个业务线卡)设计。UART总线上是以字节帧为单位传送数据的(如图8所示)，一个字节帧包括起始位(1个比特)、数据位(5/6/7/8比特可选，一般使用8比特)、校验位(1个比特，可选择奇或偶校验，也可不使用)和停止位(1/1.5/2比特可选，一般选择1比特，停止位的电平固定为“1”，即高电平)，因此，一个字节帧最长为1+8+1+2＝12比特，即在一个字节帧中，不管数据位为何值(即使是全“0”)，每12比特中一定会出现至少一个“1”，即高电平比特，本发明技术正是利用UART串型协议的这个特点，定义了在数据线上出现连续“0”比特超过规定长度时，即为业务线卡不“在位”信号，即“嵌入”了卡在位信息(如图7所示)。

在UART基本控制管理通道的信号线上“嵌入”卡在位信息是合理的，当设备某槽位的业务线卡不“在位”时，与该槽位连接的UART总线上，UART-RXD(从业务线卡发向主控制卡)信号线在背板上悬空，信号电平由主控制卡上连接在UART-RXD上的下拉电阻锁定为“0”，即低电平(如图6所示)，主控制卡上的连续“0”检测电路对UART-RXD进行实时检测(如图9所示)，当检测到连续32个“0”比特后，即向CPU报告该业务线卡不在位。

当该槽位在某一时刻准备插入一业务线卡时，只要业务线卡一接触背板连接器，背板连接器上的电源将通过线卡上的“电平上拉电路”(如图3所示)，把UART-RXD信号锁定为“1”，即高电平，此时位于主控制卡上连接在该UART-RXD信号上的连续“0”比特检测电路将被“清除”，向CPU输出有卡插入信号，即卡“在位”。

在该槽位插入业务线卡上电后且正常工作期间，在UART-RXD上会传输正常的数据字节帧信息(如图8所示)，在正常数据字节帧比特序列中，最多12比特数据中一定会出现一个“1”比特，因此，连续“0”比特检测电路只要设置合理的门限数值，就可以正确“嵌入”卡在位信息，而不发生错误。

本发明中的主控制卡构成如图2所示，卡上除了多路UART控制器及连续“0”检测电路部分之外，其余需要依据需求进行设计。多路UART控制器可参照16C550相似功能设计。连续“0”检测电路(如图9所示)必须每路UART设计一份，它连接在每路UART总线的UART-RXD信号线上，实时检测UART-RXD信号线上的变化，只要检测到规定数目的连续“0”比特，就向CPU报告卡“不在位”信息。

图9为本发明实施例提供的一种32个连续“0”比特检测逻辑电路示意图。该检测电路的核心是一个带使能(Enable)引脚和清除(clear)引脚的32位同步计数器901和5输入与非门902，UART-RXD信号通过反相器903后连接到32位同步计数器901的清除(clear)引脚，即UART-RXD信号上的任何“1”，都可以把记数器清除为初始“0”状态，只有当UART-RXD信号上出现连续超过32个“0”时，该记数器才会记数到32并自动锁定，32位同步计数器901的时钟引脚连接UART-CLK，UART-CLK具有与UART总线的比特率相同速率值。Q5:Q1为32位同步计数器901的计数输出值，是5位的二进制编码数字，即Q5:Q1＝00000表示十进制的0，Q5:Q1＝00001表示十进制的1，Q5:Q1＝00010表示十进制的2，Q5:Q1＝00011表示十进制的3，依此类推，Q5:Q1＝11111表示十进制的31。该计数器的输入CLK信号每正跳变一次，Q5:Q1就加1。

本发明实施例提出的业务线卡构成如图3所示，其上的卡电源系统301、管理CPU系统303、其它业务处理单元及外围电路302部分为业务线卡正常工作需要电路，电平上拉电路304(其具体电路结构如图6所示)为本发明新增部分，它与UART-RXD信号线连接，作用是只要该业务线卡进入背板槽位，不管卡上电或正常工作与否，把UART-RXD信号“上拉”为高电平，以便主控制卡上的相应检测电路能检测到卡“在位”。由于设备可能设计为支持备份工作双主控制卡方式，因此业务线卡上需要对分别连接主/备份两个主控制卡的两条UART总线(MART-M以及MART-S)上的UART-RXD信号分别做出“电平上拉”处理。

本发明实施例中，主控制卡与每一业务线卡的UART信号连接及处理电路如图5和图6所示，其中图5为总体示意图，图6为详细信号连接及处理示意图。图6中的左边框图为主控制卡上的电路组成(仅为主控制卡上UART总线及相关检测电路中的一路)，由UART控制器301和连续“0”检测电路302构成，它们分别独立工作，互不影响。图6中的右边框图为业务线卡上的电路组成，其上除了电平上拉电路303之外，其余均为正常连接。电平上拉电路303用于进行背板输入电源电压和UART-RXD信号高电平之间压差转换，它由电阻R1和稳压管Z1组成一简单稳压电路，产生与UART-RXD高电平相一致的电压Vcc，再通过电阻R2对UART-RXD信号进行电平上拉，以防止背板输入电源电压太高烧毁UART-RXD信号线上连接器件。

本发明实施例中，仅使用UART-RXD信号进行卡在位信号“嵌入”传送，因此，UART-TXD信号做正常连接即可。

正常通信时，UART-RXD信号线上的数据比特流如图8所示，要么传送字节帧，要么空闲，空闲状态时信号线上一直为高电平“1”，这样UART-RXD信号线上最长12个比特内一定会出现高电平“1”。

本发明技术的基本依据为UART串型协议中的字节帧特点，即在一定数量的比特流中必定出现“1”比特，因此，在UART-RXD数据信号线上如果出现连续“0”比特即为异常事件。但具体设置多少个连续“0”比特才能判断为异常情形，如果设置的门限个数太小，可能的传输线路误码容易引起误判断，如果设置的门限个数太大，对检测卡“在位”灵敏度会降低，本发明给出的考虑方法如下：

①每字节帧12比特内一定包含至少一个“1”，为防止出现误检测事故，将考虑连续3个字节帧的情形。

②如果UART-RXD信号线上没有误码，那么连续12个“0”就表示UART-RXD信号线上的比特流为异常，可表示卡“不在位”信息。

③如果连续3个字节帧中出现1个误码，而刚好该误码发生在某字节帧的停止位，那么在极端情形下，连续24个“0”就表示UART-RXD信号线上的比特流为异常，可表示卡“不在位”信息。

④如果连续3个字节帧中出现2个误码，而刚好该误码分别发生在某2个字节帧对应的停止位，那么在极端情形下，连续36个“0”就表示UART-RXD信号线上的比特流为异常，可表示卡“不在位”信息。

⑤考虑到UART-RXD信号为数字信号，信号线路为点到点连接，且速率较低，一般＜6Mbps，信号线上的传输误码率会极低，一般＜10^-10，即10¹⁰÷12≈8.33×10⁸个字节帧才出现一个误码，因此仅考虑情形③就完全满足设备可靠性要求。本发明技术介绍中全部按照连续32比特“0”来介绍检测方案，增加了8比特的冗余保护(如图6和图7所示)。

在通常机架式设备设计中，主控制卡对业务线卡一个最基本的管理功能是对其进行复位操作，即在主控制卡依据收集到的相关系统运行信息，判断认为某业务线卡已经运行不正常时，会通过“强制复位”操作让该卡重新启动，因此，在产品设计上，需要设计主控制卡对业务线卡的“复位”通道，而且由于该种“复位”操作必须支持针对单一业务线卡进行，因此，主控制卡到业务线卡间的“复位”通道需要点对点(主控制卡对每个线卡)设计，即主控制卡必须到每一业务线卡间需要设计一条“复位”信号连接(如图11所示)，因此，当设备的业务线卡数量较多时，从主控制卡引出的信号线数量会很多，将使用较多的连接器，材料成本上升，同时也使背板信号连接复杂，给设计带来困难。

本发明实施例把该复位信号嵌入到了UART控制管理通道的发送数据信号(从主控制卡发向业务线卡)线上，省去了N(设备上可插入的最大功能业务卡数量)条信号连接线(如图12、图13、图14、图15、图16所示)。

(1)基于本发明技术的相关信号连接如图12所示，它与传统设计(如图11所示)的区别在于省去了主控制卡到业务线卡间的专门“复位”信号连接线。

(2)UART串型总线为主控制卡到业务线卡间的基本控制管理通道，也是点对点(主控制卡对每个业务线卡)设计。UART总线上是以字节帧为单位传送数据的(如图15所示)，一个字节帧包括起始位(1个比特)、数据位(5/6/7/8比特可选，一般使用8比特)、校验位(1个比特，可选择奇或偶校验，也可不使用)和停止位(1/1.5/2比特可选，一般选择1比特，停止位的电平固定为“1”，即高电平)，因此，一个字节帧最长为1+8+1+2＝12比特，即在一个字节帧中，不管数据位为何值(即使是全“0”)，每12比特中一定会出现至少一个“1”，即高电平比特，本发明技术正是利用UART串型协议的这个特点，定义了在数据线上连续传送“0”，即低电平为“复位”命令，即“嵌入”复位信号(如图14所示)。

(3)在UART基本控制管理通道的信号线上“嵌入”复位信号是合理的，即主控制卡认为需要重新启动某业务线卡时，一般情况下是因为该业务线卡已经工作不正常，此时主控制卡通过UART传送正常数据，该业务线卡不一定能正确接收和处理，这样通过协议命令其重新启动，很可能不能达到目的，唯一有效且正确的方法是通过信号线直接“复位”该业务线卡，即在UART信号线上传送全“0”比特，让相关业务线卡上的纯硬件识别电路(如图16所示)接收并产生硬件“复位”信号，对相关电路单元进行复位操作。

(4)本发明实施例中的主控制卡构成如2所示，卡上除了多路UART控制器部分之外，其余模块依据需求进行设计。多路UART控制器可选用16C550兼容的商用芯片，也可选择使用现场可编程门阵列(FPGA，Field-Programmable Gate Array)自己设计，它们连续发送“0”电平信号很简单，对于16C550兼容的商用芯片，可软件使能其发送“break”信号，该信号即为连续“0”，而使用FPGA自己设计电路，完全可仿制16C550的“break”信号机制。UART控制器的路数需要依据需求来设计，每一路将连接一业务线卡。

(5)本发明实施例中的业务线卡构成如3所示，其上的卡电源系统、管理CPU系统、其它业务处理单元及外围电路部分为业务线卡正常工作需要电路，连“0”检测与复位产生电路为本发明新提出，它与UART信号线连接，对其上的比特流进行连续检测，但检测到规定数目(可配置，如32个)的连续“0”比特后，自动产生硬件复位信号，对相关目标进行复位操作。由于设备可能设计为支持备份工作双主控制卡方式，因此业务线卡上需要对来自主/备份的两个主控制卡的两条UART总线上信号进行检测。

(6)本发明实施例中，主控制卡与每一业务线卡的UART信号连接及处理电路如12和图13所示，其中图12为总体示意图，图13为详细信号连接及处理示意图。图13中的左边框图为主控制卡上的电路组成，它其实是由一路标准UART控制器和一个2选1MUX电路构成，由复位控制寄存器通过软件选择。正常通信时，选择UART的TXD信号进行输出，需要“复位”操作时，选择GND，实际是把对外的UART-TXD信号持续拉低到“0”电平。由于UART-TXD信号需要通过背板进行卡间连接，因此在输出端增加一线路驱动器(如74HC125)。

图13中的右边框图为业务线卡上的电路组成，其上除了“卡检测及卡复位逻辑”电路之外，其余均为正常连接。需要注意的是UART-TXD信号在业务线卡上需要增加上拉电阻，以使主控制卡不在位时或主控制卡在位但UART-TXD线路驱动关闭时，“卡检测及卡复位逻辑”接收到的UART-TXD信号始终为“1”电平，防止产生误复位操作。

本发明中，仅使用UART-TXD信号进行复位信号“嵌入”传送，因此，UART-RXD信号可做正常连接即可。

(7)正常通信时，UART-TXD信号线上的数据比特流如图15所示，要么传送字节帧，要么空闲，空闲状态时信号线上一直为高电平“1”，这样UART-TXD信号线上最长12个比特内一定会出现高电平“1”。

(8)主控制卡可依据收集到的运行信息进行判断，如果决定需要对某个业务线卡进行复位重新启动，可在任意时刻通过软件操作复位控制寄存器，把UART-TXD固定置为“0”电平(如图14所示)，等待相应业务线卡上的“卡检测及卡复位逻辑”电路产生复位操作动作。对于检测到多少个连续“0”才能产生复位操作，考虑如下：

⑥每字节帧12比特内一定包含至少一个“1”，为防止出现误复位事件，考虑连续3个字节帧的情形。

⑦如果UART-TXD信号线上没有误码，那么连续12个“0”就表示UART-TXD信号线上的比特流为异常，可代表“复位”信息。

⑧如果连续3个字节帧中出现1个误码，而刚好该误码发生在某字节帧的停止位，那么在极限情形下，连续24个“0”就表示UART-TXD信号线上的比特流为异常，可代表“复位”信息。

⑨如果连续3个字节帧中出现2个误码，而刚好该误码分别发生在某2个字节帧对应的停止位，那么在极限情形下，连续36个“0”就表示UART-TXD信号线上的比特流为异常，可代表“复位”信息。

⑩考虑到UART-TXD信号为数字信号，且速率较低，一般＜6Mbps，信号线上的误码率极低(一般＜10^-12)，仅考虑情形③就完全满足设备可靠性要求。本发明技术介绍中全部按照连续32比特“0”来介绍检测方案，增加了8比特的冗余(如图13和图14所示)。

(9)图16为配合本发明技术介绍而提供的一种32个连续“0”比特流检测及连续0检测电路(复位产生电路)，电路的输入端为2路UART-RXD，可支持主/备工作双主控制卡设备，对于单主控制卡设备，由于UART-RXD信号线在业务线卡上有上拉电阻设计，不使用时其信号自动置为“1”电平，不影响电路功能。Gate2和Gate3均是2输入与非门。

电路中的Gate1相当于反相器，即输入为“1”时，它输出为“0”，输入为“0”时，它输出为“1”，其后面连接一由电阻(R)+三极管(T)+电容(C)组成的充放电电路，当Gate1输出为高电平“1”时，此时T截止(相当于断开)，高电平通过R向C缓慢充电，当Gate1输出为低电平“0”时，此时如果电容C的两级电压Vc大于T的Veb(三极管的发射极-基极电压，对于硅管，一般为0.7V左右，对于锗管，一般为0.25V左右)，那么T导通，电容C上电荷通过T的发射极-集电极快速放电，直到Vc小于T的Veb，T截止，此时电容C继续通过电阻R缓慢放电。由于目前非常流行的LVCMOS(3.3V供电电源)类门电路，其高电平输入门限为2.0V，因此32个连续“0”比特经过Gate1反相后，通过电阻R为电容C充电后，电压Vc值必须大于2.0V，才能使Gate2输出“0”，直接为“专用看门狗复位芯片”使用，或通过Gate3阻止业务线卡上CPU的软件喂狗保活信号WDI，间接激活看门狗去复位业务线卡上的相应电路单元。

假设UART总线比特速率为F赫兹(Hz)，那么电阻R和电容C的选择如下：

(32/F/RC)*0.85*3.3＞2.0，

如果选择F＝100KHz，那么R*C≈450微秒，可选择R＝4.7KΩ，C＝0.1uF

而门电路可选择74HC00，三极管可选择1N3904，这些均是最常用且价格极低廉器件。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims

1.一种主控制卡，包括卡电源系统、CPU和存储器，其特征在于，所述主控制卡还包括连续0检测电路，所述连续0检测电路用于检测通用异步传输装置UART总线的UART-RXD信号线上是否出现连续N个0电平，若是，向主控制卡的CPU报告业务线卡不在位，否则，向主控制卡的CPU报告业务线卡在位；其中N为大于12的自然数。

2.根据权利要求1所述的主控制卡，其特征在于，主控制卡进一步包括多路UART控制器；所述多路UART控制器用于向UART总线的UART-TXD信号线发送连续N个0电平作为业务线卡的复位信号；其中N为大于12的自然数。

3.根据权利要求1或2所述的主控制卡，其特征在于，所述N为32。

4.根据权利要求3所述的主控制卡，其特征在于，所述连续0检测电路包括：带有使能引脚和清除引脚的32位同步计数器、5输入与非门和反相器；所述反相器的输入端连接同步计数器的输出信号线，输出端连接32位同步计数器的清除引脚，同时作为卡在位信号标识，连接控制CPU；

5.根据权利要求2所述的主控制卡，其特征在于，所述多路UART控制器由16C550兼容的商用芯片或现场可编程门阵列实现。

6.根据权利要求2所述的主控制卡，其特征在于，所述连续0检测电路和多路UART控制器由如下电路构成：第一反相器、充放电电路、第二反相器Gate2、第三反相器Gate3和专用看门狗复位芯片；充放电电路由电阻、三极管和电容构成；所述第一反相器的两个输入端为两路UART-TXD；第一反相器输出为高电平时，第一反相器对充放电电路中的电容缓慢充电，第一反相器输出为低电平时，若电容电压大于三极管的发射极-基极电压，电容通过三极管的发射极-集电极快速放电，若电容电压小于三极管的发射极-基极电压，电容通过电阻缓慢放电；

7.一种业务线卡，包括卡电源系统和管理CPU系统，其特征在于，所述业务线卡还包括电平上拉电路，电平上拉电路与卡电源系统和UART-RXD信号线分别连接，用于当所述业务线卡接触背板连接器时，将来自卡电源系统的电源电平转换为UART-RXD信号高电平并输出到UART-RXD信号线。

8.根据权利要求7所述的业务线卡，其特征在于，电平上拉电路包括电阻R1、R2和稳压管Z1，电阻R1和稳压管Z1组成稳压电路，所述稳压电路将来自卡电源系统的电源电压转换为与UART-RXD高电平相一致的电压Vcc；电压Vcc通过电阻R2输出至UART-TXD信号线。

9.一种业务线卡在位检测方法，其特征在于，包括如下步骤：

10.根据权利要求9所述的方法，其特征在于，该方法进一步包括：

11.一种业务线卡复位方法，其特征在于，主控制卡采用在UART总线的UART-TXD信号线上发送连续N个0电平作为业务线卡的复位信号，其中N为大于12的自然数。