CN109844685A - 一种分时复用的复位装置、方法、及终端 - Google Patents
一种分时复用的复位装置、方法、及终端 Download PDFInfo
- Publication number
- CN109844685A CN109844685A CN201880002683.0A CN201880002683A CN109844685A CN 109844685 A CN109844685 A CN 109844685A CN 201880002683 A CN201880002683 A CN 201880002683A CN 109844685 A CN109844685 A CN 109844685A
- Authority
- CN
- China
- Prior art keywords
- controller
- interface
- reset
- serial ports
- connect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004590 computer program Methods 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 10
- 239000004606 Fillers/Extenders Substances 0.000 claims description 5
- 230000006854 communication Effects 0.000 abstract description 28
- 238000004891 communication Methods 0.000 abstract description 27
- 230000005540 biological transmission Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明提供了一种分时复用的复位装置、方法及终端,主控制器通过串口与从控制器连接;当主控制器接到复位指令时,调节串口的波特率为预设的第一值;主控制器通过所述串口发送预设数据至从控制器;所述从控制器的RX接口通过复位电路与从控制器的复位端连接;从控制器的RX接口接收到连续的低电平信号后,通过复位电路传输至复位端,以完成所述从控制器的复位操作。本发明解决了由主控制器的IO管脚发送复位信号给从控制器时,需要占用专用的IO管脚和通讯线缆、连接器口线等宝贵资源的问题。
Description
技术领域
本发明涉及复位技术领域,尤其涉及一种分时复用的复位装置、方法及终端。
背景技术
目前的电子产品,在使用过程中经常会由于其系统软件的程序跑飞、电磁干扰或者操作不当等原因而导致产品出现死机、宕机等问题,必须进行重启或复位等操作。
现有的复位技术包括两种,一种是断电复位,另一种是通过产生复位信号输入给控制器芯片的复位管脚产生复位。在多个控制器的系统中,通常由主控制器的IO管脚产生复位信号给从控制器,这种方法需要占用主控器的管脚和通讯线缆、连接器口线等宝贵资源。
发明概述
技术问题
本发明所要解决的技术问题是:本发明提供了一种分时复用的复位装置、方法及终端,解决了由主控制器的IO管脚发送复位信号给从控制器时,需要占用专用的IO管脚和通讯线缆、连接器口线等宝贵资源的问题。
问题的解决方案
技术解决方案
为了解决上述技术问题,本发明提供了一种分时复用的复位装置,包括复位电路、主控制器和与主控制器通过串口连接的从控制器;
所述复位电路包括第一MOS管Q1、第二MOS管Q2、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、电源、地线、输入端和输出端;所述从控制器的RX接口与输入端连接,所述输入端与Q1的栅极连接,所述Q1的源极和C1的一端分别与地线连接;所述Q1的漏极和C1的另一端分别与R1的一端连接;所述Q1的漏极和C1的另一端分别与Q2的栅极连接,所述Q2的源极和C2的一端分别与地线连接;所述Q2的漏极和C2的另一端分别与R2的一端连接;所述R1的另一端和R2的另一端分别与电源连接;所述Q2的漏极和C2的另一端分别与输出端连接;所述输出端与从控制器的复位端连接。
上述复位装置的有益效果为:
本发明提供了一种分时利用的复位装置,当需要对从控制器进行复位时,将主控制器的串口波特率设置成第一值(如50bps),发送数据0x00,产生连续的10位低电平信号,低电平持续时间为200ms,此时Q1截止,C1充电,当C1上端的电势高于Q2的导通电压门限,Q2导通,C2迅速放电,输出端输出低电平0V,使得从控制器复位。之后使主控制器发送高电平(3.3V)的停止位,Q1导通,C1迅速放电到0V,Q2截止,VCC通过R2缓慢给C2充电,一定时间后,输出端的电压上升到一定电压值时,复位结束。本发明通过上述复位电路的输入端与从控制器的RX接口连接,输出端与复位端连接,无需要通过专用的IO管脚,解决了由主控制器的IO管脚发送复位信号给从控制器时,需要占用专用的IO管脚和通讯线缆、连接器口线等宝贵资源的问题。
本发明提供了采用上述分时复用的复位装置的复位方法,包括以下步骤:
S1:当主控制器接到复位指令时,调节串口的波特率为预设的第一值;
S2:主控制器通过所述串口发送预设数据至从控制器;
S3:所述从控制器的RX接口通过复位电路与从控制器的复位端连接;从控制器的RX接口接收到连续的低电平信号后,通过复位电路传输至复位端,以完成所述从控制器的复位操作。
本发明还提供了一种分时复用的复位终端,包括主控制器、从控制器和所述复位电路;所述主控制器通过串口与从控制器连接,所述从控制器的RX接口通过复位电路与从控制器的复位端连接;所述主控制器包括第一存储器、第一处理器及存储在第一存储器上并可在第一处理器上运行的第一计算机程序;所述从控制器包括第二存储器、第二处理器及存储在第二存储器上并可在第二处理器上运行的第二计算机程序;所述第一处理器执行所述第一计算机程序时实现以下步骤:
S1:当接到复位指令时,调节串口的波特率为预设的第一值;
S2:通过所述串口发送预设数据至从控制器;
所述第二处理器执行所述第二计算机程序时实现以下步骤:
S3:RX接口接收到连续的低电平信号后,通过复位电路传输至复位端,以完成所述从控制器的复位操作。
发明的有益效果
有益效果
上述方法和终端的有益效果为:
本发明提供了一种分时复用的复位方法及终端,主控制器通过串口与从控制器连接;当主控制器接到复位指令时,调节串口的波特率为第一值;主控制器通过串口发送数据至从控制器,从控制器的RX接口接收到连续的低电平信号,通过复位电路传输至复位端,以完成所述从控制器的复位操作。本发明通过上述的串口能够实现分时复用的功能,当主控制器需要向从控制器传输数据时通过上述串口能够实现,当需要对从控制器进行复位时,通过调节串口的波特率为第一值,能够使主控制器长时间发送低电平信号,并通过将RX接口通过复位电路与从控制器的复位端连接,以完成所述从控制器的复位操作,本发明解决了由主控制器的IO管脚发送复位信号给从控制器时,需要占用专用的IO管脚和通讯线缆、连接器口线等宝贵资源的问题。
对附图的简要说明
附图说明
图1为根据本发明实施例的一种分时复用的复位装置的结构示意图;
图2为根据本发明实施例的一种分时复用的复位方法的主要步骤示意图;
图3为根据本发明实施例的一种分时复用的复位终端的结构示意图;
图4为根据本发明实施例的主控制器和从控制器连接的结构示意图;
图5为根据本发明实施例的主控制器和从控制器传输的数据的示意图;
标号说明:
1、第一存储器;2、第一处理器;3、第二存储器;4、第二处理器。
发明实施例
本发明的实施方式
为详细说明本发明的技术内容、所实现目的及效果,以下结合实施方式并配合附图详予说明。
本发明最关键的构思为:主控制器通过串口与从控制器连接;当主控制器接到复位指令时,调节串口的波特率为第一值;主控制器通过串口发送数据至从控制器,从控制器的RX接口接收到连续的低电平信号,通过复位电路传输至复位端,以完成所述从控制器的复位操作。
请参照图1,本发明提供了一种分时复用的复位装置,包括复位电路、主控制器和与主控制器通过串口连接的从控制器;
所述复位电路包括第一MOS管Q1、第二MOS管Q2、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、电源、地线、输入端和输出端;所述从控制器的RX接口与输入端连接,所述输入端与Q1的栅极连接,所述Q1的源极和C1的一端分别与地线连接;所述Q1的漏极和C1的另一端分别与R1的一端连接;所述Q1的漏极和C1的另一端分别与Q2的栅极连接,所述Q2的源极和C2的一端分别与地线连接;所述Q2的漏极和C2的另一端分别与R2的一端连接;所述R1的另一端和R2的另一端分别与电源连接;所述Q2的漏极和C2的另一端分别与输出端连接;所述输出端与从控制器的复位端连接。
从上述描述可知,本发明提供了一种分时利用的复位装置,当需要对从控制器进行复位时,将主控制器的串口波特率设置成第一值(如50bps),发送数据0x00,产生连续的10位低电平信号,低电平持续时间为200ms,此时Q1截止,C1充电,当C1上端的电势高于Q2的导通电压门限,Q2导通,C2迅速放电,输出端输出低电平0V,使得从控制器复位。之后使主控制器发送高电平(3.3V)的停止位,Q1导通,C1迅速放电到0V,Q2截止,VCC通过R2缓慢给C2充电,一定时间后,输出端的电压上升到一定电压值时,复位结束。本发明通过上述复位电路的输入端与从控制器的RX接口连接,输出端与复位端连接,无需要通过专用的IO管脚,解决了由主控制器的IO管脚发送复位信号给从控制器时,需要占用专用的IO管脚和通讯线缆、连接器口线等宝贵资源的问题。
进一步的,所述Q1和Q2均为N型MOS管。
从上述描述可知,通过上述结构,能够有效实现从控制器的复位。
进一步的,所述电源的电压为预设电压值。
进一步的,所述主控制器包括第一TX接口、第一RX接口和第一地线接口;所述从控制器包括TX接口、所述RX接口和地线接口;
所述第一TX接口和RX接口通过UART串口连接;所述第一RX接口和TX接口通过UART串口连接;所述第一地线接口与所述地线接口连接。
其中,上述的第一TX接口是主控制器用于发送串口数据至从控制器的接口;上述的第一RX接口是主控制器用于接收从控制器发送的串口数据的接口;上述的TX接口是从控制器用于发送串口数据至主控制器的接口;上述的RX接口是从控制器用于接收主控制器发送的串口数据的接口。
从上述描述可知,通过上述结构,能够实现主控制器与从控制器两者之间正常的数据传输。
进一步的,将UART串口替换为SPI串口或I2C串口。
从上述描述可知,通过上述的串口,能够有效实现数据通讯,以及从控制器的复位。
进一步的,所述C1电容为预设第一电容值,所述C2为预设第二电容值,所述R1为预设第一电阻值,所述R2为预设第二电阻值。
从上述可知,通过上述电容值及电阻值,能够保证主控制器与从控制器正常通讯时,并不能使得输出端输出低电平信号。
请参照图2,本发明提供了一种采用所述的分时复用的复位装置的复位方法,包括以下步骤:
S1:当主控制器接到复位指令时,调节串口的波特率为预设的第一值;
S2:主控制器通过所述串口发送预设数据至从控制器;
S3:所述从控制器的RX接口通过复位电路与从控制器的复位端连接;从控制器的RX接口接收到连续的低电平信号后,通过复位电路传输至复位端,以完成所述从控制器的复位操作。
从上述描述可知,本发明提供了一种分时复用的复位方法,主控制器通过串口与从控制器连接;当主控制器接到复位指令时,调节串口的波特率为第一值;
主控制器通过串口发送数据至从控制器,从控制器的RX接口接收到连续的低电平信号,通过复位电路传输至复位端,以完成所述从控制器的复位操作。本发明通过上述的串口能够实现分时复用的功能,当主控制器需要向从控制器传输数据时通过上述串口能够实现,当需要对从控制器进行复位时,通过调节串口的波特率为第一值,能够使主控制器长时间发送低电平信号,并通过将RX接口通过复位电路与从控制器的复位端连接,以完成所述从控制器的复位操作,本发明解决了由主控制器的IO管脚发送复位信号给从控制器时,需要占用专用的IO管脚和通讯线缆、连接器口线等宝贵资源的问题。
其中,上述的RX接口是用于接收主控制器发送的串口数据的接口;上述的预设的第一值小于串口在正常通讯(非复位时)时的波特率。
进一步的,所述的分时复用的复位方法,所述从控制器的RX接口接收到连续的低电平信号后,通过复位电路传输至复位端之后还包括:主控制器设置所述串口波特率为预设的第二值。
从上述描述可知,上述第二值为串口正常通讯时的波特率,通过上述方法,能够快速完成从控制器的复位重启,提高了复位效率,以保证主控制器与从控制器之间的正常通讯功能。
进一步的,所述的分时复用的复位方法,将所述S3替换为:
所述从控制器的RX接口通过总线扩展器GPIO与从控制器的复位端连接;从控制器的RX接口接收到连续的低电平信号,通过GPIO传输至复位端,以完成所述从控制器的复位操作。
从上述描述可知,通过上述不同的方式,也能够使复位端接收连续的低电平信号,保证从控制器复位的正常进行。
进一步的,所述的分时复用的复位方法,所述主控制器通过所述串口发送预设数据至从控制器具体为:
主控制器根据预存的预设数据,生成第一数据;所述预设数据为0x00数据;
所述第一数据包括一位起始位、八位数据位和一位检验位;所述第一数据起始位、数据位和检验位均为零;
主控制器发送第一数据至从控制器。
从上述描述可知,通过上述方法,使得在复位时,从控制器能够接收到连续的低电平,以完成从控制器的复位;同时主、从控制器之间进行串口通讯时,传输的数据格式与上述第一数据的格式相同,即本发明实现了分时复用功能,且不改变主、从控制器之间传输数据格式,通过改变串口的皮特率及使传输的数据中的每一位均为零,即可实现上述功能。
进一步的,所述的分时复用的复位方法,所述串口为UART串口、SPI串口或I2C串口。
其中,UART:是通用异步收发传输器(Universal Asynchronous Receiver/Transmitter)的缩写,通常简称为“串口”,由TX(发送数据)和RX(接收数据)两根信号线组成;SPI:是串行外设接口(Serial Peripheral Interface)的缩写,是一种高速的,全双工,同步的通信总线;I2C是集成电路总线(Inter-Int egrated Circuit)的缩写,由串行数据线SDA和串行时钟线SCL组成。
从上述描述可知,通过上述串口均能够实现上述复位功能。
请参照图3,本发明提供了一种分时复用的复位终端,包括主控制器、从控制器和所述复位电路;所述主控制器通过串口与从控制器连接,所述从控制器的RX接口通过复位电路与从控制器的复位端连接;所述主控制器包括第一存储器1、第一处理器2及存储在第一存储器1上并可在第一处理器2上运行的第一计算机程序;所述从控制器包括第二存储器3、第二处理器4及存储在第二存储器3上并可在第二处理器4上运行的第二计算机程序;所述第一处理器2执行所述第一计算机程序时实现以下步骤:
S1:当接到复位指令时,调节串口的波特率为预设的第一值;
S2:通过所述串口发送预设数据至从控制器;
所述第二处理器4执行所述第二计算机程序时实现以下步骤:
S3:RX接口接收到连续的低电平信号后,通过复位电路传输至复位端,以完成所述从控制器的复位操作。
从上述描述可知,本发明提供了一种分时复用的复位终端,主控制器通过串口与从控制器连接;当主控制器接到复位指令时,调节串口的波特率为第一值;主控制器通过串口发送数据至从控制器,从控制器的RX接口接收到连续的低电平信号,通过复位电路传输至复位端,以完成所述从控制器的复位操作。本发明通过上述的串口能够实现分时复用的功能,当主控制器需要向从控制器传输数据时通过上述串口能够实现,当需要对从控制器进行复位时,通过调节串口的波特率为第一值,能够使主控制器长时间发送低电平信号,并通过将RX接口通过复位电路与从控制器的复位端连接,以完成所述从控制器的复位操作,本发明解决了由主控制器的IO管脚发送复位信号给从控制器时,需要占用专用的IO管脚和通讯线缆、连接器口线等宝贵资源的问题。
其中,上述的RX接口是用于接收主控制器发送的串口数据的接口;上述的预设的第一值小于串口在正常通讯(非复位时)时的波特率。
进一步的,所述的一种分时复用的复位终端,所述从控制器的RX接口接收到连续的低电平信号后,通过复位电路传输至复位端之后,所述第一处理器执行第一计算机程序实现的步骤还包括:设置所述串口波特率为预设的第二值。
从上述描述可知,上述第二值为串口正常通讯时的波特率,通过上述终端,能够快速完成从控制器的复位重启,提高了复位效率,以保证主控制器与从控制器之间的正常通讯功能。
进一步的,所述的一种分时复用的复位终端,将“所述从控制器的RX接口通过复位电路与从控制器的复位端连接”替换为“所述从控制器的RX接口通过总线扩展器GPIO与从控制器的复位端连接”;并将所述S3替换为:
RX接口接收到连续的低电平信号,通过GPIO传输至复位端,以完成所述从控制器的复位操作。
从上述描述可知,通过上述不同的方式,也能够使复位端接收连续的低电平信号,保证从控制器复位的正常进行。
进一步的,所述的一种分时复用的复位终端,通过所述串口发送预设数据至从控制器具体为:
根据预存的预设数据,生成第一数据;所述预设数据为0x00数据;
所述第一数据包括一位起始位、八位数据位和一位检验位;所述第一数据起始位、数据位和检验位均为零;
发送第一数据至从控制器。
从上述描述可知,通过上述方法,使得在复位时,从控制器能够接收到连续的低电平,以完成从控制器的复位;同时主、从控制器之间进行串口通讯时,传输的数据格式与上述第一数据的格式相同,即本发明实现了分时复用功能,且不改变主、从控制器之间传输数据格式,通过改变串口的皮特率及使传输的数据中的每一位均为零,即可实现上述功能。
进一步的,所述的一种分时复用的复位终端,所述串口为UART串口、SPI串口或I2C串口。
从上述描述可知,通过上述串口均能够实现上述复位功能。
请参照图1,本发明的实施例一为:
本发明提供了一种分时复用的复位装置,包括复位电路、主控制器和与主控制器通过串口连接的从控制器;
所述复位电路包括第一MOS管Q1、第二MOS管Q2、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、电源、地线、输入端和输出端;所述从控制器的RX接口与输入端连接,所述输入端与Q1的栅极连接,所述Q1的源极和C1的一端分别与地线连接;所述Q1的漏极和C1的另一端分别与R1的一端连接;所述Q1的漏极和C1的另一端分别与Q2的栅极连接,所述Q2的源极和C2的一端分别与地线连接;所述Q2的漏极和C2的另一端分别与R2的一端连接;所述R1的另一端和R2的另一端分别与电源连接;所述Q2的漏极和C2的另一端分别与输出端连接;所述输出端与从控制器的复位端连接;
其中,输入端为图1中的UART_RX;输出端为图1中的/Resetout;
所述Q1和Q2均为N型MOS管;所述电源的电压为预设电压值。所述主控制器包括第一TX接口、第一RX接口和第一地线接口;所述从控制器包括TX接口、所述RX接口和地线接口;所述第一TX接口和RX接口通过UART串口连接;所述第一RX接口和TX接口通过UART串口连接;所述第一地线接口与所述地线接口连接;所述C1电容为预设第一电容值,所述C2为预设第二电容值,所述R1为预设第一电阻值,所述R2为预设第二电阻值;
其中,预设电压值为3.3V,第一电阻和第二电阻值均为20KΩ,所述第一电容值和第二电容值匀为10uF。
本发明的实施例二为:
本发明的实施例二与实施例一的区别在于,将UART串口替换为SPI串口或I2C串口。
请参照图2,本发明的实施例三为:
本发明提供了一种采用实施例一中的分时复用的复位装置的复位方法,包括以下步骤:
S1:主控制器通过串口与从控制器连接;当主控制器接到复位指令时,调节串口的波特率为预设的第一值;
优选的,第一值为50bps;
其中,第一值小于主控制器与从控制器正常通讯时串口的波特率值(9600bps);即通过减少上述串口的波特率,增大低电平信号的传输时间;
S2:主控制器通过所述串口发送预设数据至从控制器;
其中,所述主控制器通过所述串口发送预设数据至从控制器具体为:
主控制器根据预存的预设数据,生成第一数据;所述预设数据为0x00数据;
所述第一数据包括一位起始位、八位数据位和一位检验位;所述第一数据起始位、数据位和检验位均为零;
主控制器发送第一数据至从控制器。
S2:所述从控制器的RX接口通过复位电路与从控制器的复位端连接;从控制器的RX接口接收到连续的低电平信号(零电压信号)后,通过复位电路传输至复位端;主控制器设置所述串口波特率为预设的第二值,从而完成所述从控制器的复位重启操作;
其中,优选的,第二值为9600bps;通过上述方法,能够使得复位端输入的低电平持续时间为200ms,完成从控制器的复位操作。
其中,所述串口为UART串口、SPI串口或I2C串口。
本发明的实施例四为:
本实施例四与实施例三的区别在于,将所述S3替换为:
所述从控制器的RX接口通过总线扩展器GPIO与从控制器的复位端连接;从控制器的RX接口接收到连续的低电平信号,通过GPIO传输至复位端,以完成所述从控制器的复位操作。
请参照图3,本发明的实施例五为:
本发明提供了一种分时复用的复位终端,包括主控制器、从控制器和所述复位电路;所述主控制器通过串口与从控制器连接,所述从控制器的RX接口通过复位电路与从控制器的复位端连接;所述主控制器包括第一存储器1、第一处理器2及存储在第一存储器1上并可在第一处理器2上运行的第一计算机程序;所述从控制器包括第二存储器3、第二处理器4及存储在第二存储器3上并可在第二处理器4上运行的第二计算机程序;所述第一处理器2执行所述第一计算机程序时实现以下步骤:
S1:当接到复位指令时,调节串口的波特率为预设的第一值;
优选的,第一值为50bps;
其中,第一值小于主控制器与从控制器正常通讯时串口的波特率值(9600bps);即通过减少上述串口的波特率,增大低电平信号的传输时间;
S2:通过所述串口发送预设数据至从控制器;
其中,通过所述串口发送预设数据至从控制器具体为:
根据预存的预设数据,生成第一数据;所述预设数据为0x00数据;
所述第一数据包括一位起始位、八位数据位和一位检验位;所述第一数据起始位、数据位和检验位均为零;
发送第一数据至从控制器。
所述第二处理器4执行所述第二计算机程序时实现以下步骤:
S3:RX接口接收到连续的低电平信号(零电压信号)后,通过复位电路传输至复位端;
所述第一处理器2执行所述第一计算机程序时实现的步骤还包括:
S4:主控制器设置所述串口波特率为预设的第二值,从而完成所述从控制器的复位重启操作;
其中,优选的,第二值为9600bps;通过上述方法,能够使得复位端输入的低电平持续时间为200ms,完成从控制器的复位操作。
其中,所述串口为UART串口、SPI串口或I2C串口。
本发明的实施例六为:
本实施例六与实施例五的区别在于,将“所述从控制器的RX接口通过复位电路与从控制器的复位端连接”替换为“所述从控制器的RX接口通过总线扩展器GPIO与从控制器的复位端连接”;并将所述S3替换为:
RX接口接收到连续的低电平信号,通过GPIO传输至复位端,以完成所述从控制器的复位操作。
请参照图1、图4和图5,本发明的实施例七为:
在使用UART串口进行通信的多控制器系统中,如图4所示,主控制器和从控制器之间使用UART_TX、UART_RX、GND三根线缆进行连接,其中UART_TX是从控制器发送给主控制器的线缆,UART_RX是主控制器发送给从控制器的线缆。UART串口信号时序如图5所示,从控制器的RX接口在空闲时会保持高电平,由高电平变为低电平则产生1个起始位,紧跟着是8个数据位和1个可选的停止位,之后变为高电平产生停止位完成一次通信。UART的传输特点是最多保持连续10个位的低电平。
本发明使用UART通信串口中的RX接口,通过特殊设计的电路,产生复位信号,进而复位控制器芯片。电路如图1所示,包括两颗N型MOS管:Q1和Q2、两颗电阻:R1和R2、两颗电容:C1和C2。
当串口处于空闲状态时,从控制器的RX接口的信号保持高电平,Q1导通,C1电压等于0V,Q2关断,/Reset_out信号的电压等于VCC。
当串口处于通信状态时,从控制器的RX接口的信号有高低电平交替产生,高电平时,Q1导通,C1电压等于0V,Q2关断,C2电压等于VCC;低电平时,Q1截止,VCC通过R1给C1缓慢充电,但由于UART_RX最多保持连续10个位的低电平,只要UART_RX一产生高电平,Q1就会导通,C1马上会放电到0V,因此C1电压始终较低,无法开启Q2,/Reset_out信号的电压等于VCC。
当主控制器需要对从控制器进行复位时,主控制器只要把UART的波特率设置成非常小的值(如50bps),然后发送0x00数据,产生连续9个位的低电平数据,低电平持续时间几十到几百个ms,或者直接把RX接口配置成GPIO并输出长时间的低电平。此时,Q1截止,VCC通过R1给C1充电,使得C1电压高于Q2的开启门限值,Q2导通使C2快速放电,/Reset_out信号迅速降低为0V,产生复位信号。
当复位结束后,主控器再将UART的波特率设置为正常值(9600bps),或者重新将UART_RX口线配置回UART功能,UART_RX输出高电平,Q1导通,C1快速放电,Q2截止,VCC通过R2给C2缓慢充电,/Reset_out电压缓慢上升超过从控制器复位管脚的门限值,复位结束,从控制器开始工作。
此外,刚开机时,VCC上电后,/Reset_out电压缓慢上升,R2和C2也可以实现从控制器的上电复位。
本发明的实施例七为:
UART串口的通信波特率为9600bps,VCC为3.3V,Q1和Q2可选BSS138(导通门限为0.9V),R1和R2可选20KΩ,C1和C2可选10uF,从控制器的复位高电平门限为2V。
当串口处于空闲状态下,UART_RX为高电平3.3V,Q1导通,C1为0V,Q2截止,/Reset_out为3.3V,从控制器正常工作。
当串口处于通信状态下,最恶劣的情况是发送0x00数据,产生连续的10位低电平,低电平持续时间为1ms,此时Q1截止,C1充电到0.015V,远低于Q2的导通电压门限,不足以使Q2导通,之后产生高电平(3.3V)的停止位,Q1导通,C1迅速放电到0V。因此在串口通信过程中,Q2始终截止,任何通信数据对复位都不产生影响。
当需要对从控制器进行复位时,将主控制器的串口波特率设置成非常小的值(如50bps),发送数据0x00,产生连续的10位低电平,低电平持续时间为200ms,此时Q1截止,C1充电到2V,远高于Q2的导通电压门限,Q2导通,C2迅速放电,/Reset_out输出低电平0V,使得从控制器复位。之后产生高电平(3.3V)的停止位,Q1导通,C1迅速放电到0V,Q2截止,VCC通过R2缓慢给C2充电,约210ms后,/Reset_out上升到高于2V,复位结束。另一种方法是需要复位时,主控制器将UART_RX口线配置为GPIO,并输出低电平0V超过一定时间(如200ms),然后再将UART_RX配置为正常波特率的UART串口功能,工作过程同实施六,不再赘述。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等同变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (15)
1.一种分时复用的复位装置,其特征在于,包括复位电路、主控制器和与主控制器通过串口连接的从控制器;
所述复位电路包括第一MOS管Q1、第二MOS管Q2、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、电源、地线、输入端和输出端;所述从控制器的RX接口与输入端连接,所述输入端与Q1的栅极连接,所述Q1的源极和C1的一端分别与地线连接;所述Q1的漏极和C1的另一端分别与R1的一端连接;所述Q1的漏极和C1的另一端分别与Q2的栅极连接,所述Q2的源极和C2的一端分别与地线连接;所述Q2的漏极和C2的另一端分别与R2的一端连接;所述R1的另一端和R2的另一端分别与电源连接;所述Q2的漏极和C2的另一端分别与输出端连接;所述输出端与从控制器的复位端连接。
2.根据权利要求1所述的分时复用的复位装置,其特征在于,所述Q1和Q2均为N型MOS管。
3.根据权利要求1所述的分时复用的复位装置,其特征在于,所述电源的电压为预设电压值。
4.根据权利要求1所述的分时复用的复位装置,其特征在于,所述主控制器包括第一TX接口、第一RX接口和第一地线接口;所述从控制器包括TX接口、所述RX接口和地线接口;
所述第一TX接口和RX接口通过UART串口连接;所述第一RX接口和TX接口通过UART串口连接;所述第一地线接口与所述地线接口连接。
5.根据权利要求4所述的分时复用的复位装置,其特征在于,将UART串口替换为SPI串口或I2C串口。
6.根据权利要求5所述的分时复用的复位装置,其特征在于,所述C1电容为预设第一电容值,所述C2为预设第二电容值,所述R1为预设第一电阻值,所述R2为预设第二电阻值。
7.一种采用权利要求1-6任意一项所述的分时复用的复位装置的复位方法,其特征在于,包括以下步骤:
S1:当主控制器接到复位指令时,调节串口的波特率为预设的第一值;
S2:主控制器通过所述串口发送预设数据至从控制器;
S3:所述从控制器的RX接口通过复位电路与从控制器的复位端连接;从控制器的RX接口接收到连续的低电平信号后,通过复位电路传输至复位端,以完成所述从控制器的复位操作。
8.根据权利要求7所述的分时复用的复位方法,其特征在于,所述从控制器的RX接口接收到连续的低电平信号后,通过复位电路传输至复位端之后还包括:主控制器设置所述串口波特率为预设的第二值。
9.根据权利要求7所述的分时复用的复位方法,其特征在于,将所述S3替换为:
所述从控制器的RX接口通过总线扩展器GPIO与从控制器的复位端连接;从控制器的RX接口接收到连续的低电平信号,通过GPIO传输至复位端,以完成所述从控制器的复位操作。
10.根据权利要求7所述的分时复用的复位方法,其特征在于,所述主控制器通过所述串口发送预设数据至从控制器具体为:
主控制器根据预存的预设数据,生成第一数据;所述预设数据为0x00数据;
所述第一数据包括一位起始位、八位数据位和一位检验位;所述第一数据起始位、数据位和检验位均为零;
主控制器发送第一数据至从控制器。
11.根据权利要求7所述的分时复用的复位方法,其特征在于,所述串口为UART串口、SPI串口或I2C串口。
12.一种分时复用的复位终端,其特征在于,包括主控制器、从控制器和如权利要求1-6任意一项的所述复位电路;所述主控制器通过串口与从控制器连接,所述从控制器的RX接口通过复位电路与从控制器的复位端连接;所述主控制器包括第一存储器、第一处理器及存储在第一存储器上并可在第一处理器上运行的第一计算机程序;所述从控制器包括第二存储器、第二处理器及存储在第二存储器上并可在第二处理器上运行的第二计算机程序;所述第一处理器执行所述第一计算机程序时实现以下步骤:
S1:当接到复位指令时,调节串口的波特率为预设的第一值;
S2:通过所述串口发送预设数据至从控制器;
所述第二处理器执行所述第二计算机程序时实现以下步骤:
S3:RX接口接收到连续的低电平信号后,通过复位电路传输至复位端,以完成所述从控制器的复位操作。
13.根据权利要求12所述的分时复用的复位终端,其特征在于,所述从控制器的RX接口接收到连续的低电平信号后,通过复位电路传输至复位端之后,所述第一处理器执行第一计算机程序实现的步骤还包括:设置所述串口波特率为预设的第二值。
14.根据权利要求12所述的分时复用的复位终端,其特征在于,将“所述从控制器的RX接口通过复位电路与从控制器的复位端连接”替换为“所述从控制器的RX接口通过总线扩展器GPIO与从控制器的复位端连接”;并将所述S3替换为:
RX接口接收到连续的低电平信号,通过GPIO传输至复位端,以完成所述从控制器的复位操作。
15.根据权利要求12所述的分时复用的复位终端,其特征在于,通过所述串口发送预设数据至从控制器具体为:
根据预存的预设数据,生成第一数据;所述预设数据为0x00数据;
所述第一数据包括一位起始位、八位数据位和一位检验位;所述第一数据起始位、数据位和检验位均为零;
发送第一数据至从控制器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2018/124971 WO2020133246A1 (zh) | 2018-12-28 | 2018-12-28 | 一种分时复用的复位装置、方法、及终端 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109844685A true CN109844685A (zh) | 2019-06-04 |
Family
ID=66883764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880002683.0A Pending CN109844685A (zh) | 2018-12-28 | 2018-12-28 | 一种分时复用的复位装置、方法、及终端 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109844685A (zh) |
WO (1) | WO2020133246A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111208892A (zh) * | 2020-01-10 | 2020-05-29 | 江苏钜芯集成电路技术股份有限公司 | 一种用串行i2c信号对芯片系统实现复位的方法 |
CN111694785A (zh) * | 2020-05-20 | 2020-09-22 | 哈尔滨工业大学 | 反馈型的uart自适应波特率系统及自适应波特率方法 |
CN112162944A (zh) * | 2020-10-15 | 2021-01-01 | 珠海格力电器股份有限公司 | 串口通讯的控制方法、处理器、串口通讯系统和存储介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023041303A1 (en) * | 2021-09-16 | 2023-03-23 | Hunter Douglas Industries B.V. | Reset device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104123169A (zh) * | 2014-08-14 | 2014-10-29 | 万高(杭州)科技有限公司 | 芯片复位方法、被控芯片和嵌入式系统 |
CN104953992A (zh) * | 2015-06-03 | 2015-09-30 | 广东欧珀移动通信有限公司 | 一种复位电路及电子设备 |
CN204697033U (zh) * | 2015-06-12 | 2015-10-07 | Tcl通力电子(惠州)有限公司 | 系统复位电路和电子设备 |
CN105204600A (zh) * | 2015-09-16 | 2015-12-30 | 上海斐讯数据通信技术有限公司 | 一种i2c总线复用实现集成芯片复位方法、系统及电子设备 |
CN105988541A (zh) * | 2015-02-06 | 2016-10-05 | 钜泉光电科技(上海)股份有限公司 | 一种电能计量芯片的通信复位方法及系统 |
CN206432968U (zh) * | 2016-12-30 | 2017-08-22 | 深圳飞安瑞科技股份有限公司 | 一款防单片机死机电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7881813B2 (en) * | 2006-06-16 | 2011-02-01 | Freescale Semiconductor, Inc. | System and method for sharing reset and background communication on a single MCU pin |
CN102387074B (zh) * | 2011-10-18 | 2015-01-07 | 迈普通信技术股份有限公司 | 业务线卡在位检测及复位方法及一种主控制卡和业务线卡 |
CN106843434B (zh) * | 2016-12-16 | 2019-12-03 | 蚌埠电子信息产业技术研究院 | 一种利用串口通信控制cpu复位的电路 |
CN208241642U (zh) * | 2018-06-07 | 2018-12-14 | 璇飞(武汉)科技有限公司 | 一种基于单片机串口编程的复位电路 |
-
2018
- 2018-12-28 CN CN201880002683.0A patent/CN109844685A/zh active Pending
- 2018-12-28 WO PCT/CN2018/124971 patent/WO2020133246A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104123169A (zh) * | 2014-08-14 | 2014-10-29 | 万高(杭州)科技有限公司 | 芯片复位方法、被控芯片和嵌入式系统 |
CN105988541A (zh) * | 2015-02-06 | 2016-10-05 | 钜泉光电科技(上海)股份有限公司 | 一种电能计量芯片的通信复位方法及系统 |
CN104953992A (zh) * | 2015-06-03 | 2015-09-30 | 广东欧珀移动通信有限公司 | 一种复位电路及电子设备 |
CN204697033U (zh) * | 2015-06-12 | 2015-10-07 | Tcl通力电子(惠州)有限公司 | 系统复位电路和电子设备 |
CN105204600A (zh) * | 2015-09-16 | 2015-12-30 | 上海斐讯数据通信技术有限公司 | 一种i2c总线复用实现集成芯片复位方法、系统及电子设备 |
CN206432968U (zh) * | 2016-12-30 | 2017-08-22 | 深圳飞安瑞科技股份有限公司 | 一款防单片机死机电路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111208892A (zh) * | 2020-01-10 | 2020-05-29 | 江苏钜芯集成电路技术股份有限公司 | 一种用串行i2c信号对芯片系统实现复位的方法 |
CN111208892B (zh) * | 2020-01-10 | 2022-04-01 | 江苏钜芯集成电路技术股份有限公司 | 一种用串行i2c信号对芯片系统实现复位的方法 |
CN111694785A (zh) * | 2020-05-20 | 2020-09-22 | 哈尔滨工业大学 | 反馈型的uart自适应波特率系统及自适应波特率方法 |
CN111694785B (zh) * | 2020-05-20 | 2023-08-15 | 哈尔滨工业大学 | 反馈型的uart自适应波特率系统及自适应波特率方法 |
CN112162944A (zh) * | 2020-10-15 | 2021-01-01 | 珠海格力电器股份有限公司 | 串口通讯的控制方法、处理器、串口通讯系统和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
WO2020133246A1 (zh) | 2020-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109844685A (zh) | 一种分时复用的复位装置、方法、及终端 | |
TWI733752B (zh) | 用於旁波帶通訊之系統及方法、以及實體非暫時性計算機可讀媒體 | |
CN107368441B (zh) | 用于USB输电的可配置且功率优化的集成栅极驱动器及Type-C SoC | |
CN102750252B (zh) | Usb/uart接口复用电路及使用该电路的电子设备 | |
CN103092175B (zh) | I2c主设备与从设备之间串行时钟线scl控制的方法及装置 | |
CN106301342B (zh) | 接口电路及终端设备 | |
CN103095855B (zh) | I2c通信接口装置 | |
CN103823776A (zh) | 面向主从设备通信的单总线及通信方法 | |
KR20090028618A (ko) | 낮은 전력 및 낮은 핀 카운트 양방향성 듀얼 데이터 레이트디바이스 인터커넥트 인터페이스 | |
WO2018112239A1 (en) | Hard reset over i3c bus | |
CN106951383A (zh) | 一种提高pcie数据通道使用率的主板及方法 | |
EP2972967A1 (en) | Single wire programming and debugging interface | |
CN105807886B (zh) | 一种芯片唤醒系统及方法以及移动终端 | |
CN100593163C (zh) | 用于连接串口或通用串行总线架构接口装置 | |
CN102298564B (zh) | 一种防止i2c读写错误的方法 | |
CN108153626B (zh) | 一种usb、串口复用与安全隔离系统 | |
CN105468549B (zh) | 芯片装置及其电子系统 | |
CN206353315U (zh) | 一种自动检测芯片上电并发送3b指令信号的电路 | |
CN107153456A (zh) | Otg连接控制方法、otg连接控制装置及电子设备 | |
CN109416678A (zh) | 加速型i3c主设备停止 | |
CN201130374Y (zh) | 自动识别连接串口或通用串行总线架构接口的装置 | |
US6874047B1 (en) | System and method for implementing an SMBus/I2C interface on a network interface card | |
CN214151642U (zh) | 一种计算机电源适配电路 | |
CN212965358U (zh) | 一种具有负载接入自动唤醒功能的断线检测电路及充电宝 | |
CN208588479U (zh) | 一种使用单线总线技术的温度传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190604 |