CN103823776A - 面向主从设备通信的单总线及通信方法 - Google Patents

Abstract

本发明公开一种面向主从设备通信的单总线，该单总线用于实现主控制器与至少一个从器件间的半双工双向通信及电源传输，该单总线通过一数据及电源传输引脚和一接地引脚与该从设备连接。本发明同时公开一种面向主从设备通信的单总线通讯方式。

Description

面向主从设备通信的单总线及通信方法

技术领域

本发明涉及通信领域，特别涉及在嵌入式应用系统中集成电路芯片与外设通信的方面，是一种新型面向主从设备通信的串行总线的实现方法。

背景技术

降低任何嵌入式设计的体积和成本的常用方法是使用具有较少I/O引脚的通信总线。虽然从并行总线发展到串行总线可明显减小体积和降低成本，但是从一种串行总线发展为另一种具有较少引脚的串行总线也很有用。用串行总线替代并行总线时，传输速度是一个关键参数。在小体积是最重要参数的设计中，使用具有较少引脚的串行总线很有优势。

随着微电子与通信总线技术的发展，在集成电路芯片中集成有多种不同的串行接口。在同步接口中，I²C与SPI总线的使用逐渐成为当前实现通信最有效的解决方案。I²C双向二进制串行总线包含两条总线，一条串行数据线SDA和一条时钟线SCL。SPI是一种同步的全双工通信总线，在芯片的管脚上占用四根线，分别是：设备选择线SS、时钟线SCK、串行输出数据线SDO、串行输入数据线SDI。相对于并行总线，I²C与SPI占用的端口资源更少，因而大大减少了电路板的空间和芯片管脚的数量，降低了互联成本。

在异步串口中，常用的有UNI/O和UART总线。UNI/O总线是一种新的单线总线标准，采用3引脚封装，支持电源、地和数据连接，数据线用来传输时钟和数据，使用曼彻斯特编码进行通信。UART总线是异步串口，因此一般比前两种同步串口的结构要复杂很多，一般由波特率产生器(产生的波特率等于传输波特率的16倍)、UART接收器、UART发送器组成，硬件上由两根线，一根用于发送，一根用于接收。

随着嵌入式系统小型化的发展趋势，市场对减少器件间通信所用的I/O引脚数的需求与日俱增。小型化系统的下一步发展就是寻求更小的、使用单个I/O进行通信的总线。虽然现有的总线技术都有各自的优势，但针对目前小型化系统的发展趋势，这些总线都难以满足这种技术需求。因此，发明使用单总线进行通信的总线就显得特别有意义。

发明内容

为了克服现有技术中存在的缺陷，本发明提供一种可以使用单总线进行通信的总线。

为了实现上述发明目的，本发明公开一种面向主从设备通信的单总线，其特征在于，该单总线用于实现主控制器与至少一个从器件间的半双工双向通信及电源传输。

更进一步地，该单总线为三端结构，分别为数据输入端、数据输出端、数据及电源传输端。

更进一步地，该单总线的数据输入端、数据输出端与该主控制器连接，该从器件以漏极开路的方式连接该单总线的数据及电源传输端。

更进一步地，该单总线的数据输入端连接一电阻。

更进一步地，该从设备的工作电源通过一从设备内部的线性稳压器从该单总线的数据及电源传输端获取。

更进一步地，本发明同时公开一种面向主从设备通信的通信方法，其特征在于，包括：利用一单总线实现主控制器与至少一个从器件间的半双工双向通信及电源传输。

更进一步地，该单总线为三端结构，分别为数据输入端、数据输出端、数据及电源传输端，该单总线的数据输入端、数据输出端与该主控制器连接，该单总线的数据及电源传输端与该从器件连接。

更进一步地，该利用一单总线实现主控制器与至少一个从器件间的半双工双向通信及电源传输具体包括：定义该单总线的高低电平分别为V_IH与V_IL，数据传输的位周期为T_b；数据输入时，通过该主控制器向该从器件发送不同占空比的高低电平信号实现；数据输出时，所述主控制器要持续向从设备发送高低电平分别为V_IH与V_IL的方波信号，主控制器通过检测总线数据输出端高电平信号的电压值来判断从设备的输出信号。

更进一步地，该数据输入时，在一个位周期中，若高电平与低电平的比例为1：n(5≤n≤15)，则传输的数据为0；在一个位周期中，若高电平与低电平的比例为1:1，则传输的数据为1。

更进一步地，该数据输出时，当该从器件输出数据为0时，该单总线的高电平被拉低，当该从器件输出数据为1时，该单总线的高电平不变。

与现有技术相比较，本发明所公开的采用单根总线完成主从器件间通信的技术方案有效减少了器件通信所需要的I/O数量，满足了技术需求。由于从器件是通过内部线性稳压器LDO从总线VCCIO上获取工作电压，因此相对于其他的寄生供电技术，本发明所阐述的方案使器件工作更加稳定，数据传输的速率不受供电的影响。

附图说明

关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。

图1是本发明所示的总线的结构示意图；

图2是本发明所示总线的数据输入示意图；

图3是本发明所示总线的数据输出示意图；

图4是本发明所示总线的基本字节传输帧结构的示意图；

图5是本发明所示总线的包含保持过程的字节传输帧结构示意图；

图6是本发明所示总线的完整通信帧格式；

图7是本发明所示总线的从机与主机的接口原理图；

图8是本发明所示总线的从机内部电路示意图。

具体实施方式

下面结合附图详细说明本发明的具体实施例。

本发明仅用一根数据线就可以实现主控制器与一个或一个以上从器件之间的半双工双向通信，从器件的工作电源可通过线性稳压器LDO从总线上获取不需要单独的电源支持。概括来说，支持Sino总线（所述单总线的简称）的器件用一个双向VCCIO端口与VSS就可以保证从器件全速运行，工作电源不再需要通过VDD管脚外接电源来实现，这样器件的接口数目将大大减小。

Sino总线是一种单主机多从机的总线系统，总线可以挂载多个从器件，每种从器件采用漏极开路的方式连接到总线上，总线不需要外接上拉电阻。总线上的每个从器件都有唯一的特征编码，主机可以发送相应的特征编码来选择与之通信的从设备。Sino器件在工作时不能主动的发送数据，只有在主控制器对其进行命令指示时才会响应。图1是本发明所示的总线的结构示意图。如图1所示，主控制器的数据输入端VCCI和数据输出端VCCO均与从机的数据输入输出口VCCIO连接，电源也通过该VCCIO端提供给从机。主机向从机数据输入时

本发明解决其技术问题所采用的技术方案如下：

1.数据的输入输出与供电方式的实现

如图1所示，数据的输入和输出都是通过VCCIO引脚。定义数据总线VCCIO上的高低电平分别为V_IH与V_IL，数据传输的位周期为T_b。其中，V_IH、V_IL、T_b的大小可由用户根据实际情况定义。V_IL与V_IH的电压值需保证从器件能正确的捕获总线VCCIO所传输的信号，且保证从器件能从VCCIO上获得稳定的工作电压。T_b的大小决定数据传输的速率。为了解释说明本专利，本文中定义V_IH为5.9V，V_IL为4.2V，T_b为8us。

（1）数据输入

数据输入是主器件通过VCCI向从器件送入5.9V/4.2V的不同占空比的高低电平信号来实现。0/1的定义如下：在一个位周期中，若高电平与低电平的比例为1：n(5≤n≤15)，则传输的数据为0；在一个位周期中，若高电平与低电平的比例为1:1，则传输的数据为1。

如图2所示，在位周期为8us的时间内，数据0是0.5us的高电平和7.5us的低电平，数据1是4us的高电平和4us的低电平。

（2）数据输出

参照图1,数据输出时，主器件要持续通过VCCI向从器件发送5.9V/4.2V的方波信号。当从机输出数据0时(注意从机输出的数据1/0所对应的高低电平电压与芯片制造工艺的正常高低电平电压一致,不同于Sino总线所定义的高低电平电压)，从机内部的NMOS管导通，NMOS管与电阻R共同作用将总线上的高电平V_IH拉低，VCCO端的高电平电压也随之被拉低，拉低的幅度跟VCCI/VCCO之间串的电阻值有关，100ohm电阻可拉低约0.5V；当从机输出数据1时NMOS管不导通，总线高电平V_IH不被拉低。同时刻，主机通过检测VCCO端的高电平信号是5.9V或5.4V来判断从机输出1或0。如图3所示，从机输出数据0时，总线高电平被拉低到5.4V，输出的数据为10100110。

（3）供电方式

支持Sino总线端口的器件，其内部工作电源从总线VCCIO上获取。VCCIO在芯片内部经过一个线性稳压电源LDO向整个芯片输出稳定的工作电压。

2.总线信号的定义

总线有空闲和正常工作两种模式，总线在空闲模式时维持在低电平4.2V。以下为总线在正常工作时几种通信信号的定义。

（1）待机信号

待机信号是由主器件驱动总线电压至5.9V,并保持此状态300us以上形成的信号。待机信号通常用来通知总线上的所有从器件进入待机模式并使器件内部逻辑复位，也可以用来提前终止一条指令的执行。

（4）启动信号

启动信号用来使从器件进入正常工作模式，它由主器件发出，使总线由待机状态的5.9V跳变到4.2V来完成。

（5）应答信号

应答信号由被选定作为通信对象的从器件发出，当主器件向从器件发送完一帧指令、地址或数据时，从器件必须在末位给出响应，应答响应表明前面的操作已经完成。应答信号的实现过程为：主器件在发送指令、地址或数据的末尾接着发送数据1（占空比为50%），与此同时从器件发送应答信号将总线上数据1的高电平下拉至5.4V，从而实现从机应答。否则主器件将总线持续拉至5.9V，使其进入待机状态，终止通信。

3.总线的帧结构

在Sino总线上进行通信时，指令、数据和地址都是以字节为单位进行传送。一个字节都是8位，先送高位，后送低位。前一位送完后立即传送下一位，位与位之间没有延时。字节之后必须发送应答序列，进行从应答。每种指令、数据和地址的开始都有一段起始头，用来告诉从器件该段的功能。Sino总线在传送指令、数据和地址时，完整的帧结构为：起始头+指令/地址/数据。图4给出了正常使用时的基本字节帧结构。

另外，Sino总线也考虑了对主器件的中断功能的支持。当主器件与具有保持模式的从器件进行通信时，如果主器件在下一个传输周期中持续将总线拉低至4.2V，从器件就进入了保持模式。要维持在保持模式应继续使总线拉低至4.2V。当从器件处在保持模式时，主器件就可以进行对其他I／O设备的中断处理工作，中断处理结束后可通过发送一个上升沿来终止保持过程，并继续之前的通信。图5给出了包含保持过程的字节帧结构。

4.总线的命令序列

Sino总线的命令序列如下：

第一步：进入待机模式（通过发送待机脉冲实现）

第二步：启动传输并发送初始化指令

第三步：从机应答

第四步：发送操作指令

第五步：从机应答

第六步：发送地址/数据

第七步:从机应答

依次重复四、五、六、七，即可完成主从器件间的正常通信。每次访问单总线器件，必须严格遵守这个命令序列，如果出现序列混乱，则单总线器件不会响应主机。

本发明中，完整的一次通信帧格式如图6所示，主要分为初始化指令段、操作指令段、地址/数据段。初始化指令段包括所选择通信的从器件的特征编码和其他需要传输的指令。其中，特征编码是总线上每个器件所特有的地址编码，要访问该器件就必须先发送相应的特征编码。操作指令段包括对从器件进行读、写、以及地址设置等操作的指令，具体内容在从器件中定义。地址/数据段包括从器件内部存储单元的地址以及需要传输的数据。

不论是指令、地址还是数据，都是以字节为单位传输，一个字节都是8位，先送高位。字节之后必须发送应答序列，进行从应答。

下面结合附图详细说明本发明的具体实施例，本实施例是支持Sino总线协议的EEPROM存储器与上位机通信的实施方案。

1.硬件实现

EEPROM与上位机的接口原理图如图7所示，主机可由单片机充当，EEPROM作为从机，它通过VCCIO管脚连接到主机，主从器件采取共地连接。从器件的电源和数据都从VCCIO上获取，主器件通过总线向VCCIO引脚发送不同占空比的高低电平信号与从器件进行通信，高电平V_IH为5.9V，低电平V_IL为4.2V，位周期T_b为8us。其中，输入输出电平的定义如图2、图3所示。

关于数据输入的实现，可由单片机编程发出不同占空比的开关信号来选择5.9V/4.2V的信号与总线连接，从而实现电平的转换。

从器件内部数据的输入输出与电源的硬件实现如图8所示。在从器件内部，VCCIO通过一个线性稳压器LDO向整个芯片提供稳定的工作电压。关于数据输入采集，可以先将VCCIO经引脚输入后通过一个模拟电压比较器，将4.2V/5.9V的电平信号转换为芯片内部数字逻辑通用的高低电平0与1。转换后的数字信号经延时后作为触发器的时钟信号去采集延时前的数据本身，延时时间应大于数据0所对应高电平的时间（如图2中的0.5us）。根据图2输入信号的定义，如果触发器采集到高电平5.9V，则VCCIO传输的数据是1，否则为0。触发器的输出经过内部数字逻辑电路转换便可以实现所要的功能。关于数据输出，可以将内部输出信号以漏极开路的方式连接至VCCIO引脚。

2.命令序列定义

本实施例的通信帧格式，请参见图5。对EEPROM进行读写操作，共有四种操作命令，分别为地址设置、地址加一、数据写入、数据读出。初始化命令由8位从器件的特征编码组成，在选择从器件的同时对其进行初始化。EEPROM的命令序列的具体内容如下所示，每种命令的长度为16位。

（1）初始化

命令：2A XX

2A：指令的起始头，代表此为初始化命令

XX：从器件的特征编码，每种器件的定义不一样

（2）操作指令

命令：3B XX

3B：为指令的起始头，代表此为操作命令

XX：操作指令

EEPROM的操作命令的指令码定义如下：

1）地址设置：00010101（0X14） 2）地址加一：00010100（0X15）

2）数据写入：00010110（0X16） 3)数据读出：00010111（0X17）

（3）数据/地址加载

命令：4C XX

4C：为指令的起始头,代表此为EEPROM的操作地址或数据

XX：地址/数据位

以上（2）（3）步骤重复进行，便可完成对EEPROM的正常读写操作。

3.Sino存储器EEPROM的读写过程

上电之后，总线处于空闲状态，总线电平为4.2V。首先，主器件发送待机信号驱动总线至5.9V，并保持此状态300us以上，使从器件进入待机状态。然后发送启动信号驱使总线产生一个由5.4V到4.2V的下降沿脉冲，并发送初始化指令，使从器件解锁并初始化。这样EEPROM才能按照命令序列所规定的流程响应总线上的其他信号，接收主器件发来的操作命令，并按命令要求完成规定的操作。

（1）数据写入

首先主器件发送操作指令00010100（0X14）告诉从器件设置存储单元地址，接收到从器件的应答信号后，主器件接着发送8位存储单元地址；当从器件设置好地址并发送应答信号后，主器件再接着发送操作指令00010110（0X16）告诉从器件准备接收写入数据，接收到从器件的应答信号后，主器件接着发送8位数据，当从器件成功接收数据并将数据写入指定单元后发出应答信号；以上为一个地址单元的数据写入过程。

如果是顺序写入，主器件可以接着发送操作指令00010101（0X15）使存储单元的地址加一；当从器件使地址加一并发送应答信号后，主器件再接着发送操作指令00010110（0X16）告诉从器件准备接收写入数据，接收到从器件的应答信号后，主器件接着发送8位数据；当从器件成功接收数据并将数据写入指定单元后发出应答信号；重复以上操作过程即可完成对所有地址单元的编程。

（2）数据读取

与数据写入过程类似，首先主器件发送操作指令00010100（0X14）告诉从器件设置存储单元地址，接收到从器件的应答信号后，主器件接着发送8位存储单元地址；当从器件设置好地址并发送应答信号后，主器件再接着发送操作指令00010111（0X17）告诉从器件准备读取指定地址单元的数据，接到从器件的应答信号后，主器件开始接收由从器件发来的8位数据，当从器件成功发送完一帧指定单元的数据后末尾给出应答响应；以上为一个地址单元的数据读取过程。

如果是顺序读取，主器件可以接着发送操作指令00010101（0X15）使存储单元的地址加1；当从器件设置好地址并发送应答信号后，主器件再接着发送操作指令00010111（0X17）告诉从器件准备读取指定地址单元的数据，接收到从器件的应答信号后，主器件开始接收由从器件发来的8位数据，当从器件成功发送完一帧指定单元的数据后末尾给出应答响应；重复以上操作过程即可完成对所有地址单元的数据读取。

本说明书中所述的只是本发明的较佳具体实施例，以上实施例仅用以说明本发明的技术方案而非对本发明的限制。凡本领域技术人员依本发明的构思通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在本发明的范围之内。

Claims (10)

1.一种面向主从设备通信的单总线，其特征在于，所述单总线用于实现主控制器与至少一个从器件间的半双工双向通信及电源传输。

2.如权利要求1所述的面向主从设备通信的单总线，其特征在于，所述单总线为三端结构，分别为数据输入端、数据输出端、数据及电源传输端。

3.如权利要求2所述的面向主从设备通信的单总线，其特征在于，所述单总线的数据输入端、数据输出端与所述主控制器连接，所述从器件以漏极开路的方式连接所述单总线的数据及电源传输端。

4.如权利要求2所述的面向主从设备通信的单总线，其特征在于，所述单总线的数据输入端连接一电阻。

5.如权利要求1所述的面向主从设备通信的单总线，其特征在于，所述从设备的工作电源通过一从设备内部的线性稳压器从所述单总线的数据及电源传输端获取。

6.一种面向主从设备通信的通信方法，其特征在于，包括：利用一单总线实现主控制器与至少一个从器件间的半双工双向通信及电源传输。

7.如权利要求6所述的面向主从设备通信的通信方法，其特征在于，所述单总线为三端结构，分别为数据输入端、数据输出端、数据及电源传输端，所述单总线的数据输入端、数据输出端与所述主控制器连接，所述单总线的数据及电源传输端与所述从器件连接。

8.如权利要求6所述的面向主从设备通信的通信方法，其特征在于，所述利用一单总线实现主控制器与至少一个从器件间的半双工双向通信及电源传输具体包括：定义所述单总线的高低电平分别为V_IH与V_IL，数据传输的位周期为T_b；数据输入时，通过所述主控制器向所述从器件发送不同占空比的高低电平信号实现；数据输出时，所述主控制器要持续向从设备发送高低电平分别为V_IH与V_IL的方波信号，主控制器通过检测总线数据输出端高电平信号的电压值来判断从设备的输出信号。

9.如权利要求8所述的面向主从设备通信的通信方法，其特征在于，所述数据输入时，在一个位周期中，若高电平与低电平的比例为1：n(5≤n≤15)，则传输的数据为0；在一个位周期中，若高电平与低电平的比例为1:1，则传输的数据为1。

10.如权利要求8所述的面向主从设备通信的通信方法，其特征在于，所述数据输出时，当所述从器件输出数据为0时，所述单总线的高电平被拉低，当所述从器件输出数据为1时，所述单总线的高电平不变。

Images