CN116561041B - 一种单总线通信系统及方法 - Google Patents

一种单总线通信系统及方法 Download PDF

Info

Publication number
CN116561041B
CN116561041B CN202310850386.4A CN202310850386A CN116561041B CN 116561041 B CN116561041 B CN 116561041B CN 202310850386 A CN202310850386 A CN 202310850386A CN 116561041 B CN116561041 B CN 116561041B
Authority
CN
China
Prior art keywords
communication
data
slave
field
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310850386.4A
Other languages
English (en)
Other versions
CN116561041A (zh
Inventor
王瑞
杨建潇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Xincan Technology Co ltd
Original Assignee
Chengdu Xincan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Xincan Technology Co ltd filed Critical Chengdu Xincan Technology Co ltd
Priority to CN202310850386.4A priority Critical patent/CN116561041B/zh
Publication of CN116561041A publication Critical patent/CN116561041A/zh
Application granted granted Critical
Publication of CN116561041B publication Critical patent/CN116561041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure

Abstract

本发明涉及一种单总线通信系统及方法，属于通信技术领域，包括：在总线上的OW模块处于空闲状态后将其中一个OW模块设置为主机，其余OW模块设置为从机，并分别为主机和从机下发符合约束的配置信息；下发脉冲trig信号触发主机发起通信，通过BIT识别机制与从机实现主机写数据和主机读数据的数据传输；一次通信结束后查询中断和上报寄存器的状态以确认本次通信结果，并根据新的需求在OW模块空闲期间下发下一次通信的配置。本发明通过OW通信协议的数据传输使用BIT识别机制，该机制可以增强单总线通信过程中的抗干扰能力，可将一帧通信中携带的有效数据字段占比最大提升到84%，并通过主机从机身份互换等方式来提高通信速率。

Description

一种单总线通信系统及方法
技术领域
本发明涉及通信技术领域，尤其涉及一种单总线通信系统及方法。
背景技术
完整的硬件产品是由多种模块单元组合而成的，不同模块单元、不同硬件产品之间需要通过数据通信进行有机的结合，以此需求为基础，电子工业百余年发展以来衍生出了很多的通信协议；单总线的通信协议（如LIN总线）需要通过一根总线完成主从机之间握手、指令交流、数据交流等操作，因此通信帧格式复杂，一帧数据中携带的有效数据占比较低，通信速度较慢，此外，单总线通信常用于较远距离的传输，其通信容易受到硬件开关固有的毛刺、环境产生的静电、主机从机之间的时钟差异等因素的干扰；因此，如何简化通信帧格式和通信过程、提高通信速率，增强通信的抗干扰能力，保证其通信不受毛刺、静电干扰，同时实现通信中主从双方通信时钟频率的自适应是现阶段需要考虑的问题。
需要说明的是，在上述背景技术部分公开的信息只用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于克服现有技术的缺点，提供了一种单总线通信系统及方法，解决了现有技术存在的不足。
本发明的目的通过以下技术方案来实现：一种单总线通信方法，所述方法包括：
下发配置步骤：在总线上的OW模块处于空闲状态后将其中一个OW模块设置为主机，其余OW模块设置为从机，并分别为主机和从机下发符合约束的配置信息；
触发OW通信步骤：下发脉冲trig信号触发主机发起通信，通过BIT识别机制与从机实现主机写数据和主机读数据的数据传输；
通信状态确认步骤：一次通信结束后查询中断和上报寄存器的状态以确认本次通信结果，并根据新的需求在OW模块空闲期间下发下一次通信的配置。
所述主机写数据包括主机发起通信并向从机内部的寄存器写入数据的通信模式；写入数据的数据帧格式依次包括S字段、CMD字段、LEN字段、WR字段、DATA字段、CHECK字段、P字段和ACK字段；
主机发起通信时由默认的输入状态转换为输出状态，发送完P字段后释放总线回到输入状态；从机接收完P字段后根据是否需要回复ACK字段决定状态转换，如果需要则转换为输出状态发送ACK字段，如果不需要则保持输入状态，结束本次通信。
所述主机读数据包括主机发起通信并向从机发送读数据指令，从机接收完指令后将数据返回给主机的通信模式；发送的读数据的数据帧格式依次包括S字段、CMD字段、LEN字段、WR字段、S_SLAVE字段、DATA_SLAVE字段和CHECK_SLAVE字段；
主机发起通信时由默认的输入状态转换为输出状态，发送完帧头后切换到输入状态等待从机回复数据，接收完从机回复的数据后通信结束；从机接收完帧头后判断该次通信为主机读数据，切换到输出状态向主机发送回读数据，发送完成后切换回输入状态，通信结束。
所述BIT识别机制为将数据0和数据1分别映射为设定的多bit序列，再进行电平展宽后发送到总线上的机制；
包括将数据0映射为序列01，即先0后1，将数据1映射为序列10，即先1后0，发送到总线上的数据0为一个多周期的低电平加一个多周期的高电平的组合，发送到总线上的数据1为一个多周期的高电平加一个多周期的低电平的组合，其电平宽度根据需求进行配置和更改，数据接收方接收数据时将接收完的电平组合进行解码。
所述方法还包括主从切换步骤，所述主从切换步骤包括主机通过设定的帧头向从机发出降级指令的通信模式；主机通过设定的帧头向从机发出降级指令时，CMD字段携带降级指令，其优先级高于WR字段的读写指令，从机接收完帧头后回复ACK字段，则降级操作成功。
一种单总线通信系统，它包括设置在总线上的多个OW模块，其中一个OW模块为主机，剩下所有OW模块均为从机，主机和从机之间通过BIT识别机制进行数据的传输，主机和所有从机均分配有独有的ID，并在帧头中加入ID字段用于指示该次通信的从机；所述系统运行时实现所述方法的步骤。
所述主机和从机之间能够进行主从切换，其具体包括主机通过设定的帧头向从机发出降级指令的通信模式；主机通过设定的帧头向从机发出降级指令时，CMD字段携带降级指令，其优先级高于WR字段的读写指令，从机接收完帧头后回复ACK字段，则降级操作成功。
在主机和从机之间连接的总线硬件上外置有上拉电阻，数据传输使用推免结构，以适应低电平远距离传输。
本发明具有以下优点：一种单总线通信系统及方法，OW通信协议针对端对端的通信场景时简化了帧格式，可以提高通信 效率；此外OW协议同样可以在帧头中插入ID段，从而适应一主机多从机的一对多通信场景；OW通信协议的数据传输使用BIT识别机制，该机制可以增强单总线通信过程中的抗干扰能力；基于该机制实现的通信频率自适应方案对通信中主从双方的时钟偏差适应较灵活；OW通信协议中定义了CHECK字段，用于携带数据校验值，供通信中主从双方对数据进行校验，增加通信的抗干扰能力，保证通信数据的可靠性。如典型场景下可以使用CRC-4对8byte的DATA字段进行校验；可将一帧通信中携带的有效数据字段占比最大提升到84%，并通过主机从机身份互换等方式来提高通信速率。
附图说明
图1为本发明方法的流程示意图；
图2为主机写数据帧格式示意图；
图3为主机写数据状态转换示意图；
图4为主机读数据帧格式示意图；
图5为主机读数据状态转换示意图；
图6为主从切换的示意图；
图7为BIT识别机制示意图；
图8为获得电平判断阈值时序图；
图9为本发明系统的结果示意图；
图10为一对多通信场景主从切换的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下结合附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的保护范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。下面结合附图对本发明做进一步的描述。
如图1所示，本发明其中一种实时方式涉及一种针对单总线通信场景的通信方法，其包括：
下发配置步骤：在总线上的OW（单总线）模块处于空闲状态后将其中一个OW模块设置为主机，其余OW模块设置为从机，并分别为主机和从机下发符合约束的配置信息；
触发OW通信步骤：下发脉冲trig信号触发主机发起通信，通过BIT识别机制与从机实现主机写数据和主机读数据的数据传输；
通信状态确认步骤：一次通信结束后查询中断和上报寄存器的状态以确认本次通信结果，并根据新的需求在OW模块空闲期间下发下一次通信的配置。
如图2所示，主机写数据包括主机发起通信并向从机内部的寄存器写入数据的通信模式；写入数据的数据帧格式依次包括S字段、CMD字段、LEN字段、WR字段、DATA字段、CHECK字段、P字段和ACK字段；
进一步地，S为start字段，其内容为1bit或多bit的固定编码，在每一帧的开头由主机发出，从机接收完该编码从而判断一次通信的开始；
CMD为指令字段，其内容为多bit的编码，不同的编码携带不同的指令信息，如2bit的CMD字节最多可编码4种不同的指令；
LEN为长度字段，用于指示DATA字段的长度或DATA字段的有效数据长度，其位宽可根据通信需求进行调整，如针对8byte的DATA字段，可选取3bit作为LEN字段的位宽；
WR字段为1bit或多bit的读写指令字段；
DATA为数据字段，其内容为主机需要向从机内写入的多字节数据，可综合考虑需求和带宽选取其位宽，典型值为8byte；
CHECK为校验字段，在数据读写过程中由数据发送方发送校验值，数据接收方对校验值进行比对，并将比对结果上报。可根据需求选择CRC校验、奇偶校验、checksum等方式，并根据校验方式拟定位宽；
P为stop字段，其内容为1bit或多bit的固定编码，在每一帧的结尾由主机发出，从机接收完该编码从而判断一次通信的结束；
ACK为从机接收完主机发送的各个字段后的应答字段，其内容为1bit或多bit的编码，可根据需求携带本帧数据的通信结果，主机可通过CMD字段控制从机是否回复ACK；
其中，S、CMD、LEN、WR可统称为帧头。
如图3所示，主机发起通信时由默认的输入状态转换为输出状态，发送完P字段后释放总线回到输入状态；从机接收完P字段后根据是否需要回复ACK字段决定状态转换，如果需要则转换为输出状态发送ACK字段，如果不需要则保持输入状态，结束本次通信。
如图4所示，主机读数据包括主机发起通信并向从机发送读数据指令，从机接收完指令后将数据返回给主机的通信模式；发送的读数据的数据帧格式依次包括S字段、CMD字段、LEN字段、WR字段、S_SLAVE字段、DATA_SLAVE字段和CHECK_SLAVE字段；
其字段的含义与主机写数据数据帧字段含义的区别为：
S_slave为从机接收完主机发送的指令帧头后，向主机回复数据时首先发送的start字段，其内容同上述S字段；
DATA_slave为从机接受完主机发送的读数据指令后回复给主机的多bit数据；
CHECK_slave为从机回复的数据校验值；
如图5所示，主机发起通信时由默认的输入状态转换为输出状态，发送完帧头后切换到输入状态等待从机回复数据，接收完从机回复的数据后通信结束；从机接收完帧头后判断该次通信为主机读数据，切换到输出状态向主机发送回读数据，发送完成后切换回输入状态，通信结束。
如图6所示，方法还包括主从切换步骤，所述主从切换步骤包括主机通过设定的帧头向从机发出降级指令的通信模式；主机通过设定的帧头向从机发出降级指令时，CMD字段携带降级指令，其优先级高于WR字段的读写指令，从机接收完帧头后回复ACK字段，则降级操作成功。
所述BIT识别机制为将数据0和数据1分别映射为设定的多bit序列，再进行电平展宽后发送到总线上的机制；
如图7所示，包括将数据0映射为序列01，即先0后1，将数据1映射为序列10，即先1后0，发送到总线上的数据0为一个多周期的低电平加一个多周期的高电平的组合，发送到总线上的数据1为一个多周期的高电平加一个多周期的低电平的组合，其电平宽度根据需求进行配置和更改，数据接收方接收数据时将接收完的电平组合进行解码。
基于上述BIT识别机制可制定通信频率自适应方案，其基本思路为：数据接收方根据本次通信接收到的第一个显性电平的持续时间来更新本次通信的电平判断阈值，以总线默认高电平、数据0映射为序列0和1为例，可将S字段的第一bit数据规定为0，则其第一个低电平的持续时间可作为数据接收方电平阈值的判断依据，其获得电平判断阈值N的时序如如图8所示。
如图9所示，本发明的另一种实施方式涉及一种针对单总线通信场景的通信系统，它包括设置在总线上的多个OW模块，其中一个OW模块为主机，剩下所有OW模块均为从机，主机和从机之间通过BIT识别机制进行数据的传输，主机和所有从机均分配有独有的ID，并在帧头中加入ID字段用于指示该次通信的从机，以一个主机三个从机为例，可选取2bit的ID字段；系统运行时实现一种针对单总线通信场景的通信方法的步骤。
该通信场景下每次通信依然由主机发起，仅由命中ID的从机进行响应并根据其收到的指令操作总线回复数据或ACK，未命中ID的从机同步进出busy但不对总线进行任何操作，以避免冲突。
主机和从机之间能够进行主从切换，其具体包括主机通过设定的帧头向从机发出降级指令的通信模式；主机通过设定的帧头向从机发出降级指令时，CMD字段携带降级指令，其优先级高于WR字段的读写指令，从机接收完帧头后回复ACK字段，则降级操作成功；一对多通信场景下的帧头、主机和从机的状态转换如图10所示。
在主机和从机之间连接的总线硬件上外置有上拉电阻，数据传输使用推免结构，以适应低电平远距离传输。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (6)

1.一种单总线通信方法，其特征在于：所述方法包括：
下发配置步骤：在总线上的OW模块处于空闲状态后将其中一个OW模块设置为主机，其余OW模块设置为从机，并分别为主机和从机下发符合约束的配置信息；
触发OW通信步骤：下发脉冲trig信号触发主机发起通信，通过BIT识别机制与从机实现主机写数据和主机读数据的数据传输；
通信状态确认步骤：一次通信结束后查询中断和上报寄存器的状态以确认本次通信结果，并根据新的需求在OW模块空闲期间下发下一次通信的配置；
主从切换步骤：通过设定的帧头向从机发出降级指令的通信模式；主机通过设定的帧头向从机发出降级指令时，CMD字段携带降级指令，其优先级高于WR字段的读写指令，从机接收完帧头后回复ACK字段，则降级操作成功。
2.根据权利要求1所述的一种单总线通信方法，其特征在于：所述主机写数据包括主机发起通信并向从机内部的寄存器写入数据的通信模式；写入数据的数据帧格式依次包括S字段、CMD字段、LEN字段、WR字段、DATA字段、CHECK字段、P字段和ACK字段；
主机发起通信时由默认的输入状态转换为输出状态，发送完P字段后释放总线回到输入状态；从机接收完P字段后根据是否需要回复ACK字段决定状态转换，如果需要则转换为输出状态发送ACK字段，如果不需要则保持输入状态，结束本次通信。
3.根据权利要求1所述的一种单总线通信方法，其特征在于：所述主机读数据包括主机发起通信并向从机发送读数据指令，从机接收完指令后将数据返回给主机的通信模式；发送的读数据的数据帧格式依次包括S字段、CMD字段、LEN字段、WR字段、S_SLAVE字段、DATA_SLAVE字段和CHECK_SLAVE字段；
主机发起通信时由默认的输入状态转换为输出状态，发送完帧头后切换到输入状态等待从机回复数据，接收完从机回复的数据后通信结束；从机接收完帧头后判断该次通信为主机读数据，切换到输出状态向主机发送回读数据，发送完成后切换回输入状态，通信结束。
4.根据权利要求1所述的一种单总线通信方法，其特征在于：所述BIT识别机制为将数据0和数据1分别映射为设定的多bit序列，再进行电平展宽后发送到总线上的机制；
包括将数据0映射为序列01，即先0后1，将数据1映射为序列10，即先1后0，发送到总线上的数据0为一个多周期的低电平加一个多周期的高电平的组合，发送到总线上的数据1为一个多周期的高电平加一个多周期的低电平的组合，其电平宽度根据需求进行配置和更改，数据接收方接收数据时将接收完的电平组合进行解码。
5.一种单总线通信系统，其特征在于：它包括设置在总线上的多个OW模块，其中一个OW模块为主机，剩下所有OW模块均为从机，主机和从机之间通过BIT识别机制进行数据的传输，主机和所有从机均分配有独有的ID，并在帧头中加入ID字段用于指示该次通信的从机；所述系统运行时实现如权利要求1-4中任意一项所述方法的步骤；
所述主机和从机之间能够进行主从切换，其具体包括主机通过设定的帧头向从机发出降级指令的通信模式；主机通过设定的帧头向从机发出降级指令时，CMD字段携带降级指令，其优先级高于WR字段的读写指令，从机接收完帧头后回复ACK字段，则降级操作成功。
6.根据权利要求5所述的一种单总线通信系统，其特征在于：在主机和从机之间连接的总线硬件上外置有上拉电阻，数据传输使用推免结构，以适应低电平远距离传输。
CN202310850386.4A 2023-07-12 2023-07-12 一种单总线通信系统及方法 Active CN116561041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310850386.4A CN116561041B (zh) 2023-07-12 2023-07-12 一种单总线通信系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310850386.4A CN116561041B (zh) 2023-07-12 2023-07-12 一种单总线通信系统及方法

Publications (2)

Publication Number Publication Date
CN116561041A CN116561041A (zh) 2023-08-08
CN116561041B true CN116561041B (zh) 2023-09-19

Family

ID=87498699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310850386.4A Active CN116561041B (zh) 2023-07-12 2023-07-12 一种单总线通信系统及方法

Country Status (1)

Country Link
CN (1) CN116561041B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103823776A (zh) * 2014-02-28 2014-05-28 上海晟矽微电子股份有限公司 面向主从设备通信的单总线及通信方法
CN112564882A (zh) * 2020-11-26 2021-03-26 北京工业大学 一种基于ahb总线的单线数字通讯接口
CN112579509A (zh) * 2020-12-14 2021-03-30 珠海格力电器股份有限公司 单线通讯方法、装置、电子设备及可读存储介质
CN113572674A (zh) * 2021-09-26 2021-10-29 北京芯格诺微电子有限公司 一种单线总线的链式连接通讯方法
CN114500156A (zh) * 2022-03-18 2022-05-13 西安超越申泰信息科技有限公司 一种可灵活配置的总线式通信系统、通信方法
CN114564427A (zh) * 2022-03-01 2022-05-31 四川创安微电子有限公司 一种ahb总线到i2c总线的总线桥、系统及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2967510B1 (fr) * 2010-11-15 2012-12-28 St Microelectronics Rousset Conversion de protocole de communication sur bus unifilaire

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103823776A (zh) * 2014-02-28 2014-05-28 上海晟矽微电子股份有限公司 面向主从设备通信的单总线及通信方法
CN112564882A (zh) * 2020-11-26 2021-03-26 北京工业大学 一种基于ahb总线的单线数字通讯接口
CN112579509A (zh) * 2020-12-14 2021-03-30 珠海格力电器股份有限公司 单线通讯方法、装置、电子设备及可读存储介质
CN113572674A (zh) * 2021-09-26 2021-10-29 北京芯格诺微电子有限公司 一种单线总线的链式连接通讯方法
CN114564427A (zh) * 2022-03-01 2022-05-31 四川创安微电子有限公司 一种ahb总线到i2c总线的总线桥、系统及方法
CN114500156A (zh) * 2022-03-18 2022-05-13 西安超越申泰信息科技有限公司 一种可灵活配置的总线式通信系统、通信方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"单总线通信技术在手持报警仪调校中的应用";王博文;《计算机与现代化》;全文 *

Also Published As

Publication number Publication date
CN116561041A (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
US10579581B2 (en) Multilane heterogeneous serial bus
US8477668B2 (en) High speed data transmission method and corresponding devices
CN105261199A (zh) 红外数据的编解码方法及装置
US11573919B2 (en) Multi-slave serial communication
CN1140086C (zh) 数字数据串行传输的通信接口及其对应的数据传输方法
US8031746B2 (en) Synchronized receiver
KR100766031B1 (ko) 동작 코드에 따라 동적으로 조절될 수 있는 데이터 필드를갖는 투와이어 인터페이스
CN116561041B (zh) 一种单总线通信系统及方法
EP0090031B1 (en) Apparatus for establishing priority between processing units
US7836234B2 (en) Communication in accordance with a master-slave communication protocol
CN213094183U (zh) 串行编码电路
US20230246730A1 (en) Data transmission method and apparatus, circuit board, storage medium and electronic apparatus
CN115334483A (zh) 一种基于短距离无线通讯的数据交互方法
CN113572629A (zh) 消息传输的方法、终端及存储介质
US5175750A (en) Application specific integrated circuit for a serial data bus
CN113473297A (zh) 一种用于蓝牙设备的单线自动频率通讯方法
CN113961500B (zh) 一种iic总线从控制器及其工作方法
CN113836058A (zh) 一种板卡间数据交换方法、装置、设备及存储介质
CN112036196A (zh) 一种适用于iso14443协议阅读器的编码模块
CN111026691A (zh) 基于apb总线的owi通讯设备
JPH02262747A (ja) データ通信方法
CN111783378B (zh) 数据处理方法及fpga
US5394438A (en) Data transmitting method
CN111866215B (zh) 一种电压信号输出方法及装置
CN110875911A (zh) 支持自动识别单个数据包数据位数的通信协议及通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant