CN111208892A - 一种用串行i2c信号对芯片系统实现复位的方法 - Google Patents

一种用串行i2c信号对芯片系统实现复位的方法 Download PDF

Info

Publication number
CN111208892A
CN111208892A CN202010028376.9A CN202010028376A CN111208892A CN 111208892 A CN111208892 A CN 111208892A CN 202010028376 A CN202010028376 A CN 202010028376A CN 111208892 A CN111208892 A CN 111208892A
Authority
CN
China
Prior art keywords
signal
serial
resetting
data
chip system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010028376.9A
Other languages
English (en)
Other versions
CN111208892B (zh
Inventor
徐卫军
黄保黔
黄在翔
方敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nst Technology Ltd Co ltd
Original Assignee
Nst Technology Ltd Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nst Technology Ltd Co ltd filed Critical Nst Technology Ltd Co ltd
Priority to CN202010028376.9A priority Critical patent/CN111208892B/zh
Publication of CN111208892A publication Critical patent/CN111208892A/zh
Application granted granted Critical
Publication of CN111208892B publication Critical patent/CN111208892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Abstract

本发明涉及集成电路技术领域，具体涉及一种用串行I2C信号对芯片系统实现复位的方法，包括以下步骤S1调试芯片系统I2C接口；S2使用I2C接口来串并转换产生复位系统的脉冲信号；S3所述脉冲信号利用时钟信号将串行数据信号串行移位进移位寄存器；S4通过状态机对串行数据进行分类区别、分块存储并行识别实现芯片系统复位，本发明复位信号的产生是依赖于原有的和外部CPU控制的I2C接口，利用CPU的I2C接口来串并转换产生复位系统的脉冲信号，且脉冲信号的长度可以调节，以满足系统的对复位信号宽度的不同要求，实现不增加芯片外部管脚的情况下对芯片系统进行复位。

Description

一种用串行I2C信号对芯片系统实现复位的方法
技术领域
本发明涉及集成电路技术领域，具体涉及一种用串行I2C信号对芯片系统实现复位的方法。
背景技术
系统芯片(英语：System on a Chip，缩写：SoC)是一个将计算机或其他电子系统集成到单一芯片的集成电路。系统芯片可以处理数字信号、模拟信号、混合信号甚至更高频率的信号。系统芯片常常应用在嵌入式系统中。系统芯片的集成规模很大，一般达到几百万门到几千万门。一个完整系统芯片由硬件和软件两部分组成，其中软件用于控制硬件部分的控制器、微处理器或数字信号处理器核心以及外部设备和接口。系统芯片的设计流程主要是其硬件和软件的设计。
复位电路是一种用来使电路恢复到起始状态的电路设备，它的操作原理与计算器有着异曲同工之妙，只是启动原理和手段有所不同。复位电路，就是利用它把电路恢复到起始状态。就像计算器的清零按钮的作用一样，以便回到原始状态，重新进行计算。
本设计的目的是不增加芯片外部管脚的情况下对芯片系统进行复位。
发明内容
针对现有技术的不足，本发明公开了一种用串行I2C信号对芯片系统实现复位的方法，旨在不增加芯片外部管脚的情况下对芯片系统进行复位。
本发明通过以下技术方案予以实现：
本发明公开一种用串行I2C信号对芯片系统实现复位的方法，所述复位方法包括以下步骤：
S1调试芯片系统I2C接口；
S2使用I2C接口来串并转换产生复位系统的脉冲信号；
S3所述脉冲信号利用时钟信号将串行数据信号串行移位进移位寄存器；
S4通过状态机对串行数据进行分类区别、分块存储并行识别实现芯片系统复位。
更进一步的，使用I2C接口来串并转换产生复位系统的脉冲信号，所述脉冲信号的长度可调节。
更进一步的，所述脉冲信号在设备地址、寄存器地址、以及数据的确定BIT位置的值时候延迟确定需要的脉冲信号的宽度。
更进一步的，所述I2C接口包括I2C_SCL和I2C_SDA信号。
更进一步的，所述I2C_SCL是I2C接口的时钟信号，所述I2C_SDA是串行数据信号。
更进一步的，所述I2C_SDA串行数据驱动的状态机包括I2C的开始状态、传输设备地址状态、传输寄存器地址状态、传输写入数据状态、传输读出数据状态以及I2C的结束状态。
更进一步的，所述I2C_SDA串行数据驱动的状态机包括的状态均包含八个SCL周期，其后面都跟有等待接受端的反馈状态。
更进一步的，所述S4中，通过状态机和对SDA数据串并转换的作用，在合适的设备地址、寄存器地址和数据值的情况产生对芯片系统复位的信号。
本发明的有益效果为：
本发明复位信号的产生是依赖于原有的和外部CPU控制的I2C接口，利用CPU的I2C接口来串并转换产生复位系统的脉冲信号，且脉冲信号的长度可以调节，以满足系统的对复位信号宽度的不同要求，实现不增加芯片外部管脚的情况下对芯片系统进行复位。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种用串行I2C信号对芯片系统实现复位的方法的原理框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本实施例公开如图1所示的一种用串行I2C信号对芯片系统实现复位的方法，包括以下步骤：
S1调试芯片系统I2C接口；
S2使用I2C接口来串并转换产生复位系统的脉冲信号；
S3所述脉冲信号利用时钟信号将串行数据信号串行移位进移位寄存器；
S4通过状态机对串行数据进行分类区别、分块存储并行识别实现芯片系统复位。通过状态机和对SDA数据串并转换的作用，在合适的设备地址、寄存器地址和数据值的情况产生对芯片系统复位的信号。
使用I2C接口来串并转换产生复位系统的脉冲信号，所述脉冲信号的长度可调节。脉冲信号在设备地址、寄存器地址、以及数据的确定BIT位置的值时候延迟确定需要的脉冲信号的宽度。I2C接口包括I2C_SCL和I2C_SDA信号。
I2C_SCL是I2C接口的时钟信号，所述I2C_SDA是串行数据信号。I2C_SDA串行数据驱动的状态机包括I2C的开始状态、传输设备地址状态、传输寄存器地址状态、传输写入数据状态、传输读出数据状态以及I2C的结束状态。I2C_SDA串行数据驱动的状态机包括的状态均包含八个SCL周期，其后面都跟有等待接受端的反馈状态。
本实施例复位信号的产生是依赖于原有的和外部CPU控制的I2C接口，利用CPU的I2C接口来串并转换产生复位系统的脉冲信号，且脉冲信号的长度可以调节，以满足系统的对复位信号宽度的不同要求，实现不增加芯片外部管脚的情况下对芯片系统进行复位。
实施例2
本实施例目的是不增加芯片外部管脚的情况下对芯片系统进行复位。复位信号的产生是依赖于原有的和外部CPU控制的I2C接口，也就是利用CPU的I2C接口来串并转换产生复位系统的脉冲信号，这个脉冲信号的长度可以调节，以满足系统的对复位信号宽度的不同要求。
I2C接口包括I2C_SCL和I2C_SDA两个信号，I2C_SCL是I2C接口的时钟信号，I2C_SDA是数据信号，此复位信号的产生依赖于I2C_SCL将I2C_SDA信号串行移位进移位寄存器，然后通过状态机对串行数据进行分类区别，分块存储，并行识别来达到复位，写入寄存器和读取寄存器的功能。
比如I2C_SDA串行数据驱动的状态机分I2C的开始状态(一个SCL周期)，传输设备地址状态(八个SCL周期)，传输寄存器地址状态(八个SCL周期)，传输写入数据状态(八个SCL周期)和传输读出数据状态(八个SCL周期)，以及I2C的结束状态(一个SCL周期)，每一个包含八个SCL周期的状态后面都跟一个等待接受端的反馈状态。
通过状态机和对SDA数据串并转换的作用，在合适的设备地址，寄存器地址和数据值的情况下可以产生对整个系统复位的信号。而上述这些状态机的复位信号端都是独立于系统复位的。
对于不同宽度的复位信号要求，可以是在确定的设备地址，寄存器地址，以及数据的确定BIT位置的值时候延迟需要的复位信号的宽度。
实施例3
本实施例公开I2C，其是一种双向二线制同步串行总线。只需要数据线SDA和时钟线SCL即可在连接于总线上的器件之间传送信息。两根线都是双向I/O线，主机可以给从机发送开始，数据，停止信号，从机也可以给主机发送数据信号，但是不可以同时进行主机到从机和从机到主机的信息传输。每一个从机都对应一个专属的地址，只有从机从数据线上接到相应的地址，才会进行通信。
当芯片系统向端口写数据的时候，数据通过SDA写入串行数据，经过移位寄存器完成数据转化功能，将串行数据转换成8位并行数据，在写使能信号的控制下，将数据传递到内部总线和内部寄存器上。
当端口扩展器向主控制器发送数据的时候，数据由内部数据总线传递，在读使能信号的控制之下，传递到移位寄存器，并在移位寄存器组中实现8位并行数据到串行数据的转换，将串行数据由SDA传递到芯片系统。
SDA每次传输的字节数是没有要求的，可根据实际情况确定位，但每次传输的字节始终为八位。首先传输的是数据最高位，每个字节后必须跟一个响应位。在发出起始条件S后第一个字节应为预期从机的地址，地址只有7位，最后一位为读写操作位，＂0＂表示写数据，＂1＂表示读数据。
数据接收方在收到传输来的一个字节数据后，会在第9个时钟时给出响应，此时数据发送端将SDA拉成高电平，并释放SDA的控制权，转由接收端控制SDA。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种用串行I2C信号对芯片系统实现复位的方法，其特征在于，所述复位方法包括以下步骤：
S1调试芯片系统I2C接口；
S2使用I2C接口来串并转换产生复位系统的脉冲信号；
S3所述脉冲信号利用时钟信号将串行数据信号串行移位进移位寄存器；
S4通过状态机对串行数据进行分类区别、分块存储并行识别实现芯片系统复位。
2.根据权利要求1所述的用串行I2C信号对芯片系统实现复位的方法，其特征在于，使用I2C接口来串并转换产生复位系统的脉冲信号，所述脉冲信号的长度可调节。
3.根据权利要求1所述的用串行I2C信号对芯片系统实现复位的方法，其特征在于，所述脉冲信号在设备地址、寄存器地址、以及数据的确定BIT位置的值时候延迟确定需要的脉冲信号的宽度。
4.根据权利要求1所述的用串行I2C信号对芯片系统实现复位的方法，其特征在于，所述I2C接口包括I2C_SCL和I2C_SDA信号。
5.根据权利要求4所述的用串行I2C信号对芯片系统实现复位的方法，其特征在于，所述I2C_SCL是I2C接口的时钟信号，所述I2C_SDA是串行数据信号。
6.根据权利要求5所述的用串行I2C信号对芯片系统实现复位的方法，其特征在于，所述I2C_SDA串行数据驱动的状态机包括I2C的开始状态、传输设备地址状态、传输寄存器地址状态、传输写入数据状态、传输读出数据状态以及I2C的结束状态。
7.根据权利要求6所述的用串行I2C信号对芯片系统实现复位的方法，其特征在于，所述I2C_SDA串行数据驱动的状态机包括的状态均包含八个SCL周期，其后面都跟有等待接受端的反馈状态。
8.根据权利要求1所述的用串行I2C信号对芯片系统实现复位的方法，其特征在于，所述S4中，通过状态机和对SDA数据串并转换的作用，在合适的设备地址、寄存器地址和数据值的情况产生对芯片系统复位的信号。
CN202010028376.9A 2020-01-10 2020-01-10 一种用串行i2c信号对芯片系统实现复位的方法 Active CN111208892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010028376.9A CN111208892B (zh) 2020-01-10 2020-01-10 一种用串行i2c信号对芯片系统实现复位的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010028376.9A CN111208892B (zh) 2020-01-10 2020-01-10 一种用串行i2c信号对芯片系统实现复位的方法

Publications (2)

Publication Number Publication Date
CN111208892A true CN111208892A (zh) 2020-05-29
CN111208892B CN111208892B (zh) 2022-04-01

Family

ID=70790040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010028376.9A Active CN111208892B (zh) 2020-01-10 2020-01-10 一种用串行i2c信号对芯片系统实现复位的方法

Country Status (1)

Country Link
CN (1) CN111208892B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112486756A (zh) * 2020-11-26 2021-03-12 江苏科大亨芯半导体技术有限公司 一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060069831A1 (en) * 2004-09-29 2006-03-30 Mitsubishi Denki Kabushi Kaisha I2C bus controlling method
JP2008113207A (ja) * 2006-10-30 2008-05-15 Sumitomo Electric Ind Ltd 光データリンク
US20080195783A1 (en) * 2005-04-29 2008-08-14 Nxp B.V. 12c Slave/Master Interface Enhancement Using State Machines
CN102163180A (zh) * 2011-01-20 2011-08-24 电子科技大学 一种i2c总线接口电路模块及其控制方法
US20120311211A1 (en) * 2010-01-18 2012-12-06 Zte Corporation Method and system for controlling inter-integrated circuit (i2c) bus
CN103019871A (zh) * 2012-12-31 2013-04-03 四川迪佳通电子有限公司 一种i2c总线的防死锁系统及其防死锁方法
EP2608049A1 (en) * 2011-12-20 2013-06-26 Fujitsu Limited Control system and relay apparatus
CN204904204U (zh) * 2015-07-13 2015-12-23 广州洪森科技有限公司 一种芯片复位电路
CN105204600A (zh) * 2015-09-16 2015-12-30 上海斐讯数据通信技术有限公司 一种i2c总线复用实现集成芯片复位方法、系统及电子设备
CN105404374A (zh) * 2015-11-06 2016-03-16 中国电子科技集团公司第四十四研究所 片上系统芯片的片内复位系统和复位方法
WO2018112242A1 (en) * 2016-12-16 2018-06-21 Qualcomm Incorporated Hard reset over i3c bus
CN109766248A (zh) * 2019-01-04 2019-05-17 浪潮商用机器有限公司 系统故障信号获取方法、装置、服务器及可读存储介质
CN109844685A (zh) * 2018-12-28 2019-06-04 福建联迪商用设备有限公司 一种分时复用的复位装置、方法、及终端

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060069831A1 (en) * 2004-09-29 2006-03-30 Mitsubishi Denki Kabushi Kaisha I2C bus controlling method
US20080195783A1 (en) * 2005-04-29 2008-08-14 Nxp B.V. 12c Slave/Master Interface Enhancement Using State Machines
JP2008113207A (ja) * 2006-10-30 2008-05-15 Sumitomo Electric Ind Ltd 光データリンク
US20120311211A1 (en) * 2010-01-18 2012-12-06 Zte Corporation Method and system for controlling inter-integrated circuit (i2c) bus
CN102163180A (zh) * 2011-01-20 2011-08-24 电子科技大学 一种i2c总线接口电路模块及其控制方法
EP2608049A1 (en) * 2011-12-20 2013-06-26 Fujitsu Limited Control system and relay apparatus
CN103019871A (zh) * 2012-12-31 2013-04-03 四川迪佳通电子有限公司 一种i2c总线的防死锁系统及其防死锁方法
CN204904204U (zh) * 2015-07-13 2015-12-23 广州洪森科技有限公司 一种芯片复位电路
CN105204600A (zh) * 2015-09-16 2015-12-30 上海斐讯数据通信技术有限公司 一种i2c总线复用实现集成芯片复位方法、系统及电子设备
CN105404374A (zh) * 2015-11-06 2016-03-16 中国电子科技集团公司第四十四研究所 片上系统芯片的片内复位系统和复位方法
WO2018112242A1 (en) * 2016-12-16 2018-06-21 Qualcomm Incorporated Hard reset over i3c bus
CN109844685A (zh) * 2018-12-28 2019-06-04 福建联迪商用设备有限公司 一种分时复用的复位装置、方法、及终端
CN109766248A (zh) * 2019-01-04 2019-05-17 浪潮商用机器有限公司 系统故障信号获取方法、装置、服务器及可读存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李荫珑: ""I2C总线设计技术及其死锁的探讨"", 《家电科技》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112486756A (zh) * 2020-11-26 2021-03-12 江苏科大亨芯半导体技术有限公司 一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备

Also Published As

Publication number Publication date
CN111208892B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
EP1825382B1 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
JP6517243B2 (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
US20100064083A1 (en) Communications device without passive pullup components
Trivedi et al. Spi to i2c protocol conversion using verilog
US11762017B2 (en) Performing scan data transfer inside multi-die package with SERDES functionality
CN114446363A (zh) 存储装置和存储装置的操作方法
CN114003541A (zh) 一种通用型iic总线电路及其传输方法
CN111208892B (zh) 一种用串行i2c信号对芯片系统实现复位的方法
CN113485672B (zh) 基于fifo存储器的信息生成方法、装置、设备及介质
CN105373511A (zh) 一种与多个光模块可同时通信的装置和方法
US8510485B2 (en) Low power digital interface
US6584536B1 (en) Bus transaction accelerator for multi-clock systems
US6874047B1 (en) System and method for implementing an SMBus/I2C interface on a network interface card
CN104156336A (zh) 一种usb2.0接口芯片的控制方法
CN116318601A (zh) 用于高速信令互连的帧对齐恢复
CN113849355A (zh) I2c速率自适应调整方法、系统、终端及存储介质
CN115699668A (zh) 宽弹性缓冲器
KR100642158B1 (ko) 슬레이브 그룹 인터페이스 장치와, 슬레이브 그룹 인터페이스 장치를 통해 버스와 주변 장치를 인터페이스하는 방법 및 시스템
TW202117549A (zh) 通訊系統以及運作方法
CN212229628U (zh) 从机设备
CN219179825U (zh) 时间去偏差电路、系统及电子设备
JP2000276435A (ja) データ転送装置及びデータ転送方法
US7065669B2 (en) System and method for providing a write strobe signal to a receiving element before both an address and data signal
Bhavani et al. ADVANCED SPI CONTROLLER WITH ENHANCED FEATURES FOR VLSI INTEGRATION

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A method of resetting chip systems using serial I2C signals

Effective date of registration: 20230329

Granted publication date: 20220401

Pledgee: Bank of Communications Ltd. Wuxi branch

Pledgor: NST TECHNOLOGY LIMITED Co.,Ltd.

Registration number: Y2023980036794

PE01 Entry into force of the registration of the contract for pledge of patent right