KR20090028618A - 낮은 전력 및 낮은 핀 카운트 양방향성 듀얼 데이터 레이트디바이스 인터커넥트 인터페이스 - Google Patents

낮은 전력 및 낮은 핀 카운트 양방향성 듀얼 데이터 레이트디바이스 인터커넥트 인터페이스 Download PDF

Info

Publication number
KR20090028618A
KR20090028618A KR1020097000286A KR20097000286A KR20090028618A KR 20090028618 A KR20090028618 A KR 20090028618A KR 1020097000286 A KR1020097000286 A KR 1020097000286A KR 20097000286 A KR20097000286 A KR 20097000286A KR 20090028618 A KR20090028618 A KR 20090028618A
Authority
KR
South Korea
Prior art keywords
usb
data
clock
line
bus
Prior art date
Application number
KR1020097000286A
Other languages
English (en)
Other versions
KR101429782B1 (ko
Inventor
마크 알. 봄
Original Assignee
스탠다드 마이크로시스템즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스탠다드 마이크로시스템즈 코포레이션 filed Critical 스탠다드 마이크로시스템즈 코포레이션
Publication of KR20090028618A publication Critical patent/KR20090028618A/ko
Application granted granted Critical
Publication of KR101429782B1 publication Critical patent/KR101429782B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

단순한 클록 소스 동기화 DDR 데이터 전송 메커니즘은 복합 버스형 USB를 디지털 직렬 인터커넥트 버스의 실행의 용이성과 교체하기 위하여 정적 버스 상태 시그널링과 결합될 수 있다. 이것은 USB에서 요구되는 다양한 풀-업 및 풀-다운 저항들을 제거할 수 있고, 버스가 아이들 상태 또는 데이터 전송 상태에 있을 때, 인터커넥트 버스가 전류 누출이 거의 또는 전혀 없게 동작하는 것을 가능하게 할 수 있다. 모든 요구되는 기능은 단 두 개의 신호 핀들을 사용하여 실행될 수 있다. 인터커넥트 버스는 또한 PLL을 요구하지 않는 HS USB에 대한 실리콘 해결책들을 가능하게 할 수 있는데, 이는 클록이 전송 소스에 의하여 제공될 수 있고, 따라서, 직렬 데이터 스트림으로부터 복원될 필요가 없기 때문이다. 디지털 직렬 인터커넥트 버스는 IP의 USB 타이머들 및 다른 프로토콜 특정 피쳐들을 계속 유지하면서 아날로그 PHY를 제거하고, 그것을 직렬 디지털 I/O 전송 메커니즘과 교체하는 것을 가능하게 함으로써, USB 실리콘을 위한 용이한 재사용 메커니즘을 제공할 수 있다.

Description

낮은 전력 및 낮은 핀 카운트 양방향성 듀얼 데이터 레이트 디바이스 인터커넥트 인터페이스{LOW POWER AND LOW PIN COUNT BI-DIRECTIONAL DUAL DATA RATE DEVICE INTERCONNECT INTERFACE}
본 발명은 일반적으로 디지털 디바이스 인터페이스에 관한 것으로서, 특히, 회로 보드상의 USB 디바이스들을 상호접속(interconnect)시키기 위한 낮은 핀 카운트 인터페이스들에 관한 것이다.
USB(Universal Serial Bus)는 컴퓨터 시스템에 주변 장치들을 결합하는 것을 허용한다. USB는 넓은 범위의 동시에 액세스가능한 디바이스들과 호스트 컴퓨터 사이의 데이터 교환을 위한 직렬 케이블 버스이다. 버스는 호스트가 작동 중에 주변 장치들이 부착되고, 구성되고, 사용되며, 분리되는 것을 허용한다. 예를 들어, USB 프린터들, 스캐너들, 디지털 카메라들, 기억 장치들, 카드 판독기들 등은 USB를 통해 호스트 컴퓨터 시스템과 통신할 수 있다. USB 기반 시스템들은 USB 호스트 제어기가 호스트 시스템에 존재하고, 호스트 시스템의 운영 체제(OS)가 USB 및 USB 대용량 기억 클래스 디바이스(Mass Storage Class Device)들을 지원하도록 요구할 수 있다.
USB 디바이스들은 저속(LS: low-speed), 전속(FS: full-speed), 또는 고 속(HS: high-speed)으로 USB 버스를 통해 통신할 수 있다. USB 디바이스와 호스트 사이의 접속은 인터칩(Interchip) USB, ULPI, UTMI 등과 같은 디지털 인터커넥트를 통해, 또는 전력 라인, 접지 라인, 및 한 쌍의 데이터 라인들(D+ 및 D-)을 포함하는 4개 와이어 인터페이스를 통해 설립될 수 있다. USB 디바이스가 호스트에 접속될 때, USB 디바이스는 D+ 라인상의 풀 업(pull up) 저항을 사용하여 먼저 D+ 라인을(디바이스가 저속 디바이스라면 D- 라인이) 하이가 되게 할 수 있다. 호스트는 USB 디바이스를 리셋시킴으로써 응답할 수 있다. USB 디바이스가 고속 USB 디바이스라면, USB 디바이스는 리셋 동안에 D- 라인을 하이로 구동시킴으로써 "처프(chirp)"에 응답할 수 있다. 호스트는 D+ 및 D- 라인을 교대로 하이로 구동시킴으로써 "처프"에 응답할 수 있다. USB 디바이스는 그 후 풀 업 저항을 전자적으로 제거하고, 고속으로 통신을 계속할 수 있다. 분리될 때, 전속 디바이스들은 D+ 라인(즉, "3-상태(tri-state)" 라인)으로부터 풀 업 저항을 제거할 수 있는 반면, 고속 USB 디바이스들은 D+ 및 D- 라인들 모두를 3-상태화 할 수 있다.
임베디드 및 휴대용 제품들은 종종 그것의 대중성, 드라이버 지원, 정보 처리 상호 운용성(interoperability), 및 USB 디바이스들의 상대적으로 낮은 비용으로 인하여 USB 인터페이스와 함께 실행된다. 그러나, 표준 USB 디바이스들은 일정하게 전력을 소비하는(심지어 정지되거나 준비 중일 때도) 풀-업 및 풀-다운 저항들과 함께 아날로그 물리 계층(PHY: physical layer)을 포함한다. USB의 이러한 측면들은 전력이 문제가 되는(power conscious) 임베디드 디바이스들, 특히, 배터리로부터 동작하는 디바이스들에 대하여 USB가 덜 매력적이게 한다. 따라서, 아날 로그 PHY들 및 풀-업 및 풀-다운 저항들의 전력 소비가 추가될 필요가 없는, USB 연결성(connectivity)을 제공하는 것이 바람직하게 되었다.
USB-IF(USB Implementers Forum)은 USB의 아날로그 PHY 이슈들 중 일부를 처리하는 인터칩 1.0 명세를 생성하여 공개하였으며, 따라서, 휴대용 디바이스들에 더욱 매력적이지만, 인터페이스는 HS(고속) USB 전송 속도가 불가능하고, USB의 차등 데이터(D+/D-) 측면을 유지시키고, 이는 통상적으로 아이 다이어그램(eye diagram)들, 클록 복원 및 동기화를 요구한다. 이것은 똑바른 디지털 클록 및 데이터 인터페이스를 통한 실행의 복잡성을 증가시키며, 10cm 이하로 전송 길이를 제한한다. 그것은 또한 이러한 설계를 480 Mb/s 성능으로 수행하는 것을 매우 어렵게 한다.
다양한 인터페이스 해결책들이 과거에 실행되고 제안되어 왔다. 예를 들어, 미국 특허 4,785,396호는 차등 데이터 라인들을 통한 맨체스터(Manchester) 엔코딩의 사용을 정의한다. 이것은 클록 복원을 요구하며, 그것의 제한의 견지에서 인터칩 USB와 매우 유사하다. 그것은 또한 USB에 고유한 포인트-투-포인트 구조 대신, 다중 디바이스들을 함께 접속시키도록 구성된다. 그것은 아이들(idle) 상태를 나타내기 위하여 풀-업들을 사용하고, 충돌 검출 및 유효 데이터를 나타내기 위하여 다른 "정적" 상태들을 사용한다. 그것은 개재(intervening) 프로토콜 없이 USB 재시작 또는 USB 리셋 통신 능력을 갖지 않으며, 이러한 능력은 실행에 불필요한 짐을 지울 수 있다. 또한, 한정된 중재(arbitration) 메커니즘은 USB 상위 레벨 프로토콜에서 이미 정의된 이래 불필요한 것으로 간주될 수 있다.
미국 특허 5,7903,993호는 "슬레이브(slave)"가 단일 마스터(master)와 함께 버스상에서 동작하도록 허용하기 위한 개별 인터럽트 라인을 정의한다. 그것은 또한 명령 시퀀스를 정의하며, 명령 시퀀스는 모든 USB 트래픽에 대하여 본질적으로 헤더로서 작동할 수 있거나 USB 리셋과 같은 제어 정보를 전송하는데 사용될 필요가 있는 패킷 프로토콜이다. 이것은 USB 디바이스 자신에 대하여 실질적인 보정이 없는 USB 환경에서 잘 작동하지 않을 것이다.
미국 특허 4,847,867호는 양방향성 데이터 라인의 사용을 정의하나, 마스터는 클록을 항상 소싱(source)한다. 프로토콜은 데이터를 전송하기 위하여 클록의 상승 에지를 사용하고, 데이터를 수신하기 위하여 하강 에지를 사용한다.
미국 특허 6,073,186호는 양방향성 데이터 라인의 사용을 정의하나, 마스터는 클록을 항상 소싱한다. 이것은 더 긴 회로 트레이스 길이상에 듀얼 데이터 레이트 설계를 이용하는 강한 해결책을 제공하지 않을 것이다. 따라서, 이것은 특정 애플리케이션들에 대하여 실용적이지 않을 것이다. 또한, USB 리셋 및 재시작과 같은 정적인 신호전송을 위한 규정이 만들어지지 않는다.
미국 특허 7,003,585 B2호는 클록 추출을 위한 트랜스시버 설계의 사용을 정의하며, USB 환경에서 중복되는 인터페이스를 위한 전송 프로토콜을 정의한다. 이것은 USB를 위한 디지털 교체 직렬 버스가 아니며, 따라서, 휴대용 디바이스를 위한 요구 조건들을 충족시키지 않을 것이다. 이것은 주로 긴 케이블 실행들(배경 섹션에서 75'의 일 실시예가 주어짐)을 위해 설계된다.
미국 특허 5,970,096호는 하나의 마스터와 하나 또는 다수의 슬레이브들 사 이에 버스 구조물을 개시한다. 이것은 인터페이스의 정적 조건을 사용하는 아이들 조건을 개시하지만, 버스상의 정적 상태들을 통해 USB 리셋 또는 재시작을 위한 규정이 만들어지지 않는다.
미국 특허 출원 US 2002/0095541 A1호는 아날로그 직렬 데이터 전송 설계를 개시하며, 디지털 직렬 전송들에 적용되지 않는다.
미국 특허 출원 US 2004/0263321 A1호는 또한 전송 소스로부터 수신자에게 전력을 공급할 수 있는 직렬 데이터 전송 시스템을 개시한다. 이것은 전력 전송에 포커스를 맞추고 있으며, USB 리셋 또는 USB 재시작을 위한 정적 상태들을 제공하지 않는다. 이것은 또한 표준 USB를 교체하기 위하여 단순한 2-와이어 설계에 성공적으로 맵핑하지 않을 것이다.
본 기술 분야에 연관된 다른 대응 이슈들은 본 명세서에 개시된 바와 같이 본 발명과 그러한 종래 기술을 비교한 이후에 본 기술 분야의 당업자들에게 명백해질 것이다.
본 발명의 다양한 실시예들은 아날로그 PHY들 및 풀-업 및 풀-다운 저항들의 전력 소모가 부가되지 않는 USB 연결성을 제공한다. 몇몇 실시예들은 회로 보드상에 USB 디바이스들을 상호접속시키기 위하여 단순한 로우-핀 카운트 인터페이스를 포함한다. 한 세트의 실시예들에서, 2-와이어 디지털 버스는 USB PHY 또는 USB 케이블링(cabling)을 사용하지 않고 USB 디바이스들 및/또는 제어기들을 상호접속시키도록 구성될 수 있다. 상호접속된 디바이스들 및/또는 제어기들은 통상적으로 제어불가능할 수 있으나, - 특정 실시예들에서는 - 스마트 카드들 또는 확장 "도터(daughter)" 보드들과 같은 제거가능한 모듈들일 수 있다. 특정 실시예들에서, 단순한 로우 핀 카운트 인터페이스는 표준 USB 또는 IEEE 1394에 대한 플러그-앤드-플레이(plug-and-play) 교체로서 사용되지 않으며, 주변 장치들은 루틴하게 부착되고/부착되거나 분리된다.
일 실시예는 USB 디바이스, 예를 들어, 휴대 전화가 외부 PC에 대하여 USB 디바이스로서 나타나고, 또한, 카드 판독기와 같은 접속된 주변 장치에 대한 USB 호스트로서 나타나도록 허용하는 동일한 인터페이스를 통한 동시적인 호스트 및 디바이스 연결성을 허용하는 2-와이어 양방향성 2개 모드(bimodal) 버스를 포함한다. 한 세트의 실시예들에서, 2-와이어 양방향성 2개 모드 버스는 하나의 클록 라인 및 하나의 데이터 라인과의 2-와이어 직렬 240 MHz DDR 인터커넥트일 수 있다. 클록 및 데이터는 단지 활성화 전송 동안의 천이(transition)일 수 있다. 데이터는 클록의 상승 및 하강 에지들상에서 클록킹할 수 있으며, 따라서, 480 Mbit USB 고속 데이터 레이트가 유지될 수 있다. 클록은 데이터와 동기화된 소스일 수 있다. 이것은 2-와이어 양방향성 2개 모드 버스로 구성되는 시스템들에 포함되는 인쇄 회로 보드들 및 IC들 모두의 설계를 간략화시킬 수 있다.
정적 상태, 또는 비활성화 데이터 전송 상태들은 다음의 USB 기능들을 허용하도록 구성될 수 있다:
1 이상의 클록 주기들 동안의 USB 아이들(Idle)(CLOCK 라인 하이, DATA 라인 로우);
현재 USB 명세 요구 조건들을 매칭하기 위한 1ms 동안의 USB 부착 또는 재시작(CLOCK 라인 로우, DATA 라인 하이);
아이들 상태와 동일한 USB 정지(Suspend), 그러나 시간 주기는 현재 USB 명세 요구 조건들을 매칭하기 위한 3ms일 수 있음; 및
현재 USB 명세 요구 조건들을 매칭하기 위한 2.5㎲ 또는 10ms 동안의 USB 리셋(CLOCK 라인 로우, DATA 라인 로우).
일반적으로, 본 발명의 다양한 실시예들은 복합 버스형 USB를 디지털 직렬 인터커넥트 버스의 실행의 용이성과 교체하기 위하여 정적 버스 상태 시그널링과 단순한 클록 소스 동기화 DDR 데이터 전송 메커니즘을 결합할 수 있다. 이것은 USB에서 요구되는 다양한 풀-업 및 풀-다운 저항들을 제거할 수 있고, 버스가 아이들 상태 또는 데이터 전송 상태에 있을 때, 인터커넥트 버스가 전류 누출이 거의 또는 전혀 없게 동작하는 것을 가능하게 할 수 있다. 모든 요구되는 기능은 단 두 개의 신호 핀들을 사용하여 실행될 수 있다. 인터커넥트 버스는 또한 PLL을 요구하지 않는 HS USB에 대한 실리콘 해결책들을 가능하게 할 수 있는데, 이는 클록이 전송 소스에 의하여 제공될 수 있고, 따라서, 직렬 데이터 스트림으로부터 복원될 필요가 없기 때문이다. 본 발명의 다양한 실시예들은 IP의 USB 타이머들 및 다른 프로토콜 특정 피쳐들을 계속 유지하면서 아날로그 PHY를 제거하고, 그것을 직렬 디지털 I/O 전송 메커니즘과 교체하는 것을 가능하게 함으로써, USB 실리콘을 위한 용이한 재사용 메커니즘을 제공할 수 있다.
본 발명의 더 나은 이해는 하기의 도면들과 함께 하기의 상세한 설명이 고려될 때 획득될 수 있다.
도 1은 2-와이어 양방향성 2개 모드 버스가 칩상 시스템 온 칩(SOC: system on a chip) 및 카드 판독기(CR)를 USB 허브에 결합하는데 사용되는 일 실시예의 블럭도이다.
도 2는 2-와이어 양방향성 2개 모드 버스의 데이터 전송 동작을 개시하는 샘플 타이밍 도면을 보여준다.
도 3은 2-와이어 양방향성 2개 모드 버스의 데이터 전송, USB 정지, 및 USB 재시작 동작들을 개시하는 샘플 타이밍 도면을 보여준다.
본 발명은 다양한 변형들 및 대안적인 형태들을 허용하나, 본 발명의 특정 실시예들이 도면들에 예로서 보여지고, 본 명세서에 상세히 설명될 것이다. 그러나, 개시된 도면들 및 상세한 설명은 본 발명을 개시된 특정 형태로 제한하도록 의도되지 않았으며, 본 발명은 첨부된 청구항들에 의해 한정되는 본 발명의 사상 및 범위 내에 포함되는 모든 변형들, 동등물들, 및 대안들을 커버하는 것임을 이해해야만 한다. 제목은 단지 구성적 목적을 위한 것이며, 상세한 설명 또는 청구항들을 제한하거나 해석하는데 사용되도록 의도되지 않는다는 것에 유념하라. 추가로, "~할 수 있다(may)"라는 단어는 본 명세서 전반에 걸쳐 허용적인 의미(예를 들어, 가능성을 갖거나 또는 몇몇 실시예들에서 가능함)로 사용되며, 강제적인 의미(즉, 반드시(must))로 사용되지 않는다는 것에 유념하라. "포함한다"라는 용어 및 그 변형들은 "~을 포함하지만 그에 제한되지는 않는다"는 의미이다. "결합된다"라는 용어는 "직접 또는 간접적으로 접속된다"는 의미이다.
한 세트의 실시예들에서, 2-와이어(또는 적어도 2-와이어) 디지털 버스는 USB 물리 계층(PHY) 또는 USB 케이블을 사용하지 않고 USB 디바이스들 및 제어기들을 상호접속시키도록 구성될 수 있다. 하나의 와이어는 양방향성 클록(CLK) 라인/신호일 수 있으며, 다른 와이어는 양방향성 데이터 라인/신호일 수 있다. 특정 실시예들에서, 클록 신호는 단지 데이터 전송 동안에만 활성화될 수 있으며, 데이터는 클록의 상승 및 하강 에지들상에서 클록킹될 수 있으며, 따라서, 더블 데이터 레이트(DDR: double data rate) 전송 프로토콜을 실행한다. 전송 디바이스는 데이터와 동시에 동기화되어 CLK 신호를 소싱(source)할 수 있는 반면, 수신 디바이스는 클록 라인의 천이들 동안에 데이터를 클록킹할 수 있다. 일 실시예에서, 버스는 모두 CLK 라인과 동기화되는 소스일 수 있는 하나 이상의 더블 데이터 레이트(DDR) 데이터 라인들을 포함할 수 있다. 전압 레벨들은 프로세스/디바이스 특정화될 수 있다. 도 1은 2-와이어 양방향성 2개 모드 버스(110)가 USB 허브(104)에 카드 판독기(CR) 및 시스템 온 칩(SOC)(102)을 결합시키는데 사용되는 예시적인 시스템의 블럭도를 도시한다. 개인용 컴퓨터(PC) 시스템(106)은 또한 표준 USB 접속(112)을 통해 USB 허브(104)에 결합될 수 있다.
한 세트의 실시예들에서, SOC(102)(휴대 전화에 포함될 수 있는)는 주변 USB 디바이스로서 HUB(104)를 통해 PC(106)에 도킹(dock)될 수 있는 반면, 또한, 다른 접속된 주변 USB 디바이스, 본 경우에는 CR(108)에 USB 호스트로서 작동할 수 있 다. 2-와이어 양방향성 2개 모드 버스(110)를 통해 CR(108)을 USB 허브(104)에 결합함으로써, 그리고 2-와이어 양방향성 2개 모드 버스(110)를 통해 SOC(102)를 USB 허브(104)에 결합함으로써, CR(108)은 PC(106) 및 SOC(102) 모두에 의해 주변 USB 디바이스로서 인지될 수 있는 반면, SOC(102)는 PC(106)에 의하여 주변 USB 디바이스로서, 그리고 CR(108)에 의해 USB 호스트로서 인지될 수 있다.
상기 개시된 바와 같이, 2-와이어 양방향성 2개 모드 버스(또는 인터페이스)(110)는 CLK 라인 및 데이터 라인을 포함할 수 있으며, CLK 라인 및 데이터 라인의 상태들의 결합은 2-와이어 버스를 통한 USB 연결성을 허용하기 위하여 USB 기능 선택을 실행하도록 구성될 수 있다. 예를 들어, USB 아이들 상태는 로우 상태로 데이터 라인을 홀딩하는 동안 CLK 라인을 하이 상태로 홀딩함으로써 실행될 수 있다. 유사하게, USB 리셋 상태는 CLK 라인 및 데이터 라인을 로우 상태로 홀딩함으로써 실행될 수 있고, USB 재시작/접속 상태는 데이터 라인을 하이 상태로 홀딩하는 동안 CLK 라인을 로우 상태로 홀딩함으로써 실행될 수 있다. USB 데이터 전송/수신 동작들은 데이터 라인을 통해 전송된 클록 데이터에 대하여 CLK 신호를 사용함으로써 달성될 수 있다.
USB 2.0 요구조건들에 대한 순응을 보장하기 위하여, 480 Mb/s의 요구되는 유효 데이터 전송 레이트는 240 MHz에서 구동되는 CLK 신호로 DDR 버스로서 2-와이어 버스(110)를 실행함으로써 달성될 수 있다. 비트 스터핑(stuffing)이 요구되지 않을 수 있으며, USB 리셋/재시작 타이밍을 유지함으로써, 현재 내부 타이머들은 일반적으로 표준 PHY에 접속되는 USB 기능에 재사용될 수 있다. CLK 신호 및 데이 터 신호는 요구되는 바에 따라 임의의 데이터 레이트를 가능하게 하는 소스 동기 신호들로서 발생될 수 있다. 예를 들어, 한 세트의 실시예들에서, CLK 신호는 5333 MHz에서 구동될 수 있으며, DDR 전송 구성의 경우에는 1066 Mb/s의 유효 데이터 레이트를 달성할 수 있다. 2-와이어 버스(110)의 인터페이스들은 전자기 간섭(EMI)으로 인한 스파이크들을 감소시키기 위하여 대역 확산(spread spectrum) 클록/데이터 라인들을 사용하는, 표준 DDR 가능 입력/출력(I/O) 패드들과 함께 실행될 수 있다. 소스 동기화 데이터 및 클록 신호들은 모두 동시에 확산할 수 있다.
몇몇 실시예들에서, 넓은 주파수 허용편차(frequency tolerance)는 대신 예를 들어, 링 오실레이터를 사용하는 위상-고정 루프(PLL)보다 더 단순하고/단순하거나 더 용이한 메커니즘들을 실행하는 것을 허용할 수 있다. 예를 들어, USB 2.0에 대하여, 400-480 Mb/s의 레이트는 DDR 전송 메커니즘에 대한 200 MHz- 240 MHz의 클록 허용편차(clock tolerance)와 함께 달성될 수 있다. 2-와이어 버스(110)에 대한 지정된 프로토콜은 특별히 상위 USB 프로토콜에 적용가능할 수 있으며, 특히, 에러 정정 코드(ECC: error correction code), 데이터 손상(data corruption), 및 데이터 조정(data arbitration)이 처리되는데, 이는 단지 4개 기본 상태들, 즉, USB 아이들, USB 리셋, USB 재시작/접속 및 USB 데이터 전송이 정의될 수 있기 때문이다. 바람직한 실시예들에서, 2-와이어 버스(110)는 일반적으로 포인트-투-포인트 인터커넥트, 예를 들어, 호스트에서 디바이스로의 인터커넥트를 위해 사용될 수 있으며, 데이터가 전송되지 않을 때 아이들로 유지될 수 있다.
도 2는 2-와이어 버스의 데이터 전송 동작을 개시하는 샘플 타이밍 도면을 보여주며, 여기서, CLK 라인(202) 및 데이터 라인(204)은 아이들 상태로부터 데이터 전송 상태로, 그리고 전송의 종료에서 아이들 상태로 다시 되돌아가도록 천이된다. 도면에 도시된 바와 같이, 데이터는 클록의 상승 및 하강 에지들 모두에서 클록킹될 수 있으며, DDR 전송 프로토콜을 실행한다. 데이터 전송이 완료될 때, 버스는 아이들 상태로 리턴할 수 있다. 통상적인 USB 시스템 토폴로지(topology)에서, 디바이스에 결합하는 호스트는 일반적으로 마스터로 작동하며, 디바이스는 슬레이브로서 작동하지만, 호스트와 디바이스 모두 신호 상태 또는 데이터를 버스에 구동할 수 있다. 호스트 디바이스는 버스가 아이들 상태일 때 버스상에 약한 키퍼(keeper)들을(클록 라인상의 약한 풀-업, 그리고 데이터 라인 상의 약한 풀-다운) 위치시킬 수 있으며, 데이터 전송이 발생할 때 키퍼들을 제거할 수 있다. 데이터가 버스에 구동될 때, 전송 디바이스는 또한 데이터와 동시에 클록 신호를 구동시킬 수 있다.
이전에 언급된 바와 같이, 아이들 및 데이터 전송 상태들 외에도, 2-와이어 버스(110)는 또한 USB 리셋, USB 재시작, 및 USB 정지를 지원하도록 구성될 수 있다. 이러한 상태들은 구동된(driven) 상태로서 실행될 수 있으며, 약한 키퍼들을 과도하게 구동(overdrive)할 수 있고, USB 디바이스가 정지된 USB 호스트에 웨이크-업(Wake-up) 신호를 전송하는 것을 허용하여, 웨이크 사건을 촉진시킨다. USB 호스트는 유사하게 정지된 USB 디바이스에 재시작 신호를 전송할 수 있어, 유사한 방식으로 버스를 웨이크업시킨다는 것을 유념해야 한다. 따라서, 재시작 신호 및 웨이크-업 신호는 기능적으로 유사한 것으로 고려될 수 있으며, 재시작 신호는 호스 트 구동 사건을 나타내고, 웨이크-업 신호는 디바이스 구동 사건을 나타낸다. 도 3은 아이들 및 데이터 전송 상태들 이외에, 2-와이어 버스의 USB 리셋, USB 정지, 및 USB 재시작 동작들을 개시하는 샘플 타이밍 도면을 보여준다. 도 1과 유사하게, 2-와이어 버스(110)는 하나 이상의 클록 주기들 동안에 CLK 라인(202)이 하이로 홀딩되고, 데이터 라인(204)이 로우로 홀딩되는 동안 아이들 상태일 수 있다. 일단 아이들 상태의 종료에 도달하면, 데이터는 CLK 신호(202)의 상승 및 하강 에지들 모두에서 샘플링될 수 있다. 마지막 샘플링된 데이터에 후속하여, CLK 라인(202)을 하이로 홀딩시키고, 데이터 라인(204)을 로우로 홀딩시킴으로써 아이들 상태에 다시 진입될 수 있다. USB 정지 모드는 현재 USB 명세 요구조건들을 매칭하기 위하여 CLK 라인(202)이 하이로 홀딩되고 데이터 라인(204)이 로우로 홀딩되는 동안, 시간 주기를 3ms로 연장시킴으로써 진입될 수 있다. USB 부착 또는 재시작 모드는 CLK 라인(202)을 하이에서 로우로 천이시킴으로써, 그리고 데이터 라인(204)을 로우에서 하이로 천이시킴으로써 진입될 수 있으며, 현재 USB 명세 요구조건들을 매칭시키기 위하여 적어도 1ms 동안 새로운 상태들을 유지시킨다. 또한 도 3에 도시된 타이밍 도면에 개시된 바와 같이, USB 리셋은 현재 USB 명세 요구조건들을 매칭시키기 위하여, 2.5 ㎲ 또는 10ms 동안 CLK 라인(202) 및 데이터 라인(204)을 모두 로우로 홀딩함으로써 실현(actuate)될 수 있다. 개별적으로 USB 부착/재시작 상태, USB 정지 상태 및/또는 USB 리셋 상태를 전달하기 위하여 데이터 라인(204)의 상태 및 CLK 라인(202)의 상태가 일정하게 홀딩되는 동안 개별적인 타이밍 주기들은 성능 향상을 위해 짧아질 수 있다는 것을 유념해야 한다.
일반적으로 2-와이어(최소 구성) 인터커넥트 버스는 신호를 구동하지 않고(정적 상태) 데이터가 전송되는 동일한 라인(들)을 통해 전송되는 명령/제어 상태 정보를 갖도록 구성될 수 있다. 인터커넥트 버스가 요청/승인 구조를 가지지 않는다면, 고유/빌트인(inherent/built-in) 신호변경(handshake) 메커니즘을 통한 버스 경합(contention)을 방지하기 위하여 두 개 소스들이 동시에 또는 다른 방식으로 버스에 기록하는 것을 방지하도록 설계되는 한, USB를 제외한 프로토콜들에 대하여 인터커넥트 버스가 사용될 수 있다. 상태 정보는 특정한 지정된 시간 주기들 동안 고정되는 라인 상태들에 의하여 인터커넥트 버스상에 전달될 수 있다. 즉, 특정 시간 주기들 동안 고정되는 정적 상태들은 클록의 부재의 정보 및/또는 다른 에지 정보를 전달할 수 있다.
몇몇 실시예들에서, 인터커넥트 버스 인터페이스는 구동되지 않을 때, 3개 상태일 수 있는 표준 I/O 드라이버들을 사용하여 실행될 수 있다. 클록 라인 및 데이터 라인은 모두 양방향성일 수 있다. 데이터 전송은 DDR 설계에 따라 구성될 수 있으며(더 낮은 클록 속도에서 효율성을 증가시키도록), 클록 주파수는 특정 전송 요구조건들에 대한 원하는 유효 데이터 레이트를 유지시키는데 요구되는 임의의 값으로 설정될 수 있다(즉, 오늘날의 PC 마더보드들 등에 공통적인 DDR 메모리 속도를 매칭하기 위하여 FS USB에 대한 6 MHz). 따라서, 인터커넥트 버스 명세는 간단히 클록 주파수를 증가시킴으로써, USB 3.0 또는 그 너머로 확장될 수 있다. 동일한 클록 소스 주파수를 갖는 더 높은 데이터 레이트들에 대하여, 데이터 라인들의 개수는 또한 증가될 수 있으며, 임의의 또는 모든 데이터 라인들은 양방향성 데 이터 라인들로서 구성될 수 있다. 한 세트의 실시예들에서, 사용되는 시그널링 전압 레벨은 의존적으로 실행될 수 있으며, 전송 디바이스 및 수신 디바이스가 호환 전압 레벨들에서 작동하는 한 임의의 레벨로 설정될 수 있다. 예를 들어, 1.8V 시그널링이 실행될 수 있으나, 1.2V와 같은 대안적인 전압 클래스들이 마찬가지로 지정될 수 있다.
인터커넥트 버스에 결합될 때 호스트로서 작동하는 디바이스는 활성화 전송들이 진행중에 있지 않을 때, 버스를 아이들 상태로 유지시키기 위하여, 약한 버스 키퍼들을 실행(즉, 약한 풀-업/풀-다운을 인가)할 수 있다. 호스트 디바이스는 데이터를 전송 및/또는 수신하는 동안 약한 키퍼들을 일시적으로 제거할 수 있다. 한 세트의 실시예들에서, 이것은 - 예를 들어, 도2 및 도3에 도시된 바와 같이 - 효율적으로 클록 신호를 풀-업시키고 데이터 라인을 풀-다운시키는, 호스트로서 작동하는 디바이스가 약한 키퍼들에 아이들 상태를 인가할 수 있는 시간 주기 동안 클록 라인을 하이로 구동시키고 데이터 라인을 로우로 구동시킴으로써, 최종 데이터 전송 이후에 클록 사이클들의 지정된 개수(예를 들어, 2) 동안 아이들 상태를 설립하는 디바이스(즉, 호스트로서 작동하지 않는 디바이스)에 의해 달성될 수 있다. 한 세트의 실시예들에서, 단순한 대역 확산 클릭킹(clicking) 설계는 데이터 및 클록 에지들이 항상 서로에 대하여 동기화되기 때문에, EMI의 효과들을 감소시키는데 사용될 수 있으며, 이는 어려움 없이 주파수 영역에서 데이터 및 클록 에지들을 변화시키는 것을 가능하게 한다. 몇몇 실시예들은 EMI의 효과들을 추가로 감소 및/또는 제거하기 위하여 슬루 레이트(slew rate) 제어된 I/O 포트들을 사용하 여 실행될 수 있다.
본 발명의 다양한 측면들의 추가의 변형들 및 대안적인 실시예들은 본 명세서에서 본 기술 분야의 당업자들에게 명백해질 수 있다. 따라서, 이러한 명세서는 단지 도식적인 목적으로 구성된 것이며, 본 발명을 실행하는 일반적인 방식을 당업자들에게 알려주기 위한 것이다. 본 명세서에 도시되고 개시된 본 발명의 형태들은 실시예로서 받아들여져야만 한다. 엘리먼트들 및 물질들은 본 명세서에 도시되고 개시된 것과 대체될 수 있으며, 부분들 및 프로세스들은 반전될 수 있으며, 본 발명의 이러한 설명의 이점을 가진 후에, 본 기술 분야의 당업자들에게 명백한 바와 같이, 본 발명의 특정 피쳐들은 독립적으로 이용될 수 있다. 하기의 청구항들에 개시된 바와 같은 본 발명의 사상 및 범위를 벗어나지 않고 본 명세서에 개시된 엘리먼트들에 대한 변화가 이루어질 수 있다.

Claims (20)

  1. 인터커넥트 버스로서,
    양방향성 클록 라인; 및
    USB 데이터를 운반하도록 동작가능한 양방향성 데이터 라인을 포함하며,
    상기 클록 라인을 통해 전송되는 클록 신호는 상기 데이터 라인을 통해 전송되는 데이터와 동기화되는 소스이고,
    상기 데이터는 적어도 상기 클록 신호의 상승 에지에서 샘플링되고,
    상기 인터커넥트 버스는 상기 클록 라인 및 상기 데이터 라인을 통해 USB 명령/제어 상태 정보를 전달하도록 작동가능하며, 상기 클록 라인 및 상기 데이터 라인의 정적 상태들의 개별적 결합들은 개별적인 USB 명령/제어 상태 정보에 대응하는, 인터커넥트 버스.
  2. 제 1 항에 있어서,
    USB 명령/제어 상태 정보는, USB 아이들(idle) 상태; USB 부착/재시작 상태; USB 정지(suspend) 상태; 및 USB 리셋 상태를 포함하는 것을 특징으로 하는 인터커넥트 버스.
  3. 제 2 항에 있어서,
    상기 USB 아이들 상태는 지정된 개수의 클록 주기들 동안 상기 클록 라인을 하이(high)로, 상기 데이터 라인을 로우(low)로 홀딩함으로써 전달되고; 및/또는
    상기 USB 부착/재시작 상태는 지정된 제1 시간 주기 동안 상기 클록 라인을 로우로, 상기 데이터 라인을 하이로 홀딩함으로써 전달되고; 및/또는
    상기 USB 정지 상태는 지정된 제2 시간 주기 동안 상기 클록 라인을 하이로, 상기 데이터 라인을 로우로 홀딩함으로써 전달되고; 및/또는
    상기 USB 리셋 상태는 지정된 제3 시간 주기 동안 상기 클록 라인을 로우로, 상기 데이터 라인을 로우로 홀딩함으로써 전달되는 것을 특징으로 하는 인터커넥트 버스.
  4. 제 3 항에 있어서,
    상기 지정된 개수의 클록 주기들, 상기 지정된 제1 시간 주기, 상기 지정된 제2 시간 주기, 및 상기 지정된 제3 시간 주기는 USB 명세 요구 조건들을 만족시키는 것을 특징으로 하는 인터커넥트 버스.
  5. 제 1 항에 있어서,
    상기 인터페이스는 물리 계층(PHY) 및/또는 USB 케이블들을 사용하지 않고 USB 디바이스들을 결합하도록 작동가능한 것을 특징으로 하는 인터커넥트 버스.
  6. 제 1 항에 있어서,
    상기 데이터는 상기 클록 신호의 상승 에지에서 및/또는 하강 에지에서 샘플 링되는 것을 특징으로 하는 인터커넥트 버스.
  7. 제 1 항에 있어서,
    상기 클록 신호는 상기 데이터 라인상의 데이터 전송 동안에만 활성화되는 것을 특징으로 하는 인터커넥트 버스.
  8. 인터커넥트 버스를 통해 제1 USB 디바이스와 제2 USB 디바이스 사이에서 USB 데이터를 전송하는 단계 - 상기 인터커넥터 버스는 물리 계층(PHY) 및/또는 USB 케이블들을 사용하지 않고 상기 제1 USB 디바이스와 상기 제2 USB 디바이스를 함께 결합하는 두 개 이상의 신호 라인들을 포함함 - ; 및
    클록킹된 신호들에 의하여 구동되는 상기 두 개 이상의 신호 라인들 중 임의의 신호 라인 없이 상기 인터커넥트 버스를 통해 상기 제1 USB 디바이스 및 상기 제2 USB 디바이스에 의해 인지되는 USB 명령/제어 상태 정보를 전달하는 단계
    를 포함하는 방법.
  9. 제 8 항에 있어서,
    상기 두 개 이상의 신호 라인들 중 하나의 신호 라인은 양방향성 클록 라인이며, 상기 두 개 이상의 신호 라인들 중 나머지 신호 라인들 중 적어도 하나의 신호 라인은 양방향성 데이터 라인인 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서,
    상기 제1 USB 디바이스는 USB 호스트 디바이스이며, 상기 방법은 상기 제1 USB 디바이스가 상기 데이터 라인상에 활성화 데이터 전송이 발생하지 않을 때, 상기 인터커넥트상의 USB 아이들 상태를 유지시키기 위하여 약한 풀-업/풀-다운(pull-up/pull-down)을 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서,
    상기 USB 호스트 디바이스가 상기 데이터 라인상에서 데이터를 수신 및/또는 전송할 때, 상기 약한 풀-업/풀-다운을 일시적으로 제거하도록 작동하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제 9 항에 있어서,
    상기 클록 라인을 통해 클록 신호를 전송하는 단계; 및
    상기 클록 신호의 상승 에지 및 하강 에지에서 상기 데이터 라인을 통해 전송되는 데이터를 샘플링하는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  13. 제 9 항에 있어서,
    상기 제1 USB 디바이스 및 상기 제2 USB 디바이스가 각각 상기 데이터 라인을 통해 데이터를 전송 및/또는 수신하는 단계; 및
    상기 데이터와 동기화되는 소스인 클록 신호를 생성하기 위하여 상기 데이터 전송을 수행할 때, 상기 제1 USB 디바이스 및 상기 제2 USB 디바이스가 각각 상기 클록 라인을 통해 클록 신호를 전송하는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  14. 제 9 항에 있어서,
    상기 두 개 이상의 신호 라인들 중 나머지 신호 라인들은 다수의 양방향성 데이터 라인들을 포함하는 것을 특징으로 하는 방법.
  15. 제 8 항에 있어서,
    상기 인터커넥트 버스를 통해 상기 제1 USB 디바이스와 상기 제2 USB 디바이스 사이에 USB 허브를 결합하는 단계; 및
    상기 USB 허브에 USB 호스트 디바이스를 결합하는 단계
    를 더 포함하며, 상기 제1 USB 디바이스는 상기 USB 호스트 디바이스에 대한 디바이스로서 나타나고, 상기 제2 USB 디바이스에 대한 USB 호스트로서 나타나는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서,
    상기 제2 USB 디바이스는 상기 제1 USB 디바이스 및 상기 USB 호스트 디바이스에 대한 디바이스로서 나타나는 것을 특징으로 하는 방법.
  17. 제 15 항에 있어서,
    상기 USB 호스트 디바이스를 상기 USB 허브에 결합하는 단계는, 표준 USB 접속을 통해 상기 USB 호스트 디바이스를 상기 USB 허브에 결합하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 인터커넥트 버스를 포함하는 시스템으로서,
    상기 인터커넥트 버스는,
    양방향성 클록 라인; 및
    양방향성 데이터 라인
    을 포함하며,
    상기 클록 라인을 통해 전송되는 클록 신호는 상기 데이터 라인을 통해 전송되는 데이터와 동기화되는 소스이고, 상기 데이터는 적어도 상기 클록 신호의 상승 에지에서 샘플링되고, 상기 인터커넥트 버스는 버스 경합(contention)을 본질적으로 방지하기 위하여 신호변경(handshake) 메커니즘으로 구성되는 버스 프로토콜에 따라 데이터 라인을 통해 데이터를 전송하도록 동작가능하며,
    상기 인터커넥트 버스는 상기 클록 라인 및 상기 데이터 라인을 통해 상기 버스 프로토콜의 명령/제어 상태 정보를 전달하도록 동작가능하고, 지정된 시간 주기들 동안 홀딩되는 상기 클록 라인 및 상기 데이터 라인의 정적 상태의 개별적인 결합들은 개별적인 명령/제어 상태 정보에 대응하는, 시스템.
  19. 제 18 항에 있어서,
    상기 인터커넥트 버스는 하나 이상의 부가적인 데이터 라인들을 더 포함하는 것을 특징으로 하는 시스템.
  20. 제 18 항에 있어서,
    상기 데이터는 상기 클록 신호의 상승 에지 및/또는 하강 에지에서 샘플링되는 것을 특징으로 하는 시스템.
KR1020097000286A 2006-06-07 2007-06-06 낮은 전력 및 낮은 핀 카운트 양방향성 듀얼 데이터 레이트디바이스 인터커넥트 인터페이스 KR101429782B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US80414106P 2006-06-07 2006-06-07
US60/804,141 2006-06-07
US11/428,211 2006-06-30
US11/428,211 US7702832B2 (en) 2006-06-07 2006-06-30 Low power and low pin count bi-directional dual data rate device interconnect interface
PCT/US2007/070527 WO2007143695A2 (en) 2006-06-07 2007-06-06 Low power and low pin count bi-directional dual data rate device interconnect interface

Publications (2)

Publication Number Publication Date
KR20090028618A true KR20090028618A (ko) 2009-03-18
KR101429782B1 KR101429782B1 (ko) 2014-08-18

Family

ID=38666933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097000286A KR101429782B1 (ko) 2006-06-07 2007-06-06 낮은 전력 및 낮은 핀 카운트 양방향성 듀얼 데이터 레이트디바이스 인터커넥트 인터페이스

Country Status (7)

Country Link
US (4) US7702832B2 (ko)
EP (2) EP2033104B1 (ko)
JP (1) JP4918134B2 (ko)
KR (1) KR101429782B1 (ko)
DE (1) DE602007008894D1 (ko)
TW (1) TWI336441B (ko)
WO (1) WO2007143695A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090323730A1 (en) * 2008-04-18 2009-12-31 Honeywell International Inc. Data alignment system and method for double data rate input data stream
US20090323879A1 (en) * 2008-04-18 2009-12-31 Honeywell International Inc. Data alignment and de-skew system and method for double data rate input data stream
US8341303B2 (en) 2008-06-30 2012-12-25 Intel Corporation Asymmetrical universal serial bus communications
US8327048B2 (en) * 2009-01-07 2012-12-04 Sony Computer Entertainment Inc. Using USB suspend/resume to communicate information through a USB device
US8352652B2 (en) * 2009-01-07 2013-01-08 Sony Computer Entertainment Inc. Using analog signals to communicate through an A/D converter and USB interface
US8631185B2 (en) * 2010-09-15 2014-01-14 Standard Microsystems Corporation Method and system for transferring high-speed data within a portable device
JP5819678B2 (ja) * 2011-08-30 2015-11-24 ルネサスエレクトロニクス株式会社 Ｕｓｂハブ及びｕｓｂハブの制御方法
US8990464B2 (en) 2011-10-05 2015-03-24 Analog Devices, Inc. Methods for discovery, configuration, and coordinating data communications between master and slave devices in a communication system
US10649948B2 (en) * 2011-10-05 2020-05-12 Analog Devices, Inc. Two-wire communication systems and applications
JP5876752B2 (ja) * 2012-03-12 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び携帯端末装置
CN102799550B (zh) * 2012-06-21 2016-01-27 华为终端有限公司 基于芯片间高速接口hsic的唤醒、热插拔方法和设备
US9239810B2 (en) 2012-06-30 2016-01-19 Intel Corporation Low power universal serial bus
US8683097B2 (en) 2012-06-30 2014-03-25 Intel Corporation Device connect detection
US9946680B2 (en) 2012-10-05 2018-04-17 Analog Devices, Inc. Peripheral device diagnostics and control over a two-wire communication bus
US9772665B2 (en) 2012-10-05 2017-09-26 Analog Devices, Inc. Power switching in a two-wire conductor system
US8989328B2 (en) 2013-03-14 2015-03-24 Qualcomm Incorporated Systems and methods for serial communication
US10216253B2 (en) * 2013-03-28 2019-02-26 Via Technologies, Inc. Universal serial bus hub and control method thereof
US10042412B2 (en) 2014-12-08 2018-08-07 Intel Corporation Interconnect wake response circuit and method
GB2536309B (en) 2015-03-09 2017-08-02 Cirrus Logic Int Semiconductor Ltd Low power bidirectional bus
US10241559B2 (en) * 2015-10-30 2019-03-26 Wipro Limited System and method for dynamically switching high-speed clock of a host device
TWI698752B (zh) * 2018-08-22 2020-07-11 新唐科技股份有限公司 積體電路、匯流排系統以及其控制方法
CN116701044A (zh) * 2022-02-24 2023-09-05 长鑫存储技术有限公司 数据传输电路与数据传输方法
TWI824658B (zh) * 2022-08-10 2023-12-01 威盛電子股份有限公司 超高速通用序列匯流排控制方法與其實現之電腦系統
CN117435426B (zh) * 2023-10-18 2024-05-07 成都观岩科技有限公司 一种芯片内串行数据溢出校验方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710922A (en) * 1985-12-18 1987-12-01 Advanced Micro Devices, Inc. Apparatus and associated methods for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals
US4785396A (en) 1986-01-28 1988-11-15 Intel Corporation Push-pull serial bus coupled to a plurality of devices each having collision detection circuit and arbitration circuit
EP0258873B1 (en) 1986-09-01 1995-11-22 Nec Corporation Serial bus interface system for data communication using two-wire line as clock bus and data bus
US5793993A (en) 1995-01-26 1998-08-11 General Magic, Inc. Method for transmitting bus commands and data over two wires of a serial bus
US5819051A (en) 1995-12-29 1998-10-06 Compaq Computer Corporation Low speed serial bus protocol and circuitry
JPH10336218A (ja) 1997-05-28 1998-12-18 Mitsubishi Electric Corp 同期シリアル転送装置および同期シリアル転送方法
US5958027A (en) * 1997-08-05 1999-09-28 Advanced Micro Devices, Inc. Method and system for optimizing the flow of isochronous data and clock rate information
JP3045985B2 (ja) * 1997-08-07 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 接続確立方法、通信方法、状態変化伝達方法、状態変化実行方法、無線装置、無線デバイス、及びコンピュータ
JP2000003236A (ja) * 1998-06-15 2000-01-07 Nec Corp インタフェース拡張装置
US6145039A (en) 1998-11-03 2000-11-07 Intel Corporation Method and apparatus for an improved interface between computer components
JP3528634B2 (ja) * 1998-11-10 2004-05-17 松下電器産業株式会社 Ｕｓｂ信号の多値符号化方法および多値復号化方法
JP2000194444A (ja) * 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 携帯型コンピュ―タとワイヤレスドッキングステ―ション
AUPQ896300A0 (en) * 2000-07-24 2000-08-17 Nec Australia Pty Ltd A clock synchronisation method for usb sink devices
US7093151B1 (en) * 2000-09-22 2006-08-15 Cypress Semiconductor Corp. Circuit and method for providing a precise clock for data communications
JP3646644B2 (ja) * 2000-10-31 2005-05-11 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7082484B2 (en) 2001-01-16 2006-07-25 International Business Machines Corporation Architecture for advanced serial link between two cards
US6671211B2 (en) * 2001-04-17 2003-12-30 International Business Machines Corporation Data strobe gating for source synchronous communications interface
US7139344B2 (en) * 2001-05-16 2006-11-21 Lexmark International, Inc. Method and apparatus for effecting synchronous pulse generation for use in variable speed serial communications
US20020172290A1 (en) * 2001-05-18 2002-11-21 Chorpenning Jack S. Method and system for transmitting signals between a high speed serial bus and a coaxial cable
JP2003044188A (ja) * 2001-07-27 2003-02-14 Canon Inc Ｕｓｂプロトコルに基づく光通信システム及びその制御方法
US7003585B2 (en) 2001-09-05 2006-02-21 Xerox Corporation High speed serial interface
TWI270786B (en) * 2002-04-10 2007-01-11 Avision Inc Scanner capable of being a universal serial bus host
JP3685150B2 (ja) * 2002-04-26 2005-08-17 セイコーエプソン株式会社 クロック制御回路、データ転送制御装置及び電子機器
FR2849945B1 (fr) * 2003-01-10 2005-03-11 Atmel Corp Moyens pour la communication des cartes a puces usb utilisant des transferts a vitesse maximale ou elevee
ATE517500T1 (de) * 2003-06-02 2011-08-15 Qualcomm Inc Erzeugung und umsetzung eines signalprotokolls und schnittstelle für höhere datenraten
US6906618B2 (en) 2003-06-26 2005-06-14 Abet Technologies, Llc Method and system for bidirectional data and power transmission
JP4432385B2 (ja) * 2003-07-28 2010-03-17 セイコーエプソン株式会社 データ中継システム
JP3807406B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US20050071707A1 (en) * 2003-09-30 2005-03-31 Hampel Craig E. Integrated circuit with bi-modal data strobe
JP2005328186A (ja) * 2004-05-12 2005-11-24 Sony Corp 受信装置、そのデータ処理方法およびプログラム
EP1615136A3 (en) 2004-07-06 2006-08-23 Prolific Technology Inc. A USB device for decreasing the current at load

Also Published As

Publication number Publication date
WO2007143695A3 (en) 2008-02-07
US8055825B2 (en) 2011-11-08
WO2007143695A2 (en) 2007-12-13
TWI336441B (en) 2011-01-21
US20100205337A1 (en) 2010-08-12
US7702832B2 (en) 2010-04-20
US20100205339A1 (en) 2010-08-12
EP2033104B1 (en) 2010-09-01
US20120137032A1 (en) 2012-05-31
JP4918134B2 (ja) 2012-04-18
EP2033104A2 (en) 2009-03-11
TW200820003A (en) 2008-05-01
KR101429782B1 (ko) 2014-08-18
US20070288671A1 (en) 2007-12-13
US8060678B2 (en) 2011-11-15
EP2221731B1 (en) 2012-03-14
JP2009540441A (ja) 2009-11-19
DE602007008894D1 (de) 2010-10-14
US8352657B2 (en) 2013-01-08
EP2221731A1 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
KR101429782B1 (ko) 낮은 전력 및 낮은 핀 카운트 양방향성 듀얼 데이터 레이트디바이스 인터커넥트 인터페이스
EP2332051B1 (en) Usb and ethernet controller combination device
US6990549B2 (en) Low pin count (LPC) I/O bridge
EP2867780B1 (en) Device disconnect detection
US7761645B2 (en) Physical device (PHY) support of the USB2.0 link power management addendum using a ULPI PHY interface standard
US9239810B2 (en) Low power universal serial bus
CN107688550B (zh) 设备连接检测
US6874047B1 (en) System and method for implementing an SMBus/I2C interface on a network interface card
WO2024112965A1 (en) Systems and methods for entering and exiting low power mode for aggregator-disaggregator
CN118132491A (zh) 中继器为具有eUSB中继器的主机生成的强制恢复
CN118132484A (zh) 用于eUSB中继器中的启动信令的检测器电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 6