CN116701044A - 数据传输电路与数据传输方法 - Google Patents

数据传输电路与数据传输方法 Download PDF

Info

Publication number
CN116701044A
CN116701044A CN202210173567.3A CN202210173567A CN116701044A CN 116701044 A CN116701044 A CN 116701044A CN 202210173567 A CN202210173567 A CN 202210173567A CN 116701044 A CN116701044 A CN 116701044A
Authority
CN
China
Prior art keywords
data
group
buses
strobe
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210173567.3A
Other languages
English (en)
Inventor
冀康灵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210173567.3A priority Critical patent/CN116701044A/zh
Priority to EP22740275.7A priority patent/EP4258116A4/en
Priority to PCT/CN2022/087961 priority patent/WO2023159735A1/zh
Priority to US17/810,015 priority patent/US20230267036A1/en
Priority to TW111133603A priority patent/TWI824697B/zh
Publication of CN116701044A publication Critical patent/CN116701044A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Bus Control (AREA)

Abstract

本公开提供一种数据传输电路以及应用于该数据传输电路的数据传输方法，数据传输电路包括：数据选通模块，与多个存储区块连接，且通过第一组数据总线连接低位数据端口，以及通过第二组数据总线连接高位数据端口，每组数据总线均包含奇数据线和偶数据线；纠错模块，每组所述数据总线均设置有所述纠错模块，所述纠错模块设置于所述奇数据线或所述偶数据线上，所述纠错模块用于对自所述低位数据端口或所述高位数据端口写入的数据进行纠错。本公开实施例可以减少数据传输电路中纠错模块的数量，节省数据传输电路的布局面积。

Description

数据传输电路与数据传输方法
技术领域
本公开涉及集成电路制造技术领域，具体而言，涉及一种数据传输电路和应用于该数据传输电路的数据传输方法。
背景技术
在存储器中，通常在数据线上设置纠错电路(ECC，Error Correct Code)以对传输中的数据进行校验和纠错。在电路布局(layout)时，纠错电路占用面积较大，因此，常规的数据传输电路具有较大的布局面积。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种能够节省布局面积的数据传输电路和应用于该数据传输电路的数据传输方法，用于至少在一定程度上克服数据传输电路布局面积大的问题。
根据本公开的第一方面，提供一种数据传输电路，包括：数据选通模块，与多个存储区块连接，且通过第一组数据总线连接低位数据端口，以及通过第二组数据总线连接高位数据端口，每组数据总线均包含奇数据线和偶数据线；纠错模块，每组所述数据总线均设置有所述纠错模块，所述纠错模块设置于所述奇数据线或所述偶数据线上，所述纠错模块用于对自所述低位数据端口或所述高位数据端口写入的数据进行纠错。
在本公开的一个示例性实施例中，所述纠错模块包括设置在所述第一组数据总线上的第一纠错模块和设置在所述第二组数据总线上的第二纠错模块。
在本公开的一个示例性实施例中，不同组所述数据总线的所述纠错模块设置于同一类型的数据线上。
在本公开的一个示例性实施例中，所述数据选通模块包括第一数据选通器和第二数据选通器，所述第一数据选通器连接第一组存储区块，通过所述第一组数据总线连接所述低位数据端口，所述第二数据选通器连接第二组存储区块，通过所述第二组数据总线连接所述高位数据端口，所述第一数据选通器和所述第二数据选通器之间设置有传输总线。
在本公开的一个示例性实施例中，所述传输总线包括第一传输总线和第二传输总线。
在本公开的一个示例性实施例中，所述第一组存储区块包括第一存储区块和第二存储区块，所述第二组存储区块包括第三存储区块和第四存储区块。
根据本公开的第二方面，提供一种数据传输方法，应用于如上任一项所述的数据传输电路，包括：响应数据写入请求，通过第一组数据总线中设置有纠错模块的第一类数据线或第二类数据线，以及第二组数据总线中设置有纠错模块的第一类数据线或第二类数据线将目标数据写入目标存储区块，所述第一组数据总线连接低位数据端口，所述第二组数据总线连接高位数据端口，在所述第一组数据总线和所述第二组数据总线中，所述第一类数据线和所述第二类数据线中的一个设置有所述纠错模块，另一个不设置所述纠错模块。
在本公开的一个示例性实施例中，所述第一组数据总线连接第一数据选通器，所述第一数据选通器连接第一组存储区块，所述第二组数据总线连接第二数据选通器，所述第二数据选通器连接第二组存储区块，所述第一数据选通器和所述第二数据选通器之间设置有传输总线，所述方法还包括：在交替写入第一数据和第二数据时，通过所述第一组数据总线中的所述第一类数据线、所述第一数据选通器写入所述第一数据的低位数据和所述第二数据的低位数据，通过所述第二组数据总线中的所述第一类数据线、所述第二数据选通器写入所述第一数据的高位数据和所述第二数据的高位数据。
在本公开的一个示例性实施例中，在所述第一数据和所述第二数据交替均被写入所述第一组存储区块时，通过所述第二组数据总线中的所述第一类数据线、所述第二数据选通器、所述传输总线中的两条传输总线、所述第一数据选通器将所述第一数据的高位数据和所述第二数据的高位数据写入所述第一组存储区块；在所述第一数据和所述第二数据交替均被写入所述第二组存储区块时，通过所述第一组数据总线中的所述第一类数据线、所述第一数据选通器、所述传输总线中的两条传输总线、所述第二数据选通器将所述第一数据的低位数据和所述第二数据的低位数据写入所述第二组存储区块。
在本公开的一个示例性实施例中，所述传输总线包括第一传输总线和第二传输总线，在所述第一数据和所述第二数据被分别写入所述第一组存储区块和所述第二组存储区块时，通过所述第一组数据总线中的所述第一类数据线、所述第一数据选通器将所述第一数据的低位数据写入所述第一组存储区块；通过所述第二组数据总线中的所述第一类数据线、所述第二数据选通器、所述第一传输总线、所述第一数据选通器将所述第一数据的高位数据写入所述第一组存储区块；通过所述第一组数据总线中的所述第一类数据线、所述第一数据选通器、所述第二传输总线、所述第二数据选通器将所述第二数据的低位数据写入所述第二组存储区块；通过所述第二组数据总线中的所述第一类数据线、所述第二数据选通器将所述第二数据的高位数据写入所述第二组存储区块。
在本公开的一个示例性实施例中，还包括：响应数据读取请求，通过所述第一组数据总线和所述第二组数据总线从目标存储区块读取目标数据。
在本公开的一个示例性实施例中，所述第一组数据总线连接第一数据选通器，所述第一数据选通器连接第一组存储区块，所述第二组数据总线连接第二数据选通器，所述第二数据选通器连接第二组存储区块，所述第一数据选通器和所述第二数据选通器之间设置有传输总线，所述通过所述第一组数据总线和所述第二组数据总线从目标存储区块读取目标数据包括：当所述目标数据存储在所述第一组存储区块中时，通过所述第一数据选通器、所述第一组数据总线中的所述第一类数据线将所述目标数据的低位数据读取到所述低位数据端口，通过所述第一数据选通器、所述传输总线、所述第二数据选通器、所述第二组数据总线中的所述第一类数据线将所述目标数据的高位数据读取到所述高位数据端口；当所述目标数据存储在第二组存储区块中时，通过所述第二数据选通器、所述第二组数据总线中的所述第一类数据线将所述目标数据的高位数据读取到所述高位数据端口，通过所述第二数据选通器、所述传输总线、所述第一数据选通器、所述第一组数据总线中的所述第一类数据线将所述目标数据的低位数据读取到所述低位数据端口。
在本公开的一个示例性实施例中，所述目标数据包括第一数据和第二数据，所述第一数据和所述第二数据存储在同一组存储区块中，所述通过所述第一组数据总线和所述第二组数据总线从目标存储区块读取目标数据包括：在所述第一数据和所述第二数据均存储在所述第一组存储区块中时，通过所述第一数据选通器、所述第一组数据总线中的所述第一类数据线将所述第一数据的低位数据读取到所述低位数据端口，通过所述第一数据选通器、所述传输总线、所述第二数据选通器、所述第二组数据总线中的所述第一类数据线将所述第一数据的高位数据读取到所述高位数据端口；通过所述第一数据选通器、所述第一组数据总线中的所述第二类数据线将所述第二数据的低位数据读取到所述低位数据端口，通过所述第一数据选通器、所述传输总线、所述第二数据选通器、所述第二组数据总线中的所述第二类数据线将所述第二数据的高位数据读取到所述高位数据端口；在所述第一数据和所述第二数据均存储在所述第二组存储区块中时，通过所述第二数据选通器、所述第二组数据总线中的所述第一类数据线将所述第一数据的高位数据读取到所述高位数据端口，通过所述第二数据选通器、所述传输总线、所述第一数据选通器、所述第一组数据总线中的所述第一类数据线将所述第一数据的低位数据读取到所述低位数据端口；通过所述第二数据选通器、所述第二组数据总线中的所述第二类数据线将所述第二数据的高位数据读取到所述高位数据端口，通过所述第二数据选通器、所述传输总线、所述第一数据选通器、所述第一组数据总线中的所述第二类数据线将所述第二数据的低位数据读取到所述低位数据端口。
在本公开的一个示例性实施例中，所述目标数据包括第一数据和第二数据，所述第一数据和所述第二数据分别存储在所述第一组存储区块和所述第二组存储区块中，所述传输总线包括第一传输总线和第二传输总线，所述通过所述第一组数据总线和所述第二组数据总线从目标存储区块读取目标数据包括：通过所述第一数据选通器、所述第一组数据总线中的所述第一类数据线将所述第一数据的低位数据读取到所述低位数据端口，通过所述第一数据选通器、所述第一传输总线、所述第二数据选通器、所述第二组数据总线中的所述第一类数据线将所述第一数据的高位数据读取到所述高位数据端口；通过所述第二数据选通器、所述第二组数据总线中的所述第二类数据线将所述第二数据的高位数据读取到所述高位数据端口，通过所述第二数据选通器、所述第二传输总线、所述第一数据选通器、所述第一组数据总线中的所述第二类数据线将所述第二数据的低位数据读取到所述低位数据端口。
在本公开的一个示例性实施例中，所述第一类数据线为奇数据线，所述第二类数据线为偶数据线；或者，所述所述第一类数据线为偶数据线，所述第二类数据线为奇数据线。
本公开实施例通过在数据总线中的奇数据线或偶数据线上仅设置一个纠错模块，可以极大节省数据传输电路的布局面积。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开示例性实施例中数据传输电路的结构示意图；
图2是本公开一个实施例中图1所示的数据选通模块1的连接关系示意图；
图3是本公开示例性实施例提供的数据传输方法的流程图；
图4A～图4C是本公开实施例中在图2所示电路中根据图3所示方法进行数据写入的示意图；
图5是本公开又一个实施例中数据传输方法的流程图；
图6A～图6C是本公开实施例中在图2所示电路中根据图5所示方法进行数据读取的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图1是本公开示例性实施例中数据传输电路的结构示意图。
参考图1，数据传输电路100可以包括：
数据选通模块1，与多个存储区块BG连接，且通过第一组数据总线21连接低位数据端口31，以及通过第二组数据总线22连接高位数据端口32，每组数据总线均包含奇数据线和偶数据线；
纠错模块4，每组数据总线均设置有纠错模块4，纠错模块4设置于奇数据线或偶数据线上，纠错模块4用于对自低位数据端口31或高位数据端口32写入的数据进行纠错。
在本公开实施例中，每个存储区块都需要与低位数据端口31和高位数据端口32两组数据端口进行数据交流。低位数据端口和高位数据端口分别传输一个2N位数据的高位数据(高N位)和低位数据(低N位)。在一个实施例中，N例如为4或8。当传输的目标数据为8位时，低位数据端口31用于传输(写入或读取)目标数据的低4位(bit0～bit3)，高位数据端口32用于传输目标数据的高4位(bit4～bit7)。当传输的目标数据为16位时，低位数据端口31用于传输(写入或读取)目标数据的低8位(bit0～bit7)，高位数据端口32用于传输目标数据的高8位(bit8～bit15)。
以本公开以每笔数据为16位作为示例，16位的目标数据可以被拆分为低8位和高8位进行传输，但随着后续技术发展，数据不一定被拆分一次。即，虽然本公开实施例仅示出两组数据总线以分别连接高位数据端口32和低位数据端口31，但是在本公开的其他实施例中，数据传输电路100还可以包括多组数据总线，每组数据总线连接不同的数据端口。每组数据总线均设置有纠错模块4。每组数据总线包括两类或两类以上的数据线，每组数据总线上仅有一类数据线设置有纠错模块4，其他类数据线不设置纠错模块4。
在图1所示实施例中，纠错模块4包括设置在第一组数据总线21上的第一纠错模块41和设置在第二组数据总线22上的第二纠错模块42。纠错模块(Link ECC)用于对数据进行校验和纠错。
在本公开实施例中，不同组数据总线的纠错模块可以设置于同一类型的数据线上。例如，第一纠错模块41和第二纠错模块42均设置在奇数据线上，或者，第一纠错模块41和第二纠错模块42均设置在偶数据线上。在其他实施例中，也可以将第一纠错模块41设置在奇数据线上、将第二纠错模块42设置在欧数据线上，或者，将第一纠错模块41设置在偶数据线上、将第二纠错模块42设置在奇数据线上，本领域技术人员可以根据实际情况自行设置。
在存储电路中，通过奇时钟和偶时钟对数据进行采样以得到需要传输的数据，通过奇时钟采样的数据称为奇数据，通过偶时钟采样的数据称为偶数据。奇数据和偶数据交替传输，以提高数据线的传输容量。同时，并行的奇数据线和偶数据线在传输奇数据和偶数据时时序交替，可以避免数据线间串扰的发生。在相关技术中，由于纠错电路进行校验和纠错的计算时间较长，无法同时处理奇数据和偶数据，通常在奇数据线和偶数据线上均设置纠错电路，以实现对交替出现的奇数据和偶数据的校验和纠错。
本公开实施例中，通过仅在奇数据线或偶数据线上设置在奇数据和偶数据交替传输时，能够对奇数据和偶数据均进行校验和纠错的纠错模块，即仅设置一个纠错模块，可以极大节省数据传输电路的电路布局面积，从而使应用该数据传输电路的芯片具有更小的体积，或者在相同体积内容纳更多的功能电路。
图2是本公开一个实施例中图1所示的数据选通模块1的连接关系示意图。
参考图2，在本公开的一个示例性实施例中，数据选通模块1可以包括第一数据选通器11和第二数据选通器12，第一数据选通器11连接第一组存储区块61，通过第一组数据总线21连接低位数据端口31，第二数据选通器12连接第二组存储区块62，通过第二组数据总线22连接高位数据端口32，第一数据选通器11和第二数据选通器12之间设置有传输总线5。
在本公开的一个示例性实施例中，传输总线5至少包括第一传输总线51和第二传输总线52，以实现至少同时传输两路数据。在本公开的其他实施例中，还可以设置更多传输总线，以并行传输更多数据。
在本公开的一个示例性实施例中，第一组存储区块61包括第一存储区块BGA(BankGroup A)和第二存储区块BGB(Bank Group B)，第二组存储区块62包括第三存储区块BGC(Bank Group C)和第四存储区块BGD(Bank Group D)。每个存储区块均通过两路数据线与数据选通器进行数据交互，一路数据线用来传输高位数据，一路数据线用来传输低位数据。
在其他实施例中，第一组存储区块61和第二组存储区块62还可以包括更多存储区块，本公开不以此为限。
在图2所示实施例中，可以通过仅在一个组数据总线的奇数据线或偶数据线上设置一个纠错模块，实现较小的电路布局，从而实现对四个或更多存储区块的读写。详细的读写过程详见本公开下列方法实施例。
图3是本公开示例性实施例提供的数据传输方法的流程图。图3所示的数据传输方法可以应用于如图1或图2所示的数据传输电路。
参考图3，数据传输方法300可以包括：
步骤S1，响应数据写入请求，通过第一组数据总线中设置有纠错模块的第一类数据线或第二类数据线，以及第二组数据总线中设置有纠错模块的第一类数据线或第二类数据线将目标数据写入目标存储区块，第一组数据总线连接低位数据端口，第二组数据总线连接高位数据端口，在第一组数据总线和第二组数据总线中，第一类数据线和第二类数据线中的一个设置有纠错模块，另一个不设置纠错模块。
在本公开的一个示例性实施例中，第一类数据线为奇数据线，第二类数据线为偶数据线；或者，第一类数据线为偶数据线，第二类数据线为奇数据线。
下面，结合图2所示电路说明图3所示方法的详细流程。
图4A～图4C是本公开实施例中在图2所示电路中根据图3所示方法进行数据写入的示意图。
参考图4A～图4C，在本公开实施例中，第一组数据总线21连接第一数据选通器11，第一数据选通器11连接第一组存储区块61，第二组数据总线22连接第二数据选通器12，第二数据选通器12连接第二组存储区块62，第一数据选通器11和第二数据选通器12之间设置有传输总线5。在一个周期内交替写入第一数据和第二数据时，通过第一组数据总线21中设置有纠错模块41的第一类数据线211、第一数据选通器11写入第一数据的低位数据和第二数据的低位数据，通过第二组数据总线22中的第一类数据线、第二数据选通器12写入第一数据的高位数据和第二数据的高位数据。
对于数据写入(Write)操作，数据是基于采样时钟从数据总线上获取到的，由于数据总线到数据端口的距离保持不变，因此不同存储区块的数据可基于同一采样时钟实现稳定的交替写入，如此，可以节省掉纠错模块的面积，仅使用第一类数据线(例如奇数据线，Even DQ Bus)进行数据的纠错。
在图4A～图4C中，通过第一数据流71表示第一数据的传输方向和传输通路，通过第二数据流72表示第二数据的传输方向和传输通路。图4A～图4C所示实施例适用于对两个存储区块(BG)在一个传输周期T(数据线上相邻的数据之间的时间间隔)内交替进行数据写入，对两个存储区块进行写入的时间间隔例如为T/2。
参考图4A，在第一数据和第二数据在一个周期内被交替写入第一组存储区块61时，通过第二组数据总线22中的第一类数据线、第二数据选通器12、传输总线5中的两条传输总线(第一传输总线51和第二传输总线52)、第一数据选通器11将第一数据的高位数据和第二数据的高位数据写入第一组存储区块61。
参考图4B，在第一数据和第二数据交替均被写入第二组存储区块62时，通过第一组数据总线21中的第一类数据线、第一数据选通器11、传输总线5中的两条传输总线、第二数据选通器12将第一数据的低位数据和第二数据的低位数据写入第二组存储区块62。
参考图4C，在本公开的一个示例性实施例中，传输总线5(Cross Bus)至少包括第一传输总线51(Even Cross Bus)和第二传输总线52(Odd Cross Bus)，以在传输总线5需要同时承担两路数据的传输时，通过不同的传输总线同时传输同方向或不同方向的两路数据，减少数据间的相互干扰。在本公开的其他实施例中，还可以设置更多传输总线，以并行传输更多数据。
在第一数据和第二数据被分别写入第一组存储区块61和第二组存储区块62时，通过第一组数据总线21中的第一类数据线、第一数据选通器11将第一数据的低位数据写入第一组存储区块61；通过第二组数据总线22中的第一类数据线、第二数据选通器12、第一传输总线51、第一数据选通器11将第一数据的高位数据写入第一组存储区块61；通过第一组数据总线21中的第一类数据线、第一数据选通器11、第二传输总线52、第二数据选通器12将第二数据的低位数据写入第二组存储区块62；通过第二组数据总线22中的第一类数据线、第二数据选通器12将第二数据的高位数据写入第二组存储区块62。
图5是本公开又一个实施例中数据传输方法的流程图。
参考图5，在本公开的另一个示例性实施例中，数据传输方法300还包括：
步骤S2，响应数据读取请求，通过第一组数据总线21和第二组数据总线22从目标存储区块读取目标数据。
对于数据读出(Read)操作，数据是从不同的存储位置得到的，每个区块的数据时序都不一样，即使是同一个存储区块，随着电压温度变化，数据的时序也不一样。所以为了保证数据的完整性，在本公开实施例中，设置从不同存储区块读出来的数据随机放到不同的第一类数据线或第二类数据线、不同的传输总线(Cross Bus)上来传输到数据端口。这样每个存储区块的数据有效时间会比较宽。当连续对两个存储区块进行同样的操作时，一个存储区块可以使用第一类数据总线(例如奇数据线，Even Bus)，另一个存储区块可以使用第二类数据总线(例如偶数据线，Odd Bus)，从而，减少数据间的干扰，实现稳定高效的数据传输。
图6A～图6C是本公开实施例中在图2所示电路中根据图5所示方法进行数据读取的示意图。
参考图6A～图6C，在本公开的一个示例性实施例中，第一组数据总线21连接第一数据选通器11，第一数据选通器11连接第一组存储区块61，第二组数据总线22连接第二数据选通器12，第二数据选通器12连接第二组存储区块62，第一数据选通器11和第二数据选通器12之间设置有传输总线5。
参考图6A～图6C，当目标数据存储在第一组存储区块61中时，通过第一数据选通器11、第一组数据总线21中的第一类数据线将目标数据的低位数据读取到低位数据端口31，通过第一数据选通器11、传输总线5、第二数据选通器12、第二组数据总线22中的第一类数据线将目标数据的高位数据读取到高位数据端口32。
当目标数据存储在第二组存储区块62中时，通过第二数据选通器12、第二组数据总线22中的第一类数据线将目标数据的高位数据读取到高位数据端口32，通过第二数据选通器12、传输总线5、第一数据选通器11、第一组数据总线21中的第一类数据线将目标数据的低位数据读取到低位数据端口31。
在图6A～图6C所示实施例中，目标数据包括第一数据和第二数据，第一数据和第二数据存储在同一组存储区块中。图6A～图6C所示实施例适用于对两个存储区块(BG)在一个传输周期T(数据线上相邻的数据之间的时间间隔)内交替进行数据读取，读取两个存储区块的间隔时间例如为T/2。
在图6A～图6C中，通过第一数据流71表示第一数据的传输方向和传输通路，通过第二数据流72表示第二数据的传输方向和传输通路。
参考图6A，在第一数据和第二数据均存储在第一组存储区块61中时，通过第一数据选通器11、第一组数据总线21中的第一类数据线将第一数据的低位数据读取到低位数据端口31，通过第一数据选通器11、传输总线5、第二数据选通器12、第二组数据总线22中的第一类数据线将第一数据的高位数据读取到高位数据端口32；通过第一数据选通器11、第一组数据总线21中的第二类数据线将第二数据的低位数据读取到低位数据端口31，通过第一数据选通器11、传输总线5、第二数据选通器12、第二组数据总线22中的第二类数据线将第二数据的高位数据读取到高位数据端口32。
参考图6B，在第一数据和第二数据均存储在第二组存储区块62中时，通过第二数据选通器12、第二组数据总线22中的第一类数据线将第一数据的高位数据读取到高位数据端口32，通过第二数据选通器12、传输总线5、第一数据选通器11、第一组数据总线21中的第一类数据线将第一数据的低位数据读取到低位数据端口31；通过第二数据选通器12、第二组数据总线22中的第二类数据线将第二数据的高位数据读取到高位数据端口32，通过第二数据选通器12、传输总线5、第一数据选通器11、第一组数据总线21中的第二类数据线将第二数据的低位数据读取到低位数据端口31。
参考图6C，在本公开的一个示例性实施例中，目标数据包括第一数据和第二数据，第一数据和第二数据分别存储在第一组存储区块61和第二组存储区块62中，传输总线5包括第一传输总线51和第二传输总线52。
此时，通过第一数据选通器11、第一组数据总线21中的第一类数据线将第一数据的低位数据读取到低位数据端口31，通过第一数据选通器11、第一传输总线51、第二数据选通器12、第二组数据总线22中的第一类数据线将第一数据的高位数据读取到高位数据端口32；通过第二数据选通器12、第二组数据总线22中的第二类数据线将第二数据的高位数据读取到高位数据端口32，通过第二数据选通器12、第二传输总线52、第一数据选通器11、第一组数据总线21中的第二类数据线将第二数据的低位数据读取到低位数据端口31。
通过本公开实施例提供的数据传输方法，可以在节省数据传输电路的布局面积的情况下，实现数据的高速传输。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims (15)

1.一种数据传输电路，其特征在于，包括：
数据选通模块，与多个存储区块连接，且通过第一组数据总线连接低位数据端口，以及通过第二组数据总线连接高位数据端口，每组数据总线均包含奇数据线和偶数据线；
纠错模块，每组所述数据总线均设置有所述纠错模块，所述纠错模块设置于所述奇数据线或所述偶数据线上，所述纠错模块用于对自所述低位数据端口或所述高位数据端口写入的数据进行纠错。
2.如权利要求1所述数据传输电路，其特征在于，所述纠错模块包括设置在所述第一组数据总线上的第一纠错模块和设置在所述第二组数据总线上的第二纠错模块。
3.如权利要求1或2所述数据传输电路，其特征在于，不同组所述数据总线的所述纠错模块设置于同一类型的数据线上。
4.如权利要求1所述数据传输电路，其特征在于，所述数据选通模块包括第一数据选通器和第二数据选通器，所述第一数据选通器连接第一组存储区块，通过所述第一组数据总线连接所述低位数据端口，所述第二数据选通器连接第二组存储区块，通过所述第二组数据总线连接所述高位数据端口，所述第一数据选通器和所述第二数据选通器之间设置有传输总线。
5.如权利要求4所述数据传输电路，其特征在于，所述传输总线包括第一传输总线和第二传输总线。
6.如权利要求4所述数据传输电路，其特征在于，所述第一组存储区块包括第一存储区块和第二存储区块，所述第二组存储区块包括第三存储区块和第四存储区块。
7.一种数据传输方法，其特征在于，应用于如权利要求1～6任一项所述的数据传输电路，其特征在于，包括：
响应数据写入请求，通过第一组数据总线中设置有纠错模块的第一类数据线或第二类数据线，以及第二组数据总线中设置有纠错模块的第一类数据线或第二类数据线将目标数据写入目标存储区块，所述第一组数据总线连接低位数据端口，所述第二组数据总线连接高位数据端口，在所述第一组数据总线和所述第二组数据总线中，所述第一类数据线和所述第二类数据线中的一个设置有所述纠错模块，另一个不设置所述纠错模块。
8.如权利要求7所述数据传输方法，其特征在于，所述第一组数据总线连接第一数据选通器，所述第一数据选通器连接第一组存储区块，所述第二组数据总线连接第二数据选通器，所述第二数据选通器连接第二组存储区块，所述第一数据选通器和所述第二数据选通器之间设置有传输总线，所述方法还包括：
在交替写入第一数据和第二数据时，通过所述第一组数据总线中的所述第一类数据线、所述第一数据选通器写入所述第一数据的低位数据和所述第二数据的低位数据，通过所述第二组数据总线中的所述第一类数据线、所述第二数据选通器写入所述第一数据的高位数据和所述第二数据的高位数据。
9.如权利要求8所述数据传输方法，其特征在于，在所述第一数据和所述第二数据交替均被写入所述第一组存储区块时，通过所述第二组数据总线中的所述第一类数据线、所述第二数据选通器、所述传输总线中的两条传输总线、所述第一数据选通器将所述第一数据的高位数据和所述第二数据的高位数据写入所述第一组存储区块；
在所述第一数据和所述第二数据交替均被写入所述第二组存储区块时，通过所述第一组数据总线中的所述第一类数据线、所述第一数据选通器、所述传输总线中的两条传输总线、所述第二数据选通器将所述第一数据的低位数据和所述第二数据的低位数据写入所述第二组存储区块。
10.如权利要求8所述的数据传输方法，其特征在于，所述传输总线包括第一传输总线和第二传输总线，在所述第一数据和所述第二数据被分别写入所述第一组存储区块和所述第二组存储区块时，
通过所述第一组数据总线中的所述第一类数据线、所述第一数据选通器将所述第一数据的低位数据写入所述第一组存储区块；
通过所述第二组数据总线中的所述第一类数据线、所述第二数据选通器、所述第一传输总线、所述第一数据选通器将所述第一数据的高位数据写入所述第一组存储区块；
通过所述第一组数据总线中的所述第一类数据线、所述第一数据选通器、所述第二传输总线、所述第二数据选通器将所述第二数据的低位数据写入所述第二组存储区块；
通过所述第二组数据总线中的所述第一类数据线、所述第二数据选通器将所述第二数据的高位数据写入所述第二组存储区块。
11.如权利要求7所述的数据传输方法，其特征在于，还包括：
响应数据读取请求，通过所述第一组数据总线和所述第二组数据总线从目标存储区块读取目标数据。
12.如权利要求11所述的数据传输方法，其特征在于，所述第一组数据总线连接第一数据选通器，所述第一数据选通器连接第一组存储区块，所述第二组数据总线连接第二数据选通器，所述第二数据选通器连接第二组存储区块，所述第一数据选通器和所述第二数据选通器之间设置有传输总线，所述通过所述第一组数据总线和所述第二组数据总线从目标存储区块读取目标数据包括：
当所述目标数据存储在所述第一组存储区块中时，通过所述第一数据选通器、所述第一组数据总线中的所述第一类数据线将所述目标数据的低位数据读取到所述低位数据端口，通过所述第一数据选通器、所述传输总线、所述第二数据选通器、所述第二组数据总线中的所述第一类数据线将所述目标数据的高位数据读取到所述高位数据端口；
当所述目标数据存储在第二组存储区块中时，通过所述第二数据选通器、所述第二组数据总线中的所述第一类数据线将所述目标数据的高位数据读取到所述高位数据端口，通过所述第二数据选通器、所述传输总线、所述第一数据选通器、所述第一组数据总线中的所述第一类数据线将所述目标数据的低位数据读取到所述低位数据端口。
13.如权利要求12所述的数据传输方法，其特征在于，所述目标数据包括第一数据和第二数据，所述第一数据和所述第二数据存储在同一组存储区块中，所述通过所述第一组数据总线和所述第二组数据总线从目标存储区块读取目标数据包括：
在所述第一数据和所述第二数据均存储在所述第一组存储区块中时，通过所述第一数据选通器、所述第一组数据总线中的所述第一类数据线将所述第一数据的低位数据读取到所述低位数据端口，通过所述第一数据选通器、所述传输总线、所述第二数据选通器、所述第二组数据总线中的所述第一类数据线将所述第一数据的高位数据读取到所述高位数据端口；通过所述第一数据选通器、所述第一组数据总线中的所述第二类数据线将所述第二数据的低位数据读取到所述低位数据端口，通过所述第一数据选通器、所述传输总线、所述第二数据选通器、所述第二组数据总线中的所述第二类数据线将所述第二数据的高位数据读取到所述高位数据端口；
在所述第一数据和所述第二数据均存储在所述第二组存储区块中时，通过所述第二数据选通器、所述第二组数据总线中的所述第一类数据线将所述第一数据的高位数据读取到所述高位数据端口，通过所述第二数据选通器、所述传输总线、所述第一数据选通器、所述第一组数据总线中的所述第一类数据线将所述第一数据的低位数据读取到所述低位数据端口；通过所述第二数据选通器、所述第二组数据总线中的所述第二类数据线将所述第二数据的高位数据读取到所述高位数据端口，通过所述第二数据选通器、所述传输总线、所述第一数据选通器、所述第一组数据总线中的所述第二类数据线将所述第二数据的低位数据读取到所述低位数据端口。
14.如权利要求12所述的数据传输方法，其特征在于，所述目标数据包括第一数据和第二数据，所述第一数据和所述第二数据分别存储在所述第一组存储区块和所述第二组存储区块中，所述传输总线包括第一传输总线和第二传输总线，所述通过所述第一组数据总线和所述第二组数据总线从目标存储区块读取目标数据包括：
通过所述第一数据选通器、所述第一组数据总线中的所述第一类数据线将所述第一数据的低位数据读取到所述低位数据端口，通过所述第一数据选通器、所述第一传输总线、所述第二数据选通器、所述第二组数据总线中的所述第一类数据线将所述第一数据的高位数据读取到所述高位数据端口；
通过所述第二数据选通器、所述第二组数据总线中的所述第二类数据线将所述第二数据的高位数据读取到所述高位数据端口，通过所述第二数据选通器、所述第二传输总线、所述第一数据选通器、所述第一组数据总线中的所述第二类数据线将所述第二数据的低位数据读取到所述低位数据端口。
15.如权利要求7所述的数据传输方法，其特征在于，所述第一类数据线为奇数据线，所述第二类数据线为偶数据线；或者，所述第一类数据线为偶数据线，所述第二类数据线为奇数据线。
CN202210173567.3A 2022-02-24 2022-02-24 数据传输电路与数据传输方法 Pending CN116701044A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210173567.3A CN116701044A (zh) 2022-02-24 2022-02-24 数据传输电路与数据传输方法
EP22740275.7A EP4258116A4 (en) 2022-02-24 2022-04-20 DATA TRANSMISSION CIRCUIT AND DATA TRANSMISSION METHOD
PCT/CN2022/087961 WO2023159735A1 (zh) 2022-02-24 2022-04-20 数据传输电路与数据传输方法
US17/810,015 US20230267036A1 (en) 2022-02-24 2022-06-30 Data transmission circuit and data transmission method
TW111133603A TWI824697B (zh) 2022-02-24 2022-09-05 數據傳輸電路與數據傳輸方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210173567.3A CN116701044A (zh) 2022-02-24 2022-02-24 数据传输电路与数据传输方法

Publications (1)

Publication Number Publication Date
CN116701044A true CN116701044A (zh) 2023-09-05

Family

ID=85174219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210173567.3A Pending CN116701044A (zh) 2022-02-24 2022-02-24 数据传输电路与数据传输方法

Country Status (3)

Country Link
CN (1) CN116701044A (zh)
TW (1) TWI824697B (zh)
WO (1) WO2023159735A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257271A (en) * 1989-07-29 1993-10-26 Sony Corporation Sample data transmission apparatus
JPH0744586B2 (ja) * 1993-02-26 1995-05-15 日本電気株式会社 パラレルデータ転送回路
CN1136503C (zh) * 1996-01-30 2004-01-28 Tdk株式会社 闪烁存储系统
US7133302B1 (en) * 2003-11-15 2006-11-07 Netlogic Microsystems, Inc. Low power content addressable memory
JP4703220B2 (ja) * 2005-03-04 2011-06-15 株式会社東芝 半導体記憶装置
US7702832B2 (en) * 2006-06-07 2010-04-20 Standard Microsystems Corporation Low power and low pin count bi-directional dual data rate device interconnect interface
CN100570572C (zh) * 2008-05-22 2009-12-16 清华大学 微小卫星星载计算机数据存储用的差错检测和纠错系统
CN101281481B (zh) * 2008-05-23 2010-06-16 北京时代民芯科技有限公司 一种存储器抗单粒子翻转的纠错检错方法
KR102499061B1 (ko) * 2018-08-22 2023-02-13 삼성전자주식회사 상 변화 메모리 장치를 포함하는 반도체 메모리 장치 및 상 변화 메모리 장치를 액세스하는 방법
US20220156222A1 (en) * 2019-01-15 2022-05-19 Christoph HELDEIS Keyboard, bus unit, bus control unit and method for operating a keyboard
KR20210080982A (ko) * 2019-12-23 2021-07-01 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
WO2023159735A1 (zh) 2023-08-31
TWI824697B (zh) 2023-12-01
TW202334816A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US7412627B2 (en) Method and apparatus for providing debug functionality in a buffered memory channel
US5283877A (en) Single in-line DRAM memory module including a memory controller and cross bar switches
EP2132635B1 (en) System including hierarchical memory modules having different types of integrated circuit memory devices
CN101609418B (zh) 在具有共享错误位码的共同帧中传送数据和数据屏蔽位的系统
US7979616B2 (en) System and method for providing a configurable command sequence for a memory interface device
US3796996A (en) Main memory reconfiguration
US10325637B2 (en) Flexible point-to-point memory topology
EP1929479A2 (en) A memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US20050138302A1 (en) Method and apparatus for logic analyzer observability of buffered memory module links
US7990737B2 (en) Memory systems with memory chips down and up
US20070150667A1 (en) Multiported memory with ports mapped to bank sets
US10747699B2 (en) Bus control circuit, semiconductor integrated circuit, circuit board, information processing device and bus control method
US7761668B2 (en) Processor architecture having multi-ported memory
US7483321B2 (en) Semiconductor memory device capable of checking a redundancy code and memory system and computer system having the same
WO2024078089A1 (zh) 一种芯片及其数据传输方法
CN116701044A (zh) 数据传输电路与数据传输方法
CN110750406B (zh) 一种检测方法、装置和soc芯片
KR20030064391A (ko) 대규모 병렬 프로세서 어레이를 메모리 어레이에 비트직렬 방식으로 접속하는 방법 및 장치
EP4258116A1 (en) Data transmission circuit and data transmission method
CN108139993A (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
US9170869B2 (en) Switchable per-lane bit error count
US20080077746A1 (en) Multi-port memory device
JPH07154451A (ja) システム相互接続用の走査プログラマブルチェックマトリクス
CN219040074U (zh) 集成芯片及数据处理电路芯片
US20220283743A1 (en) Joint command dynamic random access memory (dram) apparatus and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination