JP5876752B2 - 半導体装置及び携帯端末装置 - Google Patents
半導体装置及び携帯端末装置 Download PDFInfo
- Publication number
- JP5876752B2 JP5876752B2 JP2012054406A JP2012054406A JP5876752B2 JP 5876752 B2 JP5876752 B2 JP 5876752B2 JP 2012054406 A JP2012054406 A JP 2012054406A JP 2012054406 A JP2012054406 A JP 2012054406A JP 5876752 B2 JP5876752 B2 JP 5876752B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- function
- physical layer
- layer circuit
- hsic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
- G06F3/0383—Signal control means within the pointing device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Description
まず、図1を用いて実施の形態の概要について説明する。図1に示すように、実施の形態に係る半導体装置1は、HSIC物理層回路2と、USBリンク制御部3と、不揮発性記憶部4を備えている。
以下、図面を参照して実施の形態1について説明する。
以下、図面を参照して実施の形態2について説明する。実施の形態1では、半導体装置において、電気ヒューズによりホスト機能/デバイス機能を切り替える例を説明した。本実施の形態では、不揮発性メモリによりホスト機能/デバイス機能を切り替える構成について説明する。なお、ホスト機能/デバイス機能を切り替える構成以外については、実施の形態1と同様である。
2 HSIC物理層回路
3 USBリンク制御部
4 不揮発性記憶部
5 半導体基板
6 バス配線
10(10a、10b) 半導体基板
12(12a、12b) バス
13(13a、13b) バスブリッジ
14(14a、14b) バス
20(20a、20b) USBリンク層回路
21(21a、21b) 物理制御回路
22(22a、22b) 切替回路
23 バスインタフェース
24(24a、24b) ホスト設定部
25(25a、25b) デバイス設定部
26(26a、26b) UTMIインタフェース
30(30a、30b) HSIC物理層回路
31(31a、31b) 端子制御回路
32(32a、32b) UTMIインタフェース
33(33a、33b) HSICインタフェース
40(40a、40b) 電気ヒューズ
41 ヒューズ制御回路
42 バスインタフェース
43 選択回路
44 ヒューズ本体部
45 電圧生成回路
46 ヒューズ
47 センスアンプ
48 シフトレジスタ
50(50a、50b) ペリフェラル回路
60(60a、60b) 設定制御回路
61(61a、61b) オンチップメモリ
63(63a、63b) SDRAMインタフェース
70 グラフィックアクセラレータ
80 モデム
90 不揮発性メモリ
91 電圧生成回路
92 メモリセル
100 携帯端末装置
101 HSICバス
101a 端子
101b 端子
102(102a、102b) UTMIバス
110 アプリケーションプロセッサ
110a 起動プログラム
111 メモリ
112 不揮発性メモリ
120 ベースバンドプロセッサ
120a 起動プログラム
121 メモリ
122 不揮発性メモリ
140 アンテナ
170 スピーカ
180 マイク
Claims (10)
- 他の半導体装置とバス配線を介して固定接続されるHSIC物理層回路と、
ホスト機能またはデバイス機能のいずれかのUSB機能により動作し、前記HSIC物理層回路を介して前記他の半導体装置とリンク接続するUSBリンク制御部と、
前記USBリンク制御部が動作する前記USB機能を選択するための選択データを記憶する不揮発性記憶部と、
前記HSIC物理層回路と前記USBリンク制御部と前記不揮発性記憶部とが形成された半導体基板と、
を備え、
前記USBリンク制御部は、
ホスト機能として動作するための設定信号を生成するホスト設定部と、
デバイス機能として動作するための設定信号を生成するデバイス設定部と、
前記ホスト設定部または前記デバイス設定部が生成した前記設定信号を、前記選択データに応じて出力する切替部と、
を備え、
前記バス配線は、STROBE信号線及びDATA信号線を含み、
前記HSIC物理層回路は、前記USBリンク制御部から出力された前記設定信号に応じて、前記STROBE信号線及びDATA信号線の初期状態を制御し、
前記設定信号に応じてホスト機能として動作する場合、前記HSIC物理層回路は、起動時に前記STROBE信号線及びDATA信号線をIDLE状態とし、
前記設定信号に応じてデバイス機能として動作する場合、前記HSIC物理層回路は、前記STROBE信号線及びDATA信号線がIDLE状態となった後、前記STROBE信号線及びDATA信号線をCONNECT状態とする、
半導体装置。 - 前記設定信号に応じてホスト機能として動作する場合、前記HSIC物理層回路は、前記STROBE信号線及びDATA信号線が前記CONNECT状態とされた後に前記STROBE信号線及びDATA信号線をRESET状態とする、
請求項1に記載の半導体装置。 - 前記不揮発性記憶部は、電気ヒューズである、
請求項1に記載の半導体装置。 - 前記不揮発性記憶部は、不揮発性メモリである、
請求項1に記載の半導体装置。 - 前記他の半導体装置で実行するプログラムを格納するメモリを備え、
前記選択データに応じて前記USBリンク制御部がホスト機能として動作する場合、前記メモリに格納されたプログラムを前記他の半導体装置へ転送する、
請求項1に記載の半導体装置。 - アプリケーション処理を実行するアプリケーションプロセッサと、
前記アプリケーションプロセッサとバス配線を介して固定接続され、ベースバンド処理を実行するベースバンドプロセッサと、を備え、
前記アプリケーションプロセッサ及び前記ベースバンドプロセッサのそれぞれは、
前記バス配線に固定接続されるHSIC物理層回路と、
ホスト機能またはデバイス機能のいずれかのUSB機能により動作し、前記HSIC物理層回路を介して前記アプリケーションプロセッサまたは前記ベースバンドプロセッサとリンク接続するUSBリンク制御部と、
前記USBリンク制御部が動作する前記USB機能を選択するための選択データを記憶する不揮発性記憶部と、
前記HSIC物理層回路と前記USBリンク制御部と前記不揮発性記憶部とが形成された半導体基板と、を備え、
前記USBリンク制御部は、
ホスト機能として動作するための設定信号を生成するホスト設定部と、
デバイス機能として動作するための設定信号を生成するデバイス設定部と、
前記ホスト設定部または前記デバイス設定部が生成した前記設定信号を、前記選択データに応じて出力する切替部と、
を備え、
前記バス配線は、STROBE信号線及びDATA信号線を含み、
前記HSIC物理層回路は、前記USBリンク制御部から出力された前記設定信号に応じて、前記STROBE信号線及びDATA信号線の初期状態を制御し、
前記設定信号に応じてホスト機能として動作する場合、前記HSIC物理層回路は、起動時に前記STROBE信号線及びDATA信号線をIDLE状態とし、
前記設定信号に応じてデバイス機能として動作する場合、前記HSIC物理層回路は、前記STROBE信号線及びDATA信号線がIDLE状態となった後、前記STROBE信号線及びDATA信号線をCONNECT状態とする、
携帯端末装置。 - 前記設定信号に応じてホスト機能として動作する場合、前記HSIC物理層回路は、前記STROBE信号線及びDATA信号線が前記CONNECT状態とされた後に前記STROBE信号線及びDATA信号線をRESET状態とする、
請求項6に記載の携帯端末装置。 - 前記不揮発性記憶部は、電気ヒューズである、
請求項6に記載の携帯端末装置。 - 前記不揮発性記憶部は、不揮発性メモリである、
請求項6に記載の携帯端末装置。 - 前記アプリケーションプロセッサまたは前記ベースバンドプロセッサは、前記アプリケーションプロセッサ及び前記ベースバンドプロセッサで実行するプログラムを格納するメモリを備え、
前記選択データに応じて前記USBリンク制御部がホスト機能として動作する場合、前記メモリに格納されたプログラムを、前記アプリケーションプロセッサまたは前記ベースバンドプロセッサへ転送する、
請求項6に記載の携帯端末装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012054406A JP5876752B2 (ja) | 2012-03-12 | 2012-03-12 | 半導体装置及び携帯端末装置 |
US13/767,095 US9111043B2 (en) | 2012-03-12 | 2013-02-14 | Semiconductor device and mobile terminal device |
US14/798,194 US9471530B2 (en) | 2012-03-12 | 2015-07-13 | Semiconductor device and mobile terminal device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012054406A JP5876752B2 (ja) | 2012-03-12 | 2012-03-12 | 半導体装置及び携帯端末装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013190835A JP2013190835A (ja) | 2013-09-26 |
JP5876752B2 true JP5876752B2 (ja) | 2016-03-02 |
Family
ID=49115114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012054406A Active JP5876752B2 (ja) | 2012-03-12 | 2012-03-12 | 半導体装置及び携帯端末装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9111043B2 (ja) |
JP (1) | JP5876752B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9535875B2 (en) * | 2012-10-04 | 2017-01-03 | Apple Inc. | Methods and apparatus for reducing power consumption within embedded systems |
US9971730B2 (en) * | 2014-06-16 | 2018-05-15 | Qualcomm Incorporated | Link layer to physical layer (PHY) serial interface |
CN109565280B (zh) | 2016-08-19 | 2023-02-17 | 株式会社半导体能源研究所 | 半导体装置的电源控制方法 |
CN114372432B (zh) * | 2021-12-17 | 2023-01-13 | 贵州振华风光半导体股份有限公司 | 一种基于spi串行接口的数字熔丝修调系统及方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002318638A (ja) * | 2001-04-24 | 2002-10-31 | Hitachi Ltd | 情報処理システム及び半導体集積回路装置 |
JP3382933B2 (ja) | 2001-07-27 | 2003-03-04 | 沖電気工業株式会社 | インタフェース回路 |
JP5023754B2 (ja) * | 2005-11-25 | 2012-09-12 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US7702832B2 (en) * | 2006-06-07 | 2010-04-20 | Standard Microsystems Corporation | Low power and low pin count bi-directional dual data rate device interconnect interface |
JP4858272B2 (ja) * | 2006-08-11 | 2012-01-18 | ブラザー工業株式会社 | 通信装置及びプログラム |
US20080155151A1 (en) * | 2006-12-22 | 2008-06-26 | International Business Machines Corporation | Programmable Locking Mechanism For Secure Applications In An Integrated Circuit |
US7873774B2 (en) | 2008-02-01 | 2011-01-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Connections and dynamic configuration of interfaces for mobile phones and multifunctional devices |
JP2010192042A (ja) * | 2009-02-18 | 2010-09-02 | Elpida Memory Inc | 半導体装置及びこれを備えるデータ処理システム |
US8589667B2 (en) * | 2010-04-19 | 2013-11-19 | Apple Inc. | Booting and configuring a subsystem securely from non-local storage |
US8645724B2 (en) * | 2011-06-03 | 2014-02-04 | Nxp B.V. | Redriver circuits with power saving modes |
-
2012
- 2012-03-12 JP JP2012054406A patent/JP5876752B2/ja active Active
-
2013
- 2013-02-14 US US13/767,095 patent/US9111043B2/en active Active
-
2015
- 2015-07-13 US US14/798,194 patent/US9471530B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9471530B2 (en) | 2016-10-18 |
US20130238824A1 (en) | 2013-09-12 |
US20150317279A1 (en) | 2015-11-05 |
US9111043B2 (en) | 2015-08-18 |
JP2013190835A (ja) | 2013-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11294660B2 (en) | Apparatus and method for configuring or updating programmable logic device | |
US7320045B2 (en) | Automatic detection of the bit width of a data bus | |
JP5876752B2 (ja) | 半導体装置及び携帯端末装置 | |
JP4669803B2 (ja) | 集積回路及びそれを用いた信号処理装置 | |
JP5191562B1 (ja) | 電子機器システム | |
JP2006190132A (ja) | 制御プログラムダウンロード装置 | |
JP2021149239A (ja) | メモリシステム | |
EP1763036A1 (en) | Semiconductor storage device, electronic apparatus, and mode setting method | |
US7953898B2 (en) | Apparatus and method for using expansion key in portable terminal | |
US20130132740A1 (en) | Power Control for Memory Devices | |
US8700826B2 (en) | Controller, computer system and control method thereof | |
US20100211764A1 (en) | Computer apparatus | |
JP2009032211A (ja) | 携帯電子機器 | |
CN115185478A (zh) | 音频控制电路、主装置及相关的控制方法 | |
JP4257242B2 (ja) | アダプタカード装置およびアダプタカード装置へのデータのダウンロード方法 | |
JP2022158860A (ja) | 音声制御回路、ホスト装置及び関連する制御方法 | |
JP2011145926A (ja) | 情報処理システム及び情報処理装置 | |
JP2020114022A (ja) | 無線モジュール、情報処理装置及び通信制御プログラム | |
JP2001075745A (ja) | 情報処理装置、半導体メモリ装着用アダプタ | |
JP2005128989A (ja) | 入出力制御装置、機能拡張デバイス | |
JP4227949B2 (ja) | 電話機および電話機の制御プログラム書き換え方法 | |
KR200436281Y1 (ko) | 표준 핀 배열을 이용하여 데이터 입출력을 수행하기 위한외부부가장치 | |
JP2020030756A (ja) | 情報処理装置 | |
JP2010066818A (ja) | 半導体装置 | |
KR20030046000A (ko) | 컴퓨터시스템 및 그 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140822 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5876752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |