CN101860353A - 数模混合芯片中的时钟电路控制装置及方法 - Google Patents

Abstract

本发明公开了一种数模混合芯片中的时钟电路控制装置及方法。该装置包括传输单元、延时单元、时钟源、电源、控制开关单元、上电复位检测电路、复位同步电路和门控时钟；其中，传输单元连接控制开关单元、同时通过延时单元连接时钟源，由传输单元产生的启停信号决定控制开关单元是否导通，并控制时钟源是否产生数字时钟信号；电源连接时钟源；上电复位检测电路通过控制开关单元连接电源，用于产生复位控制信号；复位同步电路连接时钟源和上电复位检测电路，用于产生同步复位信号；门控时钟连接时钟源和复位同步电路，并根据所述同步复位信号控制数字时钟信号是否进入数字电路。通过本发明提供的装置及方法，能够保证芯片启停期间各电路稳定工作。

Description

数模混合芯片中的时钟电路控制装置及方法

技术领域

本发明涉及集成芯片设计领域，更具体地说，涉及数模混合芯片中的时钟电路控制装置及方法。

背景技术

在无线通信技术领域，终端产品日新月异，其应用日趋丰富，硬件功能也越来越多，这对于终端产品的续航能力提出了更高的要求。尤其对于目前第三代移动通信标准——时分同步码分多址(Time Division-SynchronousCode Division Multiple Access，TD-SCDMA)终端，较高的功耗以及发热量是制约其终端产品发展的因素之一。在电池的容量没有较大的提升的情况下，降低终端整体功耗就成了提高其续航能力的有效手段。

降低终端整体功耗的有效手段之一为：降低终端产品中的芯片功耗。为了控制芯片的功耗，需要对电路中的部分模块进行电源管理，即当芯片处于休眠状态时，关闭内部部分电路，以实现降低功耗的目的。

TD-SCDMA终端产品中的芯片为射频前端芯片，射频前端芯片属于数模混合芯片，数模混合芯片通过数字电路与模拟电路相结合的方式来实现芯片的功能。其中，数字电路部分控制着芯片中各部分电路的工作状态，因此数字电路对于各部分电路的控制引脚必须保证带电输出。但是在芯片处于休眠状态时，对外发送信号的电路可以停止工作，从而达到省电的目的；来自基站的射频信号，其到达射频前端芯片的时刻对于芯片而言是不确定的，所以必须保证接收通道电路的工作。因此，总体来说数字电路不可断电，但当芯片进入休眠状态时，可以停止数字电路的时钟信号，让数字电路时钟源停止产生数字时钟信号。而模拟电路部分，在芯片进入休眠状态时通过断电来实现，从而达到省电的目的。

当芯片退出休眠状态进入接收或发射的工作状态时，数字电路时钟源可以迅速启动产生数字时钟信号，而模拟电路的启动需要一定的时间才能达到稳定的状态，若在此期间数字电路对模拟电路部分进行控制操作，可能会出现芯片工作异常。同样，当芯片由接收或发射的工作状态进入休眠状态时，数字时钟信号与复位控制信号工作的不同步，使得数字电路的时钟输入处于不定态，同样会造成芯片工作的异常。为此，需要采取一定的手段来控制数模混合芯片中的时钟电路，以保证数字电路与模拟电路在芯片进入或退出休眠状态时工作的可靠性，确保芯片稳定地工作。

发明内容

有鉴于此，本发明的目的在于提供数模混合芯片中的时钟电路控制装置及方法，以保证数字电路与模拟电路在芯片进入或退出休眠状态时工作的可靠性，从而确保芯片工作的稳定性。

为实现上述目的，本发明提供如下技术方案：

一种数模混合芯片中的时钟电路控制装置，该装置包括：产生启停信号的传输单元；产生数字时钟信号的时钟源；设置于所述传输单元和时钟源之间的延时单元，所述延时单元在启停信号指示复位时，将该启停信号延迟预设时间后输出给所述时钟源，并在启停信号指示置位时，将该启停信号直接传输给所述时钟源；给所述时钟源供电的电源；检测所述电源的电压，以生成相应复位控制信号的上电复位检测电路；设置于所述电源和上电复位检测电路之间的电路上、同时连接所述传输单元的控制开关单元，该控制开关单元根据启停信号执行开关操作；连接时钟源和上电复位检测电路、实现数字时钟信号与复位控制信号同步的复位同步电路；连接时钟源和复位同步电路、根据复位同步电路的输出结果控制数字时钟信号的输出的门控时钟。

优选的，所述延时单元为由一个电阻和一个电容组成的RC延时电路；其中：所述电阻连接于所述传输单元和时钟源之间；所述电容一端连接于所述电阻和时钟源之间，另一端接地。

优选的，所述控制开关单元为由一个非门和一个PMOS管组成的电路；其中：所述PMOS管连接于所述电源和上电复位检测电路之间；所述非门连接于所述传输单元和PMOS管之间。

优选的，所述复位同步电路为由三个D触发器组成的电路；其中：第一D触发器连接时钟源和上电复位检测电路；第二D触发器连接第一D触发器的输出和时钟源；第三D触发器连接第二D触发器的输出，同时通过非门连接时钟源，第三D触发器的输出连接门控时钟。

本发明还提供了一种数模混合芯片中的时钟电路控制方法，该方法包括：接收启停信号，并当所述启停信号指示置位时产生数字时钟信号，当所述启停信号指示复位时，延迟预设时间后停止产生数字时钟信号；根据所述启停信号产生相应的复位控制信号；根据所述数字时钟信号和复位控制信号产生同步复位信号；根据所述同步复位信号控制数字时钟信号是否进入数字电路。

由此可见，本发明所提供的数模混合芯片中的时钟电路控制装置及方法，启停信号通过延时电路控制时钟源是否产生数字时钟信号，门控时钟通过同步复位信号控制数字时钟信号是否进入数字电路，当芯片进入休眠状态时，启停信号复位，但由于延时电路的作用使得所述时钟源延续一段时间后才停止工作，从而保证了同步复位信号经门控时钟后能正常工作，确保数字电路能正常停止工作；同样，当芯片退出休眠状态时，启停信号置位，但在模拟电路未达到稳定状态时门控时钟阻碍数字时钟信号进入数字电路，待模拟电路稳定后，门控时钟才将数字时钟信号传输给数字电路，因此本发明所提供的装置能保证在芯片启停期间数字电路与模拟电路工作的可靠性，进而确保芯片稳定地工作。

附图说明

为了更清楚地说明本发明实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所提供的一种数模混合芯片中的时钟电路控制装置结构示意图；

图2为本发明实施例所提供的另一种数模混合芯片中的时钟电路控制装置结构示意图；

图3为本发明实施例所提供的复位同步电路的结构示意图；

图4为本发明实施例所提供的双触发器锁存亚稳态信号的电路时序图；

图5为本发明实施例所提供的第三D触发器采用时钟下降沿触发复位控制信号的电路时序图；

图6为本发明实施例所提供的门控时钟的结构示意图；

图7为本发明实施例所提供的一种数模混合芯片中的时钟电路控制方法流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护范围。

参考图1，为本发明实施例公开的一种数模混合芯片中的时钟电路控制装置结构示意图。本实施例中所述电路由传输单元1、延时单元2、时钟源3、电源VCC4、控制开关单元5、上电复位检测电路6、复位同步电路7和门控时钟8组成。

其中，所述电源VCC4连接时钟源3，用于给时钟源3供电，由所述时钟源3产生数字电路工作所需的数字时钟信号。

所述电源VCC4通过控制开关单元5连接上电复位检测电路6，所述上电复位检测电路6用于检测电源VCC4的电压从而产生复位控制信号。当所述控制开关单元5成导通状态时，上电复位检测电路6检测到电源VCC4，各模拟电路进入稳定工作状态，此时，产生的复位控制信号为逻辑高电平，电路退出复位状态，数字电路开始工作；当所述控制开关单元5成截止状态时，上电复位检测电路6检测不到电源VCC4，此时产生的复位控制信号为逻辑低电平，数字电路维持在复位状态。

所述传输单元1一方面连接控制开关单元5，一方面通过延时电路2连接时钟源3，所述传输单元1用于根据外部触发信号产生启停信号。所述外部触发信号是人为或非人为形成的，使得芯片从工作状态进入休眠状态或从休眠状态进入工作状态。所述启停信号包括启停信号置位和启停信号复位，所述启停信号置位控制芯片由休眠状态进入工作状态，所述启停信号复位控制芯片由工作状态进入休眠状态。由所述传输单元1产生的启停信号分别成为控制开关单元5和时钟源1的开关控制信号。对于控制开关单元5来说，当启停信号置位(高电平)时，所述控制开关单元5导通，此时上电复位检测电路6检测到电源VCC4，输出高电平；当启停信号复位(低电平)时，所述控制开关单元5截止，此时上电复位检测电路6检测不到电源VCC4，输出低电平。对于时钟源3来说，当启停信号置位(高电平)时，所述时钟源3才在电源VCC4的供电下产生数字时钟信号；当启停信号复位(低电平)时，即使有电源VCC4的供电，所述时钟源3也不产生数字时钟信号，故所述启停信号分别成为控制开关单元5和时钟源1的开关控制信号。

在所述传输单元1和时钟源3之间设置有延时电路2，所述延时电路2的作用为：当传输单元1产生的启停信号复位时，时钟源3不会立即停止工作，而是延续一段预设时间后才停止产生数字时钟信号。适当调节延时电路2可以控制时钟源3延续工作时间的长短，从而确保复位控制信号经复位同步电路7和门控时钟8后完整进入数字电路，确保数字电路能正常停止工作。对于启停信号置位的情况，所述延时电路2不起延时的作用，直接将启停信号传输给所述时钟源3。

所述复位同步电路7连接所述时钟源3和上电复位检测电路6，根据所述时钟源3产生的数字时钟信号和上电复位检测电路6产生的复位控制信号，产生同步复位信号，并将所述同步复位信号传输给门控时钟8，所述门控时钟8根据所述同步复位信号来控制数字时钟信号是否进入数字电路。其中，所述同步复位信号较复位控制信号要延时2.5个周期。所述复位同步电路7能够有效地消除复位控制信号和数字时钟信号异步可能导致的亚稳态，同时保证门控时钟8输出完整周期的数字时钟信号。

所述门控时钟8连接所述时钟源3和复位同步电路7，根据所述复位同步电路7产生的同步复位信号控制所述数字时钟信号是否进入数字电路。当所述同步复位信号为逻辑高电平时，所述门控时钟8将数字时钟信号传输给数字电路，数字电路开始工作；当所述同步复位信号为逻辑低电平时，所述门控时钟8阻止数字时钟信号进入数字电路，数字电路停止工作。

下面详细介绍本发明所提供的数模混合芯片中的时钟电路控制装置的具体工作过程。

当数模混合芯片由休眠状态进入工作状态时，传输单元1产生的启停信号为高电平，所述启停信号输入时钟源3，所述时钟源3在电源VCC4的供电下产生数字时钟信号。由于所述启停信号为高电平，故所述控制开关单元5导通，所述电源VCC4输入到上电复位检测电路6，但是电路中的电源VCC4需要经过一段较长的时间进行充电，所述电源VCC4充电的时间和电路中各模拟电路进入稳定状态所需的时间相同，故在模拟电路电源达到可供芯片正常工作的电压值前，上电复位检测电路6产生的复位控制信号为0V，即逻辑低电平；当模拟电路电源的电压达到芯片稳定工作的电压值后，上电复位检测电路6产生的复位控制信号为1.5V，即逻辑高电平。由时钟源3产生的数字时钟信号和上电复位检测电路6产生的复位控制信号，经复位同步电路7后输出同步复位信号，所述同步复位信号与所述复位控制信号为相同的逻辑电平，所述同步复位信号被延时2.5个周期后能有效地消除异步复位信号可能导致的亚稳态，同时保证门控时钟8输出完整周期的数字时钟信号。门控时钟8根据所述同步复位信号来控制数字时钟信号是否进入数字电路，故在模拟电路电源达到可供芯片正常工作的电压值前，上电复位检测电路6输出低电平，此时，门控时钟8阻止数字时钟信号进入数字电路；当模拟电路电源供电稳定，电源VCC4充电完成，上电复位检测电路6输出高电平，数字时钟信号通过门控电路8进入数字电路，数字电路开始工作。

当数模混合芯片由工作状态进入休眠状态时，为了减小终端的功耗，需要数字电路时钟源3停止工作，此时，由传输单元1产生的启停信号变为低电平，所述控制开关单元5截止，上电复位检测电路6检测不到电路中的电源VCC4，从而输出低电平的复位控制信号。由于所述复位控制信号和数字时钟信号异步，为了消除异步可能导致的亚稳态，需要由复位同步电路7将复位控制信号延时2.5个周期再传给门控时钟8。由于所述复位同步电路7是时序电路，若在异步复位信号经过复位同步电路7进入门控时钟8之前数字电路时钟源3就停止工作，则复位同步电路7输出的同步复位信号将处于不定态，从而使门控时钟8的输出也为不定态，即数字电路的时钟输入处于不定态，这将导致数字电路不能正常停止工作，并可能产生异常的输出，导致芯片工作异常。本发明实施例所提供的数模混合芯片中的电路控制装置，由于在传输单元1和时钟源3之间设置有延时电路2，该延时电路2的作用为：当传输单元1产生的启停信号复位时，时钟源3不会立即停止工作，而是延续一段预设时间后才停止产生数字时钟信号。通过调节延时电路2保证延时时间足够长，令时钟源3在复位控制信号经由复位同步电路7完整进入门控时钟8后才停止输出，确保数字电路能正常停止工作。

由以上描述可知，本发明实施例所提供的数模混合芯片中的时钟电路控制装置，在传输单元1和时钟源3之间设置有延时电路2，当传输单元1产生的启停信号复位时，该延时电路2能有效地延时时钟源3的工作时间，从而由复位同步电路7产生的同步复位信号能完整地进入门控时钟8，由门控时钟8阻止数字时钟信号进入数字电路，保证了数字电路正常地停止工作；当传输单元1产生的启停信号置位时，电源VCC4充电需要一段时间，在此期间，上电复位检测电路6输出低电平的复位控制信号，该复位控制信号经复位同步电路7和门控时钟8后能有效地阻止数字时钟信号进入数字电路，从而确保在模拟电路达到稳定后数字电路才开始工作，保证了芯片工作的稳定性。

优选的，参考图2，为本发明实施例所提供的另一种数模混合芯片中的时钟电路控制装置结构示意图，本实施例中所述电路由传输单元1、延时单元2、时钟源3、电源VCC4、控制开关单元5、上电复位检测电路6、复位同步电路7和门控时钟8组成，各部分之间的连接关系和功能与上述实施例相类似，不同之处在下面做详细介绍。

本实施例中所述延时单元2具体为由一个电阻21和一个电容22组成的RC延时电路。其中，所述电阻21连接于所述传输单元1和时钟源3之间，所述电容22一端连接于所述电阻21和时钟源3之间，另一端接地。当芯片由工作状态进入休眠状态时，传输单元1产生的启停信号由置位状态变为复位状态，此时，延时单元2中的电容22通过放电实现启停信号置位的延时，使时钟源3在同步复位信号进入门控时钟8后再关断。通过改变电阻21的电阻值及电容22的电容值，可以改变RC延时电路延时时间的长短，适用于工作在不同频率下的数字电路。

本实施例中所述控制开关单元5为由一个非门51和一个P沟道金属氧化物半导体场效应晶体管(PMOS)52组成的电路。其中，所述PMOS管52连接于所述电源VCC4和上电复位检测电路6之间，所述非门51连接于所述传输单元1和PMOS管52之间，即所述非门51连接PMOS管的栅极，所述电源VCC4连接PMOS管的漏极，所述上电复位检测电路6连接PMOS管的源极。具体工作过程中，当传输单元1产生的启停信号置位时，所述非门51输出低电平，与之相连的PMOS管52导通，电源VCC4进入上电复位检测电路6，经过一段时间的充电后由上电复位检测电路6输出高电平的复位控制信号；当传输单元1产生的启停信号复位时，所述非门51输出高电平，与之相连的PMOS管52截止，上电复位检测电路6检测不到电源VCC4，输出低电平的复位控制信号。

参考图3，为本发明实施例所提供的复位同步电路的结构示意图。本实施例中所述复位同步电路7由三个D触发器组成；其中，第一D触发器71连接时钟源3和上电复位检测电路6；第二D触发器72连接第一D触发器71的输出和时钟源3；第三D触发器73连接第二D触发器72的输出，同时通过一个非门51连接时钟源3，第三D触发器73的输出连接门控时钟8。

第一D触发器71和第二D触发器72用于消除复位控制信号和数字时钟信号异步可能导致的亚稳态问题。由于D触发器要求输入数据和数字时钟信号满足一定的建立时间(指在触发时钟沿到来之前触发器数据保持稳定的最小时间，Setup Time)和保持时间(指在触发时钟沿到来之后触发器数据还应保持稳定的最小时间，Hold Time)的要求。复位控制信号与触发器的触发时钟沿必须满足建立时间与保持时间的要求，否则触发器采集到的复位控制信号可能是高电平、低电平或介于高低电平之间，这样触发器将工作在不确定状态，即亚稳态。若只采用一个D触发器对复位控制信号进行同步，由于复位控制信号与D触发器时钟信号之间并无关联，所以亚稳态是必然会发生的。本发明所提供的电路控制装置采用双触发器进行工作，由上电复位检测电路6输出的复位控制信号经第一D触发器71锁存并延时一个时钟周期，使亚稳态信号逐渐稳定后再通过第二D触发器72进行第二次锁存，这样就可以有效的消除亚稳态的发生。

参考图4，为双触发器锁存亚稳态信号的电路时序图。其中，CLK为数字时钟信号，所述数字时钟信号是周期性的高低电平；RST为第一D触发器71的输入，即上电复位检测电路6的输出；RST_FF1为第一D触发器71的输出；RST_FF2为第二D触发器72的输出。图中示出了在CLK为低电平的某一时刻RST由高电平转变成了低电平，但由于RST需要在CLK上升沿的时候被采样，在t₀时刻RST的电压介于高电平与低电平之间，故在t₀时刻由第一D触发器71采集到的RST为亚稳态，所述RST亚稳态被第一D触发器71锁存并延时一个周期后，转变成了从t₁时刻到t₂时刻的亚稳态，该亚稳态信号再经过第二D触发器72锁存并延时一个周期，从而在t₂时刻被触发时达到稳定状态。

为了保证门控时钟8输出的是以完整时钟正周期开始的数字时钟信号，需要所述第三D触发器73用数字时钟信号的下降沿采集第二D触发器72的输出，即令所述第三D触发器73输出的同步复位信号的置位时刻发生在数字时钟信号的下降沿时刻。所述第三D触发器73所用的时钟下降沿，通过非门51产生。参考图5，为第三D触发器73采用时钟下降沿触发复位控制信号的电路时序图。图中CLK为数字时钟信号，RST_FF2为第二D触发器72的输出，RST_FF3为第三D触发器73的输出，所述第三D触发器73将RST_FF2延时半个周期后触发，输出同步复位信号给门控时钟8。因此所述复位控制信号经复位同步电路7后被延时2.5个周期，进而由门控时钟8根据同步复位信号控制数字时钟信号是否进入数字电路。

参考图6，为本发明所提供的门控时钟8的结构示意图。图中示出了门控时钟8的一个输入端CLK接时钟源3产生的数字时钟信号，另一个输入端RST接复位同步电路7输出的同步复位信号，门控时钟8的输出端就是数字电路的时钟输入。当数字电路应处于复位状态时，同步复位信号为低电平，门控时钟8的输出将固定在低电平，数字时钟信号无法进入数字电路；当数字电路退出复位状态，同步复位信号为高电平，门控时钟8输出数字时钟信号，数字电路开始工作。

本实施例中详细描述了延时单元2、控制开关单元5、复位同步电路7和门控时钟8各电路的组成、结构示意图及其相关功能，以便于更好地理解本发明的技术方案。

本发明实施例还提供了一种数模混合芯片中的时钟电路控制方法。参考图7，为本发明所提供的数模混合芯片中的时钟电路控制方法流程图，本实施例中所述方法具体包括如下步骤：

步骤1：接收启停信号，并当所述启停信号指示置位时产生数字时钟信号，当所述启停信号指示复位时，延迟预设时间后停止产生数字时钟信号。

接收启停信号，并根据所述启停信号控制是否产生数字时钟信号。所述启停信号是由外部人为或非人为触发的，启停信号可以指示置位或复位两种状态，当所述启停信号指示置位时，产生数字时钟信号，控制芯片从休眠状态进入工作状态，当所述启停信号指示复位时，延迟预设时间后再停止产生数字时钟信号，控制芯片从工作状态进入休眠状态。

需要注意的是，所述预设时间为事前设置好的时间，可以调整电路使芯片工作时能满足要求。

步骤2：根据所述启停信号产生相应的复位控制信号。

当启停信号指示置位时，产生高电平的复位控制信号；当启停信号指示复位时，产生低电平的复位控制信号。

需要注意的是，当启停信号指示置位时，各电路有电源供电，但是电源供电需要一段较长的时间才能使电路达到稳定状态，在这一段较长时间的充电过程中，产生低电平的复位控制信号，待电源充电完成，各电路进入稳定工作状态时，才产生高电平的复位控制信号。

步骤3：根据所述数字时钟信号和复位控制信号产生同步复位信号。

由于数字时钟信号和复位控制信号之间毫无关联，所以必然产生亚稳态，为了避免亚稳态可能导致的芯片异常，故可以通过一定的手段使得所述数字时钟信号和复位控制信号同步，即根据所述数字时钟信号和复位控制信号产生同步复位信号。所述同步复位信号的逻辑电平即为复位控制信号的逻辑电平。本实施例中所述一定的手段为通过三个D触发器触发，进而产生同步复位信号。

步骤4：根据所述同步复位信号控制数字时钟信号是否进入数字电路。

根据同步复位信号来控制数字时钟信号是否进入数字电路，当同步复位信号为逻辑高电平时，控制数字时钟信号进入数字电路，数字电路开始工作；当同步复位信号为逻辑低电平时，阻止数字时钟信号进入数字电路，数字电路停止工作。

由上可知，通过本发明实施例所提供的数模混合芯片中的时钟电路控制方法，可以实现在芯片启停期间数字电路和模拟电路之间工作的可靠性，从而保证芯片工作的稳定性。对于方法实施例而言，由于其基本对应于装置实施例，所以相关之处参见装置实施例的部分说明即可，在此不做过多赘述。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种数模混合芯片中的时钟电路控制装置，其特征在于，包括：

产生启停信号的传输单元；

产生数字时钟信号的时钟源；

设置于所述传输单元和时钟源之间的延时单元，所述延时单元在启停信号指示复位时，将该启停信号延迟预设时间后输出给所述时钟源，并在启停信号指示置位时，将该启停信号直接传输给所述时钟源；

给所述时钟源供电的电源；

检测所述电源的电压，以生成相应复位控制信号的上电复位检测电路；

设置于所述电源和上电复位检测电路之间的电路上、同时连接所述传输单元的控制开关单元，该控制开关单元根据启停信号执行开关操作；

连接时钟源和上电复位检测电路、实现数字时钟信号与复位控制信号同步的复位同步电路；

连接时钟源和复位同步电路的门控时钟，该门控时钟根据复位同步电路的输出结果控制数字时钟信号的输出。

2.根据权利要求1所述的装置，其特征在于，所述延时单元为由一个电阻和一个电容组成的RC延时电路；

其中：

所述电阻连接于所述传输单元和时钟源之间；

所述电容一端连接于所述电阻和时钟源之间，另一端接地。

3.根据权利要求1所述的装置，其特征在于，所述控制开关单元为由一个非门和一个PMOS管组成的电路；

其中：

所述PMOS管连接于所述电源和上电复位检测电路之间；

所述非门连接于所述传输单元和PMOS管之间。

4.根据权利要求1所述的装置，其特征在于，所述复位同步电路为由三个D触发器组成的电路；

其中：

第一D触发器连接时钟源和上电复位检测电路；

第二D触发器连接第一D触发器的输出和时钟源；

第三D触发器连接第二D触发器的输出，同时通过非门连接时钟源，第三D触发器的输出连接门控时钟。

5.一种数模混合芯片中的电路控制方法，其特征在于，包括：

接收启停信号，并当所述启停信号指示置位时产生数字时钟信号，当所述启停信号指示复位时，延迟预设时间后停止产生数字时钟信号；

根据所述启停信号产生相应的复位控制信号；

根据所述数字时钟信号和复位控制信号产生同步复位信号；

根据所述同步复位信号控制数字时钟信号是否进入数字电路。

Images