CN101529723B - 具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器 - Google Patents
具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器 Download PDFInfo
- Publication number
- CN101529723B CN101529723B CN200780000811XA CN200780000811A CN101529723B CN 101529723 B CN101529723 B CN 101529723B CN 200780000811X A CN200780000811X A CN 200780000811XA CN 200780000811 A CN200780000811 A CN 200780000811A CN 101529723 B CN101529723 B CN 101529723B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- transistor
- voltage
- subthreshold
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一个在很低电压上运行的振荡器是由充电和放电电容器比值来设置工作周期。在正常阈值电压之下,亚阈值p-通道晶体管导出亚阈值电流,并驱动一个置位-复位S-R锁存器的置位和复位输入。S-R锁存器驱动振荡器输出。振荡器输出反馈到充电p-通道晶体管,其对电容器的一个底板进行充电。在一半周期期间,充电p-通道晶体管是关掉的,允许电容器的一个底板放电通过一个n-通道放电晶体管。在一个由电容器的电容确定的放电周期之后,亚阈值p-通道晶体管的栅极降低到足够亚阈值电流流动,触发S-R锁存器的置位或复位输入。由于需要亚阈值电流来翻转S-R锁存器,振荡器在阈值电压之下就开始振荡。
Description
技术领域
本发明涉及振荡器电路,特别涉及低压可选工作周期的振荡器。
背景技术
半导体处理技术的进步已经导致设备尺寸的巨大缩减。晶体管的选通脉冲宽度(gate length)、线宽(meal line width)和间距,以及氧化层厚度(oxide thickness)都经历了一次惊人的缩减。但是,施加到这些缩减尺寸的晶体管的电压也必须被缩减,以避免损坏这些日益微小的器件。因此,电源电压,如Vcc或Vdd,也已经从5伏特减少到3.3伏特到1.8伏特,现在减少到1.5或甚至1.2伏特。
当设备尺寸已经向下按比例缩小时,晶体管阈值电压,Vtn或Vtp,并没有如引人注目地按比例缩小。此阈值电压现在比以前更接近电源电压。设计低电源电压的电路同时阈值电压保持在0.7伏特左右仍然是一个挑战。
一个广泛使用的电路是振荡器。一个振荡器产生一个通常在电源电压和接地之间振荡的输出,当在输出上的负载不太严重时。振荡器被广泛使用作为部分锁相环(PLL’s)、时钟发生器(clock generator)、电压泵(voltagepump)和反偏压发生器电路(back-bias generator circuit)。
一个基本的振荡器可以由一环或一圈奇数目的逆变器构成。这种环形振荡器有一个由环周围的延迟确定的周期或循环时间。其它振荡器使用R-C延迟来设置循环时间。
输出是高而不是低的工作周期或周期百分比是振荡器电路的另一个参数。在一些应用里可能要求50%-50%工作周期,而其它应用可能只需要一个偏移时钟(skewed clock)如60%-40%。
一个振荡器需要开始振荡的时间量也是由使用的电路和电源的斜变时间(ramp time)确定。可以在低电源电压上开始振荡的振荡器是令人期待的,因为在电源到达其完全稳态(steady-state)的运行值之前,时钟可以在复位期间开始时钟控制(clocking)。这些在复位期间的额外时钟脉冲,对具有许多时钟节点的大系统是很有价值的,因为增加的时钟能够帮助复位电路到一个已知稳态,比如果节点在复位之后保持浮动(floating)要消耗更少的电力。
期望有一个在非常低的电源电压上运行的振荡器电路。一个在复位期间迅速开始振荡的振荡器也是令人期待的。一个可以由电路参数设置工作周期的振荡器也是令人期待的。
发明内容本发明的目的在于提供振荡器及振荡器电路,克服现有技术的不足。为实现该目的,采用以下技术方案:一种超低压振荡器,包括:一个具有第一输入和第二输入的双稳态和一个振荡的输出;第一电容器,有第一电容值和第一可充电底板;第二电容器,有第二电容值和第二可充电底板;第一充电晶体管,被连接到第一电容器,用来对第一电容器的第一可充电底板进行充电,以响应在第一状态上的输出;第一放电晶体管,被连接到第一电容器,用来持续对第一电容器的第一充电底板进行放电;第一亚阈值晶体管,有一个连接到第一电容器的栅极,用来传导第一亚阈值电流到双稳态的第一输入;第二充电晶体管,被连接到第二电容器,用来对第二电容器的第二可充电底板进行充电,以响应在第二状态上的输出;第二放电晶体管,被连接到第二电容器,用来持续对第二电容器的第二充电底板进行放电;和第二亚阈值晶体管,有一个被连接到第二电容器的栅极,用来传导第二亚阈值电流到双稳态的第二输入;其中第一电容值对第二电容值的比值确定超低压振荡器的输出工作周期.一个电容比值的低压振荡器电路,包括:一个S-R锁存器,其有一个输出、一个倒置输出、一个用于置位输出的置位输入、以及一个用于复位输出的复位输入;第一亚阈值晶体管,其有一个驱动亚阈值电流到置位输入的漏极,和一个连接到第一节点的栅极;第一电容器,被连接到第一节点;第一充电晶体管,其有一个驱动第一节点的漏极和一个连接到第一供电的源极以及一个接收倒置输出的栅极;第一放电晶体管,其传导来自第一节点的电流到第二供电;第二亚阈值晶体管,其有一个驱动亚阈值电流到复位输入的漏极和一个连接到第二节点的栅极;第二电容器,被连接到第二节点;第二充电晶体管,其有一个驱动第二节点的漏极和一个连接第一供电的源极以及一个接收输出的栅极;和第二放电晶体管,其传导来自第二节点的电流到第二供电。一个振荡器,包括:双稳态装置,用来翻转一个输出,以响应第一输入和响应第二输入;第一电容器装置,用来存储电荷,第一电容器装置有第一电容值;第二电容器装置,用来存储电荷,第二电容器装置有第二电容值;第一充电晶体管装置,被连接到第一电容器装置,用来对第一电容器装置进行充电,以响应在第一状态上的输出;第一放电晶体管装置,被连接到第一电容器装置,用来持续将第一电容器装置放电;第一亚阈值晶体管装置,有一个连接到第一电容器装置的栅极,用来传导第一阈值电流到双稳态装置的第一输入;第二充电晶体管装置,被连接到第二电容器装置,用来对第二电容器装置进行充电,以响应在第二状态上的输出;第二放电晶体管装置,被连接到第二电容器装置,用来持续将第二电容器装置放电;和第二亚阈值晶体管装置,有一个连接到第二电容器装置的栅极,用来传导第二亚阈值电流到双稳态装置的第二输入;其中第一电容值对第二电容值的比值是与输出的工作周期成比例的。
附图说明
图1是一个具有可选工作周期的简化振荡器的模块图;
图2显示一个振荡器,其使用亚阈值导电晶体管作为比较器来实现超低压运作。
图3A-B突出显示亚阈值导电。
图4显示一个超低压振荡器中的充电电容器。
图5是一个由电容器比值设置工作周期的超低压振荡器的简化电路图。
图6是图8超低压振荡器的运作波形。
图7是图8超低压振荡器的启动性能的波形。
图8是一个更详细的振荡器电路图。
具体实施方式
本发明涉及低压振荡器的改进。以下描述使本领域普通技术人员能够制作和使用本发明,如特定应用的范围及其要求。优选实施例的各种改变对本领域技术人员而言都是显而易见的,而且,在此定义的通用规则也可以应用到其它实施例。所以,本发明不是意在受限于所述的特定实施例,但是符合与在此披露的规则和新颖特征一致的最广范围。
图1是一个具有可选工作周期的简化振荡器的模块图。当振荡器在运作时,置位-复位S-R锁存器(latch)40的输出Q和逆输出(inverse output)QB振荡。
当置位S输入脉动高时,其在比较器32确定电压VC1高于基准电压VREF时发生,S-R锁存器40来回翻转(toggle)输出Q高和QB低。当复位R输入脉动高时,其在比较器30确定电压VC2高于基准电压VREF时发生,S-R锁存器40来回翻转(toggle)输出QB高和Q低。
电压VC1是C1电容器34的底板(bottom plate)电压。当S-R锁存器40的QB输出脉动低时,存储的经过C1电容器34的电荷减少。当电荷被放电电路36持续从节点VC1移开时,存储的经过C1电容器34的两个底板的电荷增加。放电电路36可以包括一个电流汇(current sink)和一个电阻器。
电压VC2是C2电容器44的底板电压。当S-R锁存器40的Q输出脉动低时,存储的经过C2电容器44的电荷减少。当电荷被放电电路46持续从节点VC2移开时,存储的经过C2电容器44的两个底板的电荷增加。放电电路46也可以包括一个电流汇和一个电阻器。
当其它电路组件与置位和复位路径相配时,振荡器的工作周期是由电容器比值确定。当C1电容器34和C2电容器44有相同的电容值,那么工作周期是50%-50%,因为两个电容器34、44需要相同的时间量来增强电荷。
当电容器34、44有不同的值时,工作周期可以被调整到其它值。工作周期是N:1,其中N是电容比率C1/C2,其中C1是在C1电容器34的法拉电容量,而C2是在C2电容器44的法拉电容量。通过使C1是2倍的C2,工作周期可以被设置成66%-33%。
通过电容器比值使工作周期变成可调整的是很有优势的,因为电容值的比值容易确定或修改。与晶体管相比,电容值对过程和电压变化很不敏感,所以这种振荡器更适宜是一个环形振荡器,其通过环里奇数目的基于晶体管的逆变器的延迟确定工作周期。
图2显示一个使用亚阈值导电(sub-threshold-conducting)晶体管作为比较器来实现超低压运作的振荡器。使振荡器在极低压上运行是令人期待的,因为振荡器提前开始振荡,提供一个脉冲时钟给在复位期间被初始化的其它模块。与需要一个更高电压来开始振荡的较传统的振荡器相比,此提前脉冲时钟可以更快减少系统里浮动节点(floating)或亚稳(metastable)节点的数目。当系统被接通电源时,电力消耗迅速地降低,导致较少的电池消耗。由于便携式基于电池的电子设备可能经常被接通或关闭电源,这种复位电力消耗可能是系统电力使用的一大部分。
图1里的比较器30、32可以由亚阈值(sub-threshold)p-通道晶体管80、82来实现。当栅压(gate voltage)大于一个阈值时,此阈值低于施加到p-通道晶体管的漏极(drain)和基板的电源电压,P-通道晶体管通常是导电的。但是,在到达阈值电压之前,一些导电情况会发生。这种提前导电现象是由亚阈值电流引起的。亚阈值电流小于上阈值电流,但仍然是有用的,尽管其较小。
亚阈值p-通道晶体管80、82是专为亚阈值导电而设计。亚阈值p-通道晶体管80、82的尺寸可以选择得大于使用常规设计方法选择的尺寸,因为常规设计通常是基于在阈值上出现的实际大小(full-size)的电流。亚阈值p-通道晶体管80、82的大小的选择,要使得足够的亚阈值电流流经它们以翻转S-R锁存器40。由于S-R锁存器40可以被设计成有一个小的输入电容,必须由亚阈值p-通道晶体管80、82产生的亚阈值电流的数量不一定很大。
产生足够亚阈值电流流动的亚阈值p-通道晶体管80、82上的栅压被认为是亚阈信或Vtp(sub)。常规阈值Vtp可能是0.7伏特,而Vtp(sub)是0.5伏特或更低。因此,亚阈值导电比常规导电提前几百毫伏开始。
一旦亚阈值p-通道晶体管82的栅压(VC1)跌到Vcc-|Vtp(sub)|之下,S-R锁存器40的置位输入激活并设置S-R锁存器40。S-R锁存器40的设置导致Q走高,允许放电电路46移走节点VC2上的电荷,以及增加穿过C2电容器44的电荷。最终,VC2,亚阈值p-通道晶体管80的栅压,走低。当VC2,亚阈值p-通道晶体管80的栅压跌到Vcc-|Vtp(sub)|之下时,S-R锁存器40的复位输入激活并复位S-R锁存器40。因此,一旦亚阈值p-通道晶体管80、82的栅压能够跌到Vcc-|Vtp(sub)|之下,开始S-R锁存器40的翻转和振荡。
图3A-B突出显示亚阈值导电。图3A显示穿过n-通道晶体管的漏极电流(ID)关于漏源极(drain-to-source)电压(VDS)的函数I-V曲线。每条曲线代表一个不同的栅源极(gate-to-source)电压(VGS)。
在晶体管运作的线性区期间,I-V曲线上升,但在运作的饱和区上变得平坦。在线性区间和饱和区间上,较高的栅压产生较高的电流,但在饱和区间,漏极电压上的上升不会导致电流进一步上升。
在底部I-V曲线之下的亚阈值区,亚阈值电流在低栅压上流动。图3B突出显示亚阈值电流。图3B显示漏极电流的对数log(ID)关于栅压(VG)的曲线。当栅压VG高于阈值电压VT时,阈值电流12流动。在晶体管栅极下发生强逆变,沿着一个大电流流动。总电流14是阈值电流12和亚阈值电流10的总和。
当栅压VG低于阈值Vtn时,亚阈值电流10流动。在栅极下还没有形成一个强逆变通道。亚阈值电流10可以被近似为线性相近亚阈值电压Vtn(sub),但这是一个非常粗糙的近似。Vtn(sub)值也是近似的,当一个设定数量的电流流动时,其可以被定义。
图4显示一个超低压振荡器里的充电电容器。亚阈值p-通道晶体管80、82的运作如之前图2所述。亚阈值p-通道晶体管80、82的功能就是图1中的比较器30、32,有效地比较电压VC1、VC2和亚阈值电压Vcc-|Vtp(sub)|。
电压VC1是C1电容器34的下底板电压(lower-plate voltage)。放电电路36持续从节点VC1移走电荷,增加经过C1电容器34的存储电荷。但是,当输出QB从S-R锁存器40走低时,开关24闭合,导致C1电容器34放电,因为两个板被驱动到Vcc。开关24有一个比放电电路36更高的电流驱动(current drive),允许C1电容器34被放电到Vcc。
电压VC2是C2电容器44的下底板电压。放电电路46持续从节点VC2移走电荷,增加经过C2电容器44的存储电荷。但是,当输出Q从S-R锁存器40走低时,开关26闭合,导致C2电容器44放电,因为两个板被驱动到Vcc。开关26有一个比放电电路46更高的电流,允许C2电容器44被放电到Vcc。
图5是一个由电容器比值设置工作周期的超低压振荡器的简略电路图。电容器70、72的电容比值设置工作周期。当S-R锁存器40被置位和复位时,Q和QB翻转,使p-通道晶体管50、52充电以能够导电,并驱动电容器70、72的所有板到Vcc。充电的p-通道晶体管50、52分别有QB和Q,作为其栅压,并在QB或Q是低的时候导电。
从偏压电阻器62流经n-通道偏压晶体管60漏极的电流产生一个偏压BIAS,n-通道偏压晶体管60有连在一起的栅极和漏极。n-通道偏压晶体管60的栅极和漏极是电压BIAS,其也被施加到n-通道放电晶体管54、56和n-通道汇(sink)晶体管84、86的栅极。因此,电压BIAS将经过n-通道偏压晶体管60的电流反映到其它晶体管54、56、84、86。经过各个接脚(leg)的电流可以由晶体管大小的比率设置。
当S-R锁存器40被置位时,QB走低,并被施加到充电p-通道晶体管50的栅极,其接通,驱动电容器70的两个底板和置位-斜变(set-ramp)节点SMP是高的。置位-斜变节点SMP被应用到亚阈值p-通道晶体管82的栅极,关掉它并发送置位脉冲到S-R锁存器40的置位输入。
当S-R锁存器40被置位时,Q走高,将一个接近Vcc的高电压给到充电p-通道晶体管52的栅极,关掉晶体管52。电容器70的两个底板被提前驱动到高的,而电容器72下底板通过n-通道放电晶体管56开始缓慢地失去电荷。放电时间是一个电容器72的电容函数。一旦电容器72的下底板被充分放电,在复位-斜变(reset-ramp)节点RMP上的电压走低,足够开启阈值p-通道晶体管80,其驱动使S-R锁存器40的复位输入是高的。然后,S-R锁存器40被复位。
图6是运行图8超低压振荡器运行的波形。在如图6所示的仿真里,电源电压保持恒定,大约是0.7伏特。仿真电路有一个33%工作周期的电容器比值。
当输出QB走高时,允许置位电容器70在一段时间内放电置位-斜变节点SMP。一旦SMP完全跌到Vdd之下以开启亚阈值p-通道晶体管82,在时间102,S-R锁存器40的置位输入S突破走高。然后因为走高的Q和走低的QB,S-R锁存器40被置位。当QB走低时,充电p-通道晶体管50开启,并迅速充电电容器70的两个底板到高的,快速提高置位-斜变节点SMP的电压。较高的SMP迅速地关掉亚阈值p-通道晶体管82,使置位信号快速降低。这使得置位脉冲有一个陡峭、急剧尖峰的形状。
当输出Q在时间102上走高,允许复位-斜变节点RMP在一段时间内失去电荷。因为复位电容器72有大约一半的置位电容器70的电容,RMP比SMP两倍地快速下降,且高Q脉宽是高QB脉宽的一半。
一旦RMP大幅跌到Vdd之下以开启亚阈值p-通道晶体管80,在时间104上,S-R锁存器40的复位输入R突破走高。然后在时间104上因为走低的Q和走高的QB,S-R锁存器40被复位。当Q走低时,充电p-通道晶体管52开启,并迅速驱动电容器72的两个底板到高的,快速提高复位-斜变节点RMP的电压。较高的RMP快速关掉亚阈值p-通道晶体管80,使复位信号快速降低。这使得复位脉冲有一个如图所示的陡峭、急剧尖峰的形状。
图7是图8超低压振荡器的开启性能的波形。图7比图6有更大的时间跨度(span of time)。因为电源电压Vdd在复位期间从零斜变上升,首先振荡器不会翻转,因为Vdd低于晶体管阈值电压大约0.7伏特。但是,一旦Vdd达到0.35伏特,振荡器开始振荡,如S-R锁存器40的QB输出所示。Q输出也被翻转,但未在图中显示。
最初循环周期很长,因为低电源电压提供较少的电流来对电容器进行充电和放电。当电源电压Vdd上升时,循环时间下降。
由于振荡器使用亚阈值p-通道晶体管80,其被设计用来传导足够的电流以便在晶体管运作的亚阈值区上翻转S-R锁存器40,一旦Vdd上升到超过大约0.35伏特的亚阈值电压,S-R锁存器40开始翻转输出Q、QB。亚阈值电压比0.5到0.9伏特的完全阈值低得多。因此,超低Vdd上可以提前发生状态翻转。
在一个宽范围的电源电压上,工作周期保持相对不变。对一个专为66%工作周期而设计的仿真振荡器而言,在Vdd=0.35伏特时,工作周期是60%,在Vdd=0.4伏特时是66%,在Vdd=0.7伏特时是66%,以及在Vdd=1.5伏特时是66%。从这种仿真的结果,振荡发生的最低Vcc(或Vdd)是0.35伏特。对Vtn=0.7伏特和Vtp=0.8伏特的仿真晶体管阈值,当Vcc是0.6伏特时,会出现一个恒定的工作周期。
图8是一个更详细的振荡器电路图。偏压电阻器62、64都设置流经n-通道偏压晶体管60的电流。尾部电阻器(tail resistor)74、76、88、89分别被增加到n-通道晶体管54、56、84、86的源极。尾部电阻器74、76、88、89的增加,是为了更好地匹配由n-通道晶体管54、56、84和86形成的电流源。n-通道晶体管84和86的漏极引起一个巨大电阻,使得从p-通道晶体管80、82的小电流能够在节点RP、SP上翻转状态。晶体管84、86的巨大漏极电阻改善亚阈值p-通道晶体管80、82的运作,特别是在电源开启期间当低电源电压早期出现时。尾部电阻器同样建立一个稍微提高斜变电压SMP、RMP的I-R电压降。
S-R锁存器40可以以一对交叉耦合的NOR门96、98来实现。逆变器92、93缓冲来自复位输入R的节点RP和亚阈值p-通道晶体管80,而反相器94、95缓冲来自复位输入S的节点SP和亚阈值p-通道晶体管82。
启用晶体管(enable transistor)90、91是p-通道晶体管,其在启用EN是低的时驱动两个节点RP、SP成为高的。使置位和复位成为低的能够避免S-R锁存器的Q和QB翻转,因此,使振荡器停用。当期望停止翻转由振荡器产生的时钟时,使振荡器停用对节能模式可能是有用的。
本发明使用一个单输入斜率,而不是双输入斜率。双输入斜率使用n-通道和p-通道设备,对Vtn和Vtp每个都有一个大约0.7伏特的阈值,产生一个1.4伏特的最低电源电压。一个单斜率电路仅使用一种类型的晶体管用于电流源/电流汇,因此,可以在较低电源电压上运行,因为电源仅需要上升到大约1个晶体管阈值(Vtp或Vtn,或总共大约0.7伏特),而不是2个晶体管阈值(总共1.4伏特)。使用亚阈值感应还可以降低所需的电源电压,使得振荡在大约0.35伏特上开始。
替代实施例
发明人可能注意到一些其它实施例。例如,p-通道和n-通道晶体管可以被调换,p-通道晶体管被用作电流源,n-通道晶体管用于亚阈值晶体管和充电晶体管,而不是p-通道晶体管。
可以在各个节点上增加额外部件,如电阻器、电容器、感应器、晶体管等,而寄生元件(parasitic component)也可以出现。使用如图8内所示的p-通道晶体管,或使用在其它位置上或其它类型的晶体管,可以实现启用和禁用振荡器。还可以增加选通门(pass-gate)晶体管或传输门(transmission gates)用于隔离。
虽然已经描述了S-R锁存器,其它类型的双稳态元件可被替换,如J-K触发器(flip-flop)、反转触发器(toggle flip-flop)、D-类型触发器或锁存器等。可以增加逆变或额外缓冲。在电路仿真或现场测试(field testing)之后,可以选择晶体管或电容器的最终尺寸。金属掩膜技术(metal-mask)或其它可编程元件可以被用来选择最终的电容器尺寸或最终的晶体管尺寸。
工作周期可以由电路设计者设置或选择。电路设计者可以选择C1、C2的值以有一个比值来产生期望工作周期。或者,通过具有许多可变尺寸的电容器,根据可编程寄存器内的值,它们可以被切换接入或脱离电路,因此工作周期可以是现场可调整的或现场可编程的。最终用户(或更可能是系统固件或配置软件)可以改变可编程寄存器里的值来调整工作周期。电容器可以是可变电容器,电容可以由一个存储在可编程寄存器里的值控制。例如,不同的子电容器可以复用在一起,由可编程寄存器来控制复用。
虽然已经描述了50%-50%和33%-66%的工作周期,也可以设计许多其它的工作周期。虽然已经描述了互补型金属氧化物半导体(CMOS)晶体管,其它晶体管技术和变更也可以用来替代,也可以使用除硅之外的材料,如GaAs(镓-砷)和其它变更。
虽然已经描述了正电流(positive current),电流可以是负的或正的,在一些情况下电子或空穴可以考虑为载流子。当涉及相反极性的载流子时,充电和放电可以是互换的术语。电流可以在相反方向上流动。
本发明背景部分可以包括有关本发明问题或环境的背景信息,而不是通过其它人的现有技术。因此,在发明背景里包含的材料不是申请者的现有技术。
在此描述的任何方法或过程是机器实现的的或计算机实现的,是意在由机器、计算机或其它设备执行,而不是意在单独由人而不通过这些机器协助来执行。产生的有形结果可以包括报告或其它机器产生的显示在显示设备上,如计算机显示器、投影设备、音频产生设备和有关媒体设备,也可以包括也是机器产生的硬拷贝打印输出。其它设备的计算机控制是另一个有形结果。
本发明实施例的上述说明是作为叙述和说明的目的。并没有穷尽或限制本发明在披露的形式里。按照以上的教导,许多修改和变化是可能的。这意味着本发明的范围不是受限于详细的描述,而是所附的权利要求。
Claims (20)
1.一种超低压振荡器,包括:
一个具有第一输入和第二输入的双稳态和一个振荡的输出;
第一电容器,有第一电容值和第一可充电底板;
第二电容器,有第二电容值和第二可充电底板;
第一充电晶体管,被连接到第一电容器,用来对第一电容器的第一可充电底板进行充电,以响应在第一状态上的输出;
第一放电晶体管,被连接到第一电容器,用来持续对第一电容器的第一充电底板进行放电;
第一亚阈值晶体管,有一个连接到第一电容器的栅极,用来传导第一亚阈值电流到双稳态的第一输入;
第二充电晶体管,被连接到第二电容器,用来对第二电容器的第二可充电底板进行充电,以响应在第二状态上的输出;
第二放电晶体管,被连接到第二电容器,用来持续对第二电容器的第二充电底板进行放电;和
第二亚阈值晶体管,有一个被连接到第二电容器的栅极,用来传导第二亚阈值电流到双稳态的第二输入;
其中第一电容值对第二电容值的比值确定超低压振荡器的输出工作周期。
2.根据权利要求1所述的超低压振荡器,其中当第一电容器的第一可充电底板已经被第一充电晶体管放电而产生一个穿过第一亚阈值晶体管的栅源极电压时,该电压小于第一亚阈值晶体管的一个阈值电压,大于第一亚阈值晶体管的一个亚阈值电压,第一亚阈值晶体管导出第一亚阈值电流,
其中第一亚阈值晶体管在阈值电压之下导出亚阈值电流;
其中当第二电容器的第二可充电底板已经被第二充电晶体管放电而产生一个穿过第二亚阈值晶体管的栅源极电压时,该电压小于第二亚阈值晶体管的一个阈值电压,大于第二亚阈值晶体管的一个亚阈值电压,第二亚阈值晶体管导出第二亚阈值电流;
其中第二亚阈值晶体管在阈值电压之下导出亚阈值电流。
3.根据权利要求2所述的超低压振荡器,其中当一个电源电压小于第一亚阈值晶体管的阈值电压时,输出开始振荡,
由此振荡在一个低于阈值电压的非常低电源电压上开始。
4.根据权利要求1所述的超低压振荡器,振荡发生的最低电源电压是0.35伏特。
5.根据权利要求1所述的超低压振荡器,其中双稳态包括一个置位-复位S-R锁存器;
其中第一输入包括一个置位输入,其将输出置位到第一状态内;
其中第二输入包括一个复位输入,其将输出复位到第二状态内。
6.根据权利要求1所述的超低压振荡器,还包括;
一个偏压发生器,用来产生一个偏压;
其中偏压被施加到第一放电晶体管的栅极和第二放电晶体管的栅极。
7.根据权利要求6所述的超低压振荡器,还包括;
第一互补型晶体管,被连接到双稳态的第一输入,并接收在栅极上的偏压,用来传导从第一亚阈值晶体管的第一亚阈值电流;和
第二互补型晶体管,被连接到双稳态的第二输入,并接收在栅极上的偏压,用来传导从第二亚阈值晶体管的第二亚阈值电流。
8.根据权利要求7所述的超低压振荡器,其中第一和第二互补型晶体管是源极连接到地的n-通道晶体管;
其中第一和第二放电晶体管是源极连接到地的n-通道晶体管。
9.根据权利要求8所述的超低压振荡器,其中偏压发生器还包括:
一个产生偏压的源极连接到地的n-通道晶体管,其栅极和漏极连接在一起,并被连接到偏压电压;和
一个电源电阻器,被连接在电源电压和偏压电压之间。
10.根据权利要求9所述的超低压振荡器,其中第一和第二互补型晶体管以及第一和第二放电晶体管的源极通过电源电阻器被连接到地。
11.根据权利要求1所述的超低压振荡器,其中第一和第二亚阈值晶体管是p-通道晶体管。
12.根据权利要求11所述的超低压振荡器,其中第一和第二充电晶体管是p-通道晶体管。
13.根据权利要求12所述的超低压振荡器,其中第一充电晶体管有一个栅极,接收双稳态输出的倒置;
其中第二充电晶体管有一个栅极,接收双稳态输出。
14.根据权利要求13所述的超低压振荡器,其中第一电容器被连接在第一充电晶体管的漏极和电源之间;
其中第二电容器被连接在第二充电晶体管的漏极和电源之间。
15.一个电容比值的低压振荡器电路,包括:
一个S-R锁存器,其有一个输出、一个倒置输出、一个用于置位输出的置位输入、以及一个用于复位输出的复位输入;
第一亚阈值晶体管,其有一个驱动亚阈值电流到置位输入的漏极,和一个连接到第一节点的栅极;
第一电容器,被连接到第一节点;
第一充电晶体管,其有一个驱动第一节点的漏极和一个连接到第一供电的源极以及一个接收倒置输出的栅极;
第一放电晶体管,其传导来自第一节点的电流到第二供电;
第二亚阈值晶体管,其有一个驱动亚阈值电流到复位输入的漏极和一个连接到第二节点的栅极;
第二电容器,被连接到第二节点;
第二充电晶体管,其有一个驱动第二节点的漏极和一个连接第一供电的源极以及一个接收输出的栅极;和
第二放电晶体管,其传导来自第二节点的电流到第二供电。
16.根据权利要求15所述的电容比值低压振荡器电路,其中第一和第二充电晶体管是p-通道晶体管,并且第一供电是一个电源;
其中第一和第二亚阈值晶体管是p-通道晶体管。
17.根据权利要求16所述的电容比值低压振荡器电路,其中第一和第二放电晶体管是n-通道晶体管,其具有由偏压驱动的栅极;
其中第二供电是一个接地电源。
18.根据权利要求17所述的电容比值低压振荡器电路,其中第一电容器被连接在第一节点和第一供电之间;
其中第二电容器被连接在第二节点和第一供电之间。
19.一个振荡器,包括:
双稳态装置,用来翻转一个输出,以响应第一输入和响应第二输入;
第一电容器装置,用来存储电荷,第一电容器装置有第一电容值;
第二电容器装置,用来存储电荷,第二电容器装置有第二电容值;
第一充电晶体管装置,被连接到第一电容器装置,用来对第一电容器装置进行充电,以响应在第一状态上的输出;
第一放电晶体管装置,被连接到第一电容器装置,用来持续将第一电容器装置放电;
第一亚阈值晶体管装置,有一个连接到第一电容器装置的栅极,用来传导第一阈值电流到双稳态装置的第一输入;
第二充电晶体管装置,被连接到第二电容器装置,用来对第二电容器装置进行充电,以响应在第二状态上的输出;
第二放电晶体管装置,被连接到第二电容器装置,用来持续将第二电容器装置放电;和
第二亚阈值晶体管装置,有一个连接到第二电容器装置的栅极,用来传导第二亚阈值电流到双稳态装置的第二输入;
其中第一电容值对第二电容值的比值是与输出的工作周期成比例的。
20.根据权利要求19所述的振荡器,其中当电源电压小于0.35伏特时,输出开始振荡,其中振荡器是一个单斜率电路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2007/071185 WO2009070940A1 (en) | 2007-12-06 | 2007-12-06 | Low-voltage oscillator with capacitor-ratio selectable duty cycle and single-input sub-threshold-conducting comparators to s-r latch |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101529723A CN101529723A (zh) | 2009-09-09 |
CN101529723B true CN101529723B (zh) | 2011-07-20 |
Family
ID=40717271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200780000811XA Expired - Fee Related CN101529723B (zh) | 2007-12-06 | 2007-12-06 | 具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101529723B (zh) |
WO (1) | WO2009070940A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8330478B2 (en) * | 2009-11-03 | 2012-12-11 | Arm Limited | Operating parameter monitoring circuit and method |
US8643355B2 (en) * | 2011-02-07 | 2014-02-04 | Semiconductor Components Industries, Llc | Method for generating a signal and structure therefor |
CN102931981A (zh) * | 2012-11-13 | 2013-02-13 | 苏州磐启微电子有限公司 | 一种超低功耗锁相环电路 |
CN109120258B (zh) * | 2018-08-03 | 2022-03-15 | 北京大学深圳研究生院 | 一种温度自补偿环形振荡器和一种时钟产生电路 |
CN111294023B (zh) * | 2020-04-24 | 2024-08-27 | 杭州思泰微电子有限公司 | 一种精确控制振荡器占空比的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5250914A (en) * | 1991-06-26 | 1993-10-05 | Nec Corporation | Oscillation circuit operating with stable oscillation frequency at a specific low power-supply voltage |
CN1395417A (zh) * | 1996-06-28 | 2003-02-05 | 富士通株式会社 | 振荡器和使用这种振荡器的锁相环 |
CN1535499A (zh) * | 1999-04-26 | 2004-10-06 | ռ�˹ | 用于带有温度补偿的精密弛张振荡器集成电路的校准技术 |
CN1767371A (zh) * | 2005-11-25 | 2006-05-03 | 清华大学 | 一种超低电压的cmos电感电容谐振腔压控振荡器 |
-
2007
- 2007-12-06 CN CN200780000811XA patent/CN101529723B/zh not_active Expired - Fee Related
- 2007-12-06 WO PCT/CN2007/071185 patent/WO2009070940A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5250914A (en) * | 1991-06-26 | 1993-10-05 | Nec Corporation | Oscillation circuit operating with stable oscillation frequency at a specific low power-supply voltage |
CN1395417A (zh) * | 1996-06-28 | 2003-02-05 | 富士通株式会社 | 振荡器和使用这种振荡器的锁相环 |
CN1535499A (zh) * | 1999-04-26 | 2004-10-06 | ռ�˹ | 用于带有温度补偿的精密弛张振荡器集成电路的校准技术 |
CN1767371A (zh) * | 2005-11-25 | 2006-05-03 | 清华大学 | 一种超低电压的cmos电感电容谐振腔压控振荡器 |
Also Published As
Publication number | Publication date |
---|---|
CN101529723A (zh) | 2009-09-09 |
WO2009070940A1 (en) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100176892A1 (en) | Ultra Low Power Oscillator | |
Oklobdzija et al. | Pass-transistor adiabatic logic using single power-clock supply | |
CN105144579B (zh) | 低功率架构 | |
CN101529723B (zh) | 具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器 | |
KR20140113271A (ko) | 클럭 캐스코드 상보 스위치 로직을 이용한 집적 클럭 게이팅 장치 | |
US5521538A (en) | Adiabatic logic | |
WO2016030795A1 (en) | Clock gated flip-flop | |
US6853570B2 (en) | Circuit for quasi-square-wave or resonant driving of a capacitive load | |
Bhattacharjee et al. | A Low Power Adiabatic Approach for Scaled VLSI Circuits | |
Thakur et al. | Power and speed efficient ripple counter design using 45 nm technology | |
Patel et al. | Comparative analysis of adiabatic logic techniques | |
CN204993275U (zh) | 一种低功耗低速时钟电路和可穿戴式设备 | |
CN207926553U (zh) | 一种多功能开关控制器 | |
CN103208862A (zh) | 切换式电容动态开关时间控制电路及其控制方法 | |
Avedillo et al. | Phase transition FETs for improved dynamic logic gates | |
CN102638254B (zh) | 低泄漏功率检测器件、系统和方法 | |
Hu et al. | Near-threshold adiabatic flip-flops based on PAL-2N circuits in nanometer CMOS processes | |
JPH07221631A (ja) | Cmos回路 | |
Khandekar et al. | Implementation and analysis of quasi-adiabatic inverters | |
Anuar et al. | Adiabatic logic versus CMOS for low power applications | |
Zhang et al. | Leakage Reduction of Power-Gating Sequential Circuits Based on Complementary Pass-Transistor Adiabatic Logic Circuits | |
Xin et al. | Adiabatic two-phase CPAL flip-flops operating on near-threshold and super-threshold regions | |
Maghsoudloo et al. | A power-efficient wide-range signal level-shifter | |
Durgam et al. | Optimized clock gating cell for low power design in nanoscale CMOS technology | |
Saraswat et al. | Novel methods of clock gating techniques: a review |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110720 Termination date: 20211206 |
|
CF01 | Termination of patent right due to non-payment of annual fee |