CN116339608A - 一种数据采样方法、系统、芯片、装置与存储介质 - Google Patents
一种数据采样方法、系统、芯片、装置与存储介质 Download PDFInfo
- Publication number
- CN116339608A CN116339608A CN202310614357.8A CN202310614357A CN116339608A CN 116339608 A CN116339608 A CN 116339608A CN 202310614357 A CN202310614357 A CN 202310614357A CN 116339608 A CN116339608 A CN 116339608A
- Authority
- CN
- China
- Prior art keywords
- data
- sampling
- level signal
- write data
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000001360 synchronised effect Effects 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 230000001934 delay Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000006854 communication Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请公开了一种数据采样方法、系统、芯片、装置与存储介质,其中系统与发送数据的主机连接,包括异步复位同步释放电路、选择采样模块以及采样寄存器;所述主机、所述异步复位同步释放电路和所述采样寄存器与所述选择采样模块连接;其中,所述选择采样模块包括延时寄存器、复用选择器以及AReset检测模块。本方法可以避免采样寄存器因为复位端被使能而不能正常进行采样的缺陷,可以提高采样准确率。本申请可广泛应用于数字电路技术领域内。
Description
技术领域
本申请涉及数字电路技术领域,尤其是一种数据采样方法、系统、芯片、装置与存储介质。
背景技术
现有技术中,host与device的通讯过程为,host向device发送时钟信号CLK、复位信号Reset和写数据Data,device向host反馈响应数据。其中CLK与Reset是异步关系,为了避免异步导致的竞争问题,相关技术中会通过device对Reset进行复位处理,产生与CLK同步的AReset信号,用于采样寄存器和内部电路的复位端信号。Reset、AReset都是低有效。Host在发送CLK之前,先发送Reset,device中AReset需要至少T1、T2两个CLK周期才能释放,如果Host在此期间发送Data,采样寄存器因为复位端被使能,导致不能正常采样。因此,亟需一种新的数据采样系统。
Host=主机
Device=从机
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此,本申请实施例的一个目的在于提供一种数据采样方法、系统、芯片、装置与存储介质,该数据采样方法、系统、芯片、装置与存储介质可以提高采样准确率。
为了达到上述技术目的,本申请实施例所采取的技术方案包括:一种数据采样系统,所述系统与发送数据的主机连接,包括异步复位同步释放电路、选择采样模块以及采样寄存器;所述主机、所述异步复位同步释放电路和所述采样寄存器与所述选择采样模块连接;其中,所述选择采样模块包括延时寄存器、复用选择器以及AReset检测模块;所述AReset检测模块用于根据所述异步复位同步释放电路发送的电信号,产生高电平信号或者低电平信号并发送至所述复用选择器;所述延时寄存器用于对所述主机发过来数据时序发送的第一个写数据进行延时,得到第二写数据;所述复用选择器用于根据所述高电平将所述第一个写数据发送至所述采样寄存器,或者用于根据所述低电平将所述第二写数据发送至所述采样寄存器。
另外,根据本发明中上述实施例的一种采样系统,还可以有以下附加的技术特征:
进一步地,本申请实施例中,所述根据所述异步复位同步释放电路发送的信号,生成高电平信号或者低电平信号并发送至所述复用选择器这一步骤,具体包括:确定所述异步复位同步释放电路发送的信号为第一高电平信号,所述AReset检测模块生成高电平信号并发送至所述复用选择器;确定所述异步复位同步释放电路发送的信号为第一低电平信号,所述AReset检测模块生成低电平信号并发送至所述复用选择器。
进一步地,本申请实施例中,所述系统还包括内部电路;所述内部电路与所述采样寄存器连接;所述内部电路用于根据所述第一个写数据或者所述第二写数据生成反馈数据发送至所述主机。
另一方面,本申请实施例还提供一种数据采样方法,通过上述实施例任一项所述的一种数据采样系统进行采样,具体包括:建立数据采样系统与发送数据的主机连接;并通过主机向所述数据采样系统发送数据时序;根据异步复位同步释放电路发送的电信号,AReset检测模块产生高电平信号或者低电平信号并发送至所述复用选择器;延时寄存器对所述数据时序发送的第一个写数据进行延时,得到第二写数据;复用选择器根据所述高电平将所述第一个写数据发送至所述采样寄存器,或者用于根据所述低电平将所述第二写数据发送至所述采样寄存器。
进一步地,本申请实施例中,方法还包括内部电路根据所述第一个写数据或者所述第二写数据生成反馈数据发送至所述主机。
另一方面,本申请还提供一种内存芯片,包括上述权利任一项所述的数据采样系统。
另一方面,本申请还提供一种数据采样装置,包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现如发明内容中任一项所述的数据采样方法。
此外,本申请还提供一种存储介质,其中存储有处理器可执行的指令,所述处理器可执行的指令在由处理器执行时用于执行如上述任一项所述的数据采样方法。
本申请的优点和有益效果将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到:
本申请可以根据通过选择采样模块的AReset检测模块检测到的异步复位同步释放电路传输过来的电信号确定电信号属于高电平还是低电平,同时通过延时寄存器将主机发送过来的写数据进行延时,复用选择器根据高低电平选择将主机发送的第一个写数据直接发送至采样寄存器,或者将延时之后的第二写数据发送至采样寄存器从而完成数据的采样,可以避免采样寄存器因为复位端被使能而不能正常进行采样的缺陷,可以提高采样准确率。
附图说明
图1为现有技术中一种数据采样系统的结构示意图;
图2为现有技术中一种数据采样系统的传输信号的波形示意图;
图3为本发明中一种具体实施例中一种数据采样系统的结构示意图;
图4为本发明中一种具体实施例中一种数据采样方法的步骤示意图;
图5为本发明中一种具体实施例中数据采样系统的传输信号的波形示意图;
图6为本发明中另一种具体实施例中数据采样系统的传输信号的波形示意图;
图7为本发明中一种具体实施例中一种数据采样装置的结构示意图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中的一种数据采样方法、系统、芯片、装置与存储介质的原理和过程作以下说明。
首先,对现有技术存在的缺陷进行说明:
参照图1,如图1所示,现有技术中,host向device发送时钟CLK、复位信号Reset和写数据Data这三个数据,同时device向host反馈响应数据。其中发送时钟CLK与复位信号Reset是异步关系,为了避免异步导致的竞争问题,device会对复位信号Reset进行复位处理,产生与时钟CLK同步的AReset信号,AReset信号可以用于后续采样寄存器和内部电路的复位端信号。
图2是时钟CLK、复位信号Reset、AReset信号、写数据Data时序图,其中复位信号Reset、AReset信号都是低有效。Host在发送时钟CLK之前,先发送复位信号Reset,device中AReset信号需要至少T1、T2两个CLK周期才能释放,如果Host在此期间发送写数据Data,采样寄存器因为复位端被使能,导致不能正常采样。
针对上述缺陷,本发明提供一种数据采样系统。参照图3,数据采样系统可以与发送数据的主机连接,主机与数据传输系统之间可以传输时钟CLK、复位信号Reset和写数据Data,其中数据采样系统可以包括异步复位同步释放电路、选择采样模块以及采样寄存器;主机、异步复位同步释放电路和采样寄存器均可以与选择采样模块连接;其中,选择采样模块包括延时寄存器1、复用选择器2以及AReset检测模块3;AReset检测模块3可以根据异步复位同步释放电路发送的电信号,产生高电平信号或者低电平信号并发送至复用选择器2;延时寄存器1可以对主机发过来数据时序发送的第一个写数据进行延时,可以得到延时后的第二写数据;复用选择器2可以根据所述高电平将第一个写数据发送至采样寄存器,或者可以根据低电平将演示后第二写数据发送至采样寄存器,从而完成数据的采样。
进一步地在本申请的一些实施例中,所述数据采样系统还包括内部电路;内部电路可以与采样寄存器连接;内部电路可以根据第一个写数据或者第二写数据生成反馈数据发送至主机。
此外、参照图4,与图3的系统相对应,本申请的实施例中还提供一种数据采样方法,可以,该方法可以通过上述实施例任一项所述的一种数据采样系统进行采样,包括:
S1、建立数据采样系统与发送数据的主机连接;并通过主机向所述数据采样系统发送数据时序。
S2、根据异步复位同步释放电路发送的电信号,AReset检测模块产生高电平信号或者低电平信号并发送至所述复用选择器。
S3、延时寄存器对所述数据时序发送的第一个写数据进行延时,得到第二写数据。
S4、复用选择器根据所述高电平将所述第一个写数据发送至所述采样寄存器,或者用于根据所述低电平将所述第二写数据发送至所述采样寄存器。
在本实施例中,可以先建立数据采样系统与发送数据的主机之间的通讯连接,然后根据异步复位同步释放电路发送的电信号,AReset检测模块可以产生高电平信号或者产生低电平信号并发送至复用选择器;延时寄存器可以对数据时序发送的第一个写数据进行延时,得到延时后的第二写数据,复用选择器根据Reset检测模块产生的高电平将第一个写数据直接发送至所述采样寄存器,或者用于根据Reset检测模块产生的低电平将延时后的第二写数据发送至采样寄存器。
进一步地,在本申请的一些实施例中,数据采样方法还包括内部电路根据第一个写数据或者第二写数据生成反馈数据并发送至主机。
进一步地,在本申请的一些实施例中,根据所述异步复位同步释放电路发送的信号,生成高电平信号或者低电平信号并发送至所述复用选择器这一步骤,可以包括:
S21、确定所述异步复位同步释放电路发送的信号为第一高电平信号,所述AReset检测模块生成高电平信号并发送至所述复用选择器。
S22确定所述异步复位同步释放电路发送的信号为第一低电平信号,所述AReset检测模块生成低电平信号并发送至所述复用选择器。
下面结合具体实施例说明本申请的数据采样系统的采样过程。
参照图5和图6,在图5中,主机Host发送写数据Data之前,多给2个CLK信号的场景,在第一个写数据的开始位Data1 start bit时,Areset信号已经释放拉高,因此AReset检测模块生成的AReset_Ready为高电平信号,在AReset_Ready为高电平信号状态下,采样寄存器可以直接对Data线中传输的写数据进行采样。
参照图6,主机Host发生写数据Data之前没有额外CLK信号,在第一个写数据的开始位Data1 start bit时,Areset还保持为低,此时AReset_Ready在接受第一个写数据Data1期间为低,采样寄存器需要对Data_Delay线进行采样,也就是采样延时后的第一个写数据。
此外,本申请还提供一种内存芯片,可以包括上述实施例任一项所述的数据采样系统。
上述的数据采样系统实施例中的内容均适用于本内存芯片实施例中,本内存芯片实施例所具体实现的功能与上述的数据采样系统实施例相同,并且达到的有益效果与上述的数据采样系统实施例所达到的有益效果也相同。
与图1的方法相对应,本申请实施例还提供了一种数据采样装置,其具体结构可参照图7,包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现所述的数据采样方法。
上述方法实施例中的内容均适用于本装置实施例中,本装置实施例所具体实现的功能与上述方法实施例相同,并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
与图1的方法相对应,本申请实施例还提供了一种存储介质,其中存储有处理器可执行的指令,所述处理器可执行的指令在由处理器执行时用于执行所述的数据采样方法。
上述的数据采样方法实施例中的内容均适用于本存储介质实施例中,本存储介质实施例所具体实现的功能与上述的数据采样方法实施例相同,并且达到的有益效果与上述的数据采样方法实施例所达到的有益效果也相同。
综上所述,本采样系统具有以下有益效果:
本采样系统可以自动检测CLK,Reset与Data之间的时序关系,同时根据内部对于AReset检测模块进行高低电平的检测,并根据检测结果,自动选择合适的采样数据;而且只对Reset之后的第一个Data延时采样,不影响后续的写数据Data采样与应答信号的Response采样,本采样系统可以提高采样的速度和准确性。
在一些可选择的实施例中,在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如,取决于所涉及的功能/操作,连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外,在本申请的流程图中所呈现和描述的实施例以示例的方式被提供,目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的,其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外,虽然在功能性模块的背景下描述了本申请,但应当理解的是,除非另有相反说明,功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中,或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是,有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说,考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下,在工程师的常规技术内将会了解该模块的实际实现。因此,本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是,所公开的特定概念仅仅是说明性的,并不意在限制本申请的范围,本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干程序用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行程序的定序列表,可以具体实现在任何计算机可读介质中,以供程序执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从程序执行系统、装置或设备取程序并执行程序的系统)使用,或结合这些程序执行系统、装置或设备而使用。就本说明书而言,“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供程序执行系统、装置或设备或结合这些程序执行系统、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的程序执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
在本说明书的上述描述中,参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明,但本申请并不限于所述实施例,熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (8)
1.一种数据采样系统,其特征在于,所述系统与发送数据的主机连接,包括
异步复位同步释放电路、选择采样模块以及采样寄存器;所述主机、所述异步复位同步释放电路和所述采样寄存器与所述选择采样模块连接;
其中,所述选择采样模块包括延时寄存器、复用选择器以及AReset检测模块;
所述AReset检测模块用于根据所述异步复位同步释放电路发送的电信号,产生高电平信号或者低电平信号并发送至所述复用选择器;
所述延时寄存器用于对所述主机发过来数据时序发送的第一个写数据进行延时,得到第二写数据;
所述复用选择器用于根据所述高电平将所述第一个写数据发送至所述采样寄存器,或者用于根据所述低电平将所述第二写数据发送至所述采样寄存器。
2.根据权利要求1所述一种数据采样系统,其特征在于,所述根据所述异步复位同步释放电路发送的信号,生成高电平信号或者低电平信号并发送至所述复用选择器这一步骤,具体包括:
确定所述异步复位同步释放电路发送的信号为第一高电平信号,所述AReset检测模块生成高电平信号并发送至所述复用选择器;
确定所述异步复位同步释放电路发送的信号为第一低电平信号,所述AReset检测模块生成低电平信号并发送至所述复用选择器。
3.根据权利要求1所述一种数据采样系统,其特征在于,所述系统还包括内部电路;所述内部电路与所述采样寄存器连接;所述内部电路用于根据所述第一个写数据或者所述第二写数据生成反馈数据发送至所述主机。
4.一种数据采样方法,其特征在于,通过上述权利要求1-3任一项所述的一种数据采样系统进行采样,具体包括:
建立数据采样系统与发送数据的主机连接;并通过主机向所述数据采样系统发送数据时序;
根据异步复位同步释放电路发送的电信号,AReset检测模块产生高电平信号或者低电平信号并发送至所述复用选择器;
延时寄存器对所述数据时序发送的第一个写数据进行延时,得到第二写数据;
复用选择器根据所述高电平将所述第一个写数据发送至所述采样寄存器,或者用于根据所述低电平将所述第二写数据发送至所述采样寄存器。
5.根据权利要求4所述一种数据采样方法,其特征在于,所述方法还包括内部电路根据所述第一个写数据或者所述第二写数据生成反馈数据发送至所述主机。
6.一种内存芯片,其特征在于,包括上述权利要求1-3任一项所述的数据采样系统。
7.一种数据采样装置,其特征在于包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现如权利要求4-5任一项所述的数据采样方法。
8.一种存储介质,其中存储有处理器可执行的指令,其特征在于,所述处理器可执行的指令在由处理器执行时用于执行如权利要求4-5任一项所述的数据采样方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310614357.8A CN116339608B (zh) | 2023-05-29 | 2023-05-29 | 一种数据采样方法、系统、芯片、装置与存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310614357.8A CN116339608B (zh) | 2023-05-29 | 2023-05-29 | 一种数据采样方法、系统、芯片、装置与存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116339608A true CN116339608A (zh) | 2023-06-27 |
CN116339608B CN116339608B (zh) | 2023-08-11 |
Family
ID=86888014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310614357.8A Active CN116339608B (zh) | 2023-05-29 | 2023-05-29 | 一种数据采样方法、系统、芯片、装置与存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116339608B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1489832A (zh) * | 2001-11-02 | 2004-04-14 | ��ʽ���綫֥ | 柔性雷克接收机结构 |
US7594211B1 (en) * | 2006-11-17 | 2009-09-22 | Synopsys, Inc. | Methods and apparatuses for reset conditioning in integrated circuits |
CN102467968A (zh) * | 2010-11-15 | 2012-05-23 | 三星电子株式会社 | 非易失性存储器设备及其读取方法和存储器系统 |
CN103678208A (zh) * | 2012-09-06 | 2014-03-26 | 上海航天控制工程研究所 | 航天器同步数据传输技术 |
CN203870506U (zh) * | 2014-04-08 | 2014-10-08 | 北京航天自动控制研究所 | 一种多冗余计算机系统低频时钟信号同步电路 |
CN104731746A (zh) * | 2013-12-20 | 2015-06-24 | 上海华虹集成电路有限责任公司 | 设备控制器装置 |
CN105404374A (zh) * | 2015-11-06 | 2016-03-16 | 中国电子科技集团公司第四十四研究所 | 片上系统芯片的片内复位系统和复位方法 |
US9768757B1 (en) * | 2016-06-08 | 2017-09-19 | Altera Corporation | Register circuitry with asynchronous system reset |
CN108322706A (zh) * | 2018-02-08 | 2018-07-24 | 广州波视信息科技股份有限公司 | 一种高清信号处理装置及其方法应用 |
CN111240244A (zh) * | 2020-01-16 | 2020-06-05 | 中科亿海微电子科技(苏州)有限公司 | 一种适用于fpga的可编程脉冲产生装置、电路及方法 |
-
2023
- 2023-05-29 CN CN202310614357.8A patent/CN116339608B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1489832A (zh) * | 2001-11-02 | 2004-04-14 | ��ʽ���綫֥ | 柔性雷克接收机结构 |
US7594211B1 (en) * | 2006-11-17 | 2009-09-22 | Synopsys, Inc. | Methods and apparatuses for reset conditioning in integrated circuits |
CN102467968A (zh) * | 2010-11-15 | 2012-05-23 | 三星电子株式会社 | 非易失性存储器设备及其读取方法和存储器系统 |
CN103678208A (zh) * | 2012-09-06 | 2014-03-26 | 上海航天控制工程研究所 | 航天器同步数据传输技术 |
CN104731746A (zh) * | 2013-12-20 | 2015-06-24 | 上海华虹集成电路有限责任公司 | 设备控制器装置 |
CN203870506U (zh) * | 2014-04-08 | 2014-10-08 | 北京航天自动控制研究所 | 一种多冗余计算机系统低频时钟信号同步电路 |
CN105404374A (zh) * | 2015-11-06 | 2016-03-16 | 中国电子科技集团公司第四十四研究所 | 片上系统芯片的片内复位系统和复位方法 |
US9768757B1 (en) * | 2016-06-08 | 2017-09-19 | Altera Corporation | Register circuitry with asynchronous system reset |
CN108322706A (zh) * | 2018-02-08 | 2018-07-24 | 广州波视信息科技股份有限公司 | 一种高清信号处理装置及其方法应用 |
CN111240244A (zh) * | 2020-01-16 | 2020-06-05 | 中科亿海微电子科技(苏州)有限公司 | 一种适用于fpga的可编程脉冲产生装置、电路及方法 |
Non-Patent Citations (1)
Title |
---|
谢景磊;程轶平;朱雳雄;余浩;刘泽;: "电磁探伤系统中FPGA同步采样系统设计", 现代科学仪器, no. 01 * |
Also Published As
Publication number | Publication date |
---|---|
CN116339608B (zh) | 2023-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7280417B2 (en) | System and method for capturing data signals using a data strobe signal | |
JP4651636B2 (ja) | データインタフェースキャリブレーション | |
US7881415B2 (en) | Communication protocol method and apparatus for a single wire device | |
US6782459B1 (en) | Method and apparatus for controlling a read valid window of a synchronous memory device | |
CN107844445B (zh) | 用于非源同步系统的调谐电路系统和操作 | |
US20130010546A1 (en) | Apparatus and method for receiving a differential data strobe signal | |
US7002378B2 (en) | Valid data strobe detection technique | |
US7436204B2 (en) | Apparatus and method for determining on die termination modes in memory device | |
CN102592653B (zh) | 存储器接口电路、存储器接口方法和电子设备 | |
KR100668004B1 (ko) | 멀티 드롭 버스에 대한 타이밍을 최적화하기 위한 방법 및장치 | |
CN108255231A (zh) | 一种数据采样方法和芯片 | |
US7793021B2 (en) | Method for synchronizing a transmission of information and a device having synchronizing capabilities | |
CN116339608B (zh) | 一种数据采样方法、系统、芯片、装置与存储介质 | |
CN116580743B (zh) | 一种内存读采样电路及其延时调节方法及读采样装置 | |
CN111092789B (zh) | 数据传输方法、装置、设备及计算机可读存储介质 | |
AU8505298A (en) | Method and apparatus for recovery of time skewed data on a parallel bus | |
JP5449032B2 (ja) | メモリシステム | |
US7454543B2 (en) | Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus | |
CN118349508A (zh) | 应用于主从设备间防止短路的数据传输方法、设备及系统 | |
US8330471B2 (en) | Signal generation and detection apparatus and tester | |
US9043578B2 (en) | Apparatuses and methods for providing data from multiple memories | |
CN115691648A (zh) | 存储器可靠性测试方法及装置、存储介质、电子设备 | |
US7652936B2 (en) | Signal sampling apparatus and method for DRAM memory | |
US6449738B1 (en) | Apparatus for bus frequency independent wrap I/O testing and method therefor | |
US6529570B1 (en) | Data synchronizer for a multiple rate clock source and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |