JP4651636B2 - データインタフェースキャリブレーション - Google Patents
データインタフェースキャリブレーション Download PDFInfo
- Publication number
- JP4651636B2 JP4651636B2 JP2007096722A JP2007096722A JP4651636B2 JP 4651636 B2 JP4651636 B2 JP 4651636B2 JP 2007096722 A JP2007096722 A JP 2007096722A JP 2007096722 A JP2007096722 A JP 2007096722A JP 4651636 B2 JP4651636 B2 JP 4651636B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- timing
- data signal
- test value
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 20
- 230000007704 transition Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 6
- 240000007320 Pinus strobus Species 0.000 description 57
- 238000012546 transfer Methods 0.000 description 21
- 230000000630 rising effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 230000001934 delay Effects 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Dram (AREA)
- Memory System (AREA)
Description
Claims (20)
- クロック信号のエッジに応答してデータ信号のビットをサンプリングする受信装置に前記データ信号及び前記クロック信号を供給する送信装置を用いて、前記データ信号と前記クロック信号とのタイミング差を調整する方法であって、
前記送信装置により、連続する第1のビットタイム期間と第2のビットタイム期間との間の遷移箇所近傍においてキャリブレーションテストデータを前記受信装置に保持させるように、前記クロック信号に関連する前記データ信号のタイミングを設定可能なタイミング量だけ変更するステップと、
前記送信装置により、変更されたタイミングを有するデータ信号を使用して前記受信装置へ前記キャリブレーションテストデータを書き込むステップであって、前記キャリブレーションテストデータは、前記連続する第1のビットタイム期間及び第2のビットタイム期間のそれぞれにおいて伝送される第1のテスト値及び第2のテスト値を含む、ステップと、
前記送信装置により、前記受信装置から該受信装置によりサンプリングされたテスト値を読み出すステップと、
前記送信装置により、前記第1のテスト値及び前記第2のテスト値のどちらが前記受信装置から返送された前記テスト値と一致するかの判定に応じて、前記クロック信号の前記エッジが前記データ信号のビットタイムの中央により近づいて現れるように、前記クロック信号に関連する前記データ信号の前記タイミングを調整するステップと、
を備える方法。 - 前記クロック信号に関連するデータ信号の前記タイミングを設定可能なタイミングだけ変更する前記ステップが、前記データ信号をビットタイムのほぼ半分だけ遅延させる工程を備える、請求項1に記載の方法。
- 前記クロック信号に関連するデータ信号の前記タイミングを設定可能なタイミングだけ変更する前記ステップが、前記データ信号をビットタイムのほぼ半分だけ進める工程を備える、請求項1に記載の方法。
- キャリブレーションテストデータを前記受信装置へ書き込む前記ステップが、
前記第1のビットタイム期間中に前記第1のテスト値を書き込む工程と、
前記第2のビットタイム期間中に前記第2のテスト値を書き込む工程と、
を備える、請求項1に記載の方法。 - 前記クロック信号に関連する前記データ信号の前記タイミングを調整する前記ステップが、前記受信装置から返送された前記テスト値が前記第1のテスト値と一致する場合に前記データ信号を進める工程を備える、請求項4に記載の方法。
- 前記クロック信号に関連する前記データ信号の前記タイミングを調整する前記ステップが、前記受信装置から返送された前記テスト値が前記第2のテスト値と一致する場合に前記データ信号を遅らせる工程を備える、請求項4に記載の方法。
- 前記受信装置から前記テスト値を読み出す前記ステップが、前記受信装置内部のキャリブレーションテスト値バッファから前記テスト値を読み出す工程を備える、請求項1に記載の方法。
- 前記受信装置から前記テスト値を読み出す前記ステップが、前記受信装置内部のコアロジックユニットから前記テスト値を読み出す工程を備える、請求項1に記載の方法。
- クロック信号のエッジに応答してデータ信号のビットをサンプリングする受信装置に前記データ信号及び前記クロック信号を供給する装置であって、
連続する第1のビットタイム期間と第2のビットタイム期間との間の遷移箇所近傍においてキャリブレーションテストデータを受信装置に保持させるように、前記クロック信号に関連する前記データ信号のタイミングを設定可能なタイミング量だけ変更するデータ信号遅延ユニットと、
変更されたタイミングを有する前記データ信号を使用して受信装置にキャリブレーションテストデータを書き込むキャリブレーション制御ユニットであって、前記キャリブレーションテストデータは、前記連続する第1のビットタイム期間及び第2のビットタイム期間のそれぞれにおいて伝送される第1のテスト値及び第2のテスト値を含んでおり、該キャリブレーション制御ユニットは、さらに前記2つのテスト値のどちらが前記受信装置から返送された前記テスト値と一致するかの判定に応じて、前記クロック信号の前記エッジが前記データ信号のビットタイムの中央により近づいて現れるように、前記クロック信号に関連する前記データ信号の前記タイミングを調整するキャリブレーション制御ユニットと、
を備える装置。 - 前記データ信号遅延ユニットは、前記データ信号をビットタイムのほぼ半分だけ遅延させることによって、前記データ信号の前記タイミングを設定可能なタイミング量だけ変更する、請求項9に記載の装置。
- 前記データ信号遅延ユニットは、前記データ信号をビットタイムのほぼ半分だけ進めることによって、前記データ信号の前記タイミングを設定可能なタイミング量だけ変更する、請求項9に記載の装置。
- 前記キャリブレーション制御ユニットが、前記第1のビットタイム期間中に前記第1のテスト値を書き込み前記第2のビットタイム期間中に前記第2のテスト値を書き込むことにより、キャリブレーションテストデータを前記受信装置へ書き込む、請求項9に記載の装置。
- 前記キャリブレーション制御ユニットが、前記受信装置から返送された前記テスト値が前記第1のテスト値と一致する場合に、前記データ信号を進めることにより、前記クロック信号に関連する前記データ信号の前記タイミングを調整する、請求項12に記載の装置。
- 前記キャリブレーション制御ユニットが、前記受信装置から返送された前記テスト値が前記第2のテスト値と一致する場合に、前記データ信号を遅らせることにより、前記クロック信号に関連する前記データ信号の前記タイミングを調整する、請求項12に記載の装置。
- クロック信号のエッジに応答してデータ信号のビットをサンプリングする受信装置に前記データ信号及び前記クロック信号を供給する装置であって、
連続する第1のビットタイム期間と第2のビットタイム期間との間の遷移箇所近傍においてキャリブレーションテストデータを受信装置に保持させるように、前記クロック信号に関連するデータ信号のタイミングを設定可能なタイミング量だけ変更する手段と、
変更されたタイミングを有する前記データ信号を使用して前記キャリブレーションテストデータを前記受信装置へ書き込む手段であって、前記キャリブレーションテストデータは、前記連続する第1のビットタイム期間及び第2のビットタイム期間のそれぞれにおいて伝送される第1のテスト値及び第2のテスト値を含む、手段と、
前記受信装置から該受信装置によりサンプリングされたテスト値を読み出す手段と、
前記2つのテスト値のどちらが前記受信装置から返送された前記テスト値と一致するかの判定に応じて、前記クロック信号の前記エッジが前記データ信号のビットタイムの中央により近づいて現れるように、前記クロック信号に関連する前記データ信号の前記タイミングを調整する手段と、
を備える装置。 - 前記クロック信号に関連する前記データ信号の前記タイミングを設定可能なタイミング量だけ変更する前記手段が、前記データ信号をビットタイムのほぼ半分だけ遅延させる手段を備える、請求項15に記載の装置。
- 前記クロック信号に関連する前記データ信号の前記タイミングを設定可能なタイミング量だけ変更する前記手段が、前記クロック信号に関連する前記データ信号をビットタイムのほぼ半分だけ進める手段を備える、請求項15に記載の装置。
- キャリブレーションテストデータを前記受信装置へ書き込む前記手段が、
前記第1のビットタイム期間中に前記第1のテスト値を書き込む手段と、
前記第2のビットタイム期間中に前記第2のテスト値を書き込む手段と、
を備える、請求項15に記載の装置。 - 前記クロック信号に関連する前記データ信号の前記タイミングを調整する前記手段が、前記受信装置から返送された前記テスト値が前記第1のテスト値と一致する場合に前記データ信号を進める手段を備える、請求項18に記載の装置。
- 前記クロック信号に関連する前記データ信号の前記タイミングを調整する前記手段が、前記受信装置から返送された前記テスト値が前記第2のテスト値と一致する場合に前記データ信号を遅らせる手段を備える、請求項18に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/394,951 US7603246B2 (en) | 2006-03-31 | 2006-03-31 | Data interface calibration |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305112A JP2007305112A (ja) | 2007-11-22 |
JP4651636B2 true JP4651636B2 (ja) | 2011-03-16 |
Family
ID=38576499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007096722A Active JP4651636B2 (ja) | 2006-03-31 | 2007-04-02 | データインタフェースキャリブレーション |
Country Status (5)
Country | Link |
---|---|
US (1) | US7603246B2 (ja) |
JP (1) | JP4651636B2 (ja) |
KR (1) | KR100883458B1 (ja) |
CN (1) | CN101051300B (ja) |
TW (1) | TWI402680B (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891326B1 (ko) * | 2006-07-31 | 2009-03-31 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 클럭 신호를 데이터 스트로브신호로서 이용하는 반도체 메모리 장치의 테스트 방법 및테스트 시스템 |
KR100890388B1 (ko) | 2007-11-02 | 2009-03-26 | 주식회사 하이닉스반도체 | 클록 데이터 복구 방법, 클록 데이터 복구 회로를 구비한 반도체 메모리 장치 및 그를 구비하는 시스템 |
JP2010086246A (ja) * | 2008-09-30 | 2010-04-15 | Nec Electronics Corp | メモリインターフェース及びメモリインターフェースの動作方法 |
JP5476704B2 (ja) * | 2008-11-12 | 2014-04-23 | セイコーエプソン株式会社 | 電子機器、及び印刷装置 |
US8631271B2 (en) * | 2010-06-24 | 2014-01-14 | International Business Machines Corporation | Heterogeneous recovery in a redundant memory system |
US8898511B2 (en) | 2010-06-24 | 2014-11-25 | International Business Machines Corporation | Homogeneous recovery in a redundant memory system |
JP2012247319A (ja) * | 2011-05-27 | 2012-12-13 | Advantest Corp | 試験装置および試験方法 |
US8588014B1 (en) | 2011-05-31 | 2013-11-19 | Altera Corporation | Methods for memory interface calibration |
US8565033B1 (en) | 2011-05-31 | 2013-10-22 | Altera Corporation | Methods for calibrating memory interface circuitry |
US8897084B2 (en) * | 2011-09-08 | 2014-11-25 | Apple Inc. | Dynamic data strobe detection |
US8565034B1 (en) | 2011-09-30 | 2013-10-22 | Altera Corporation | Variation compensation circuitry for memory interface |
US8898504B2 (en) * | 2011-12-14 | 2014-11-25 | International Business Machines Corporation | Parallel data communications mechanism having reduced power continuously calibrated lines |
US9911470B2 (en) | 2011-12-15 | 2018-03-06 | Nvidia Corporation | Fast-bypass memory circuit |
US9411750B2 (en) | 2012-07-30 | 2016-08-09 | International Business Machines Corporation | Efficient calibration of a low power parallel data communications channel |
CN103632712A (zh) | 2012-08-27 | 2014-03-12 | 辉达公司 | 存储单元和存储器 |
US9685207B2 (en) * | 2012-12-04 | 2017-06-20 | Nvidia Corporation | Sequential access memory with master-slave latch pairs and method of operating |
US9281817B2 (en) | 2012-12-31 | 2016-03-08 | Nvidia Corporation | Power conservation using gray-coded address sequencing |
US9401189B1 (en) | 2013-03-15 | 2016-07-26 | Altera Corporation | Methods and apparatus for performing runtime data eye monitoring and continuous data strobe calibration |
US10141930B2 (en) | 2013-06-04 | 2018-11-27 | Nvidia Corporation | Three state latch |
US9767868B2 (en) * | 2014-01-24 | 2017-09-19 | Qualcomm Incorporated | Providing memory training of dynamic random access memory (DRAM) systems using port-to-port loopbacks, and related methods, systems, and apparatuses |
US9474034B1 (en) | 2015-11-30 | 2016-10-18 | International Business Machines Corporation | Power reduction in a parallel data communications interface using clock resynchronization |
US10649849B2 (en) * | 2017-07-14 | 2020-05-12 | Samsung Electronics Co., Ltd. | Memory device including detection clock pattern generator for generating detection clock output signal including random data pattern |
CN117056269B (zh) * | 2023-10-11 | 2024-02-09 | 芯耀辉科技有限公司 | 用于并行接口连接的数据对齐方法、计算机设备及介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152745A (ja) * | 2001-11-12 | 2003-05-23 | Advanced Telecommunication Research Institute International | データ伝送システム、送信装置及び受信装置 |
JP2003330881A (ja) * | 2002-05-15 | 2003-11-21 | Matsushita Electric Ind Co Ltd | データ転送システム及びその信号タイミング補正方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3262033B2 (ja) * | 1997-07-31 | 2002-03-04 | 日本電気株式会社 | 半導体記憶装置 |
US6316980B1 (en) | 2000-06-30 | 2001-11-13 | Intel Corporation | Calibrating data strobe signal using adjustable delays with feedback |
JP3807593B2 (ja) * | 2000-07-24 | 2006-08-09 | 株式会社ルネサステクノロジ | クロック生成回路および制御方法並びに半導体記憶装置 |
US6874097B1 (en) * | 2001-06-01 | 2005-03-29 | Maxtor Corporation | Timing skew compensation technique for parallel data channels |
JP4251800B2 (ja) * | 2001-11-08 | 2009-04-08 | 株式会社アドバンテスト | 試験装置 |
US6934867B2 (en) * | 2002-05-17 | 2005-08-23 | International Business Machines Corporation | Digital system having a multiplicity of self-calibrating interfaces |
KR20050076202A (ko) * | 2004-01-20 | 2005-07-26 | 삼성전자주식회사 | 지연 신호 발생 회로 및 이를 포함한 메모리 시스템 |
JP4451189B2 (ja) * | 2004-04-05 | 2010-04-14 | 株式会社アドバンテスト | 試験装置、位相調整方法、及びメモリコントローラ |
TWI242119B (en) * | 2004-05-12 | 2005-10-21 | Mediatek Inc | Signal detection apparatus and method thereof |
JP2006085650A (ja) | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 情報処理回路および情報処理方法 |
US20060253663A1 (en) * | 2005-05-06 | 2006-11-09 | Micron Technology, Inc. | Memory device and method having a data bypass path to allow rapid testing and calibration |
CN100377124C (zh) * | 2005-05-09 | 2008-03-26 | 威盛电子股份有限公司 | 校准芯片间信号驱动参数的方法与相关装置 |
-
2006
- 2006-03-31 US US11/394,951 patent/US7603246B2/en active Active
-
2007
- 2007-03-30 TW TW096111481A patent/TWI402680B/zh active
- 2007-03-30 KR KR1020070031439A patent/KR100883458B1/ko active IP Right Grant
- 2007-03-30 CN CN200710090643XA patent/CN101051300B/zh active Active
- 2007-04-02 JP JP2007096722A patent/JP4651636B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152745A (ja) * | 2001-11-12 | 2003-05-23 | Advanced Telecommunication Research Institute International | データ伝送システム、送信装置及び受信装置 |
JP2003330881A (ja) * | 2002-05-15 | 2003-11-21 | Matsushita Electric Ind Co Ltd | データ転送システム及びその信号タイミング補正方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200817918A (en) | 2008-04-16 |
JP2007305112A (ja) | 2007-11-22 |
KR20070098713A (ko) | 2007-10-05 |
CN101051300B (zh) | 2010-11-03 |
US20070239379A1 (en) | 2007-10-11 |
KR100883458B1 (ko) | 2009-02-16 |
US7603246B2 (en) | 2009-10-13 |
CN101051300A (zh) | 2007-10-10 |
TWI402680B (zh) | 2013-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4651636B2 (ja) | データインタフェースキャリブレーション | |
US11640836B2 (en) | System and method for providing a configurable timing control for a memory system | |
US10970240B2 (en) | Protocol including a command-specified timing reference signal | |
US10331193B2 (en) | Signaling interface with phase and framing calibration | |
USRE46819E1 (en) | Synchronous memory read data capture | |
US8674999B2 (en) | Circuit | |
US7755402B1 (en) | Calibration of separate delay effects for multiple data strobe signals | |
TWI494925B (zh) | 實作記憶體子系統中之寫入平準化的方法及裝置 | |
US20110063931A1 (en) | Interfaces, circuits, and methods for communicating with a double data rate memory device | |
US9601170B1 (en) | Apparatuses and methods for adjusting a delay of a command signal path | |
US9892771B2 (en) | Memory controller with dynamic core-transfer latency | |
US8436641B2 (en) | Circuit and method for generating on-die termination signal and semiconductor apparatus using the same | |
US20140029331A1 (en) | Memory device with multi-mode deserializer | |
US6772251B1 (en) | Bit interleaved data serial interface | |
US9058898B1 (en) | Apparatus for reducing read latency by adjusting clock and read control signals timings to a memory device | |
US20040268016A1 (en) | Synchronous memory device having advanced data align circuit | |
KR101869692B1 (ko) | 데이터 출력회로 | |
WO2007125519A2 (en) | Latency optimized resynchronization solution for ddr/ddr2 sdram read path | |
US20220358061A1 (en) | Unmatched architecture compensation via digital component delay | |
US20240144991A1 (en) | Memory device adjusting skew of multi-phase clock signals, memory controller controlling the memory device, and operating method of the memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100405 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100408 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100506 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100511 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100607 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4651636 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |