CN109521863A - 芯片及芯片上电启动方法 - Google Patents

Abstract

本发明实施例涉及芯片设计技术领域，提供一种芯片及芯片上电启动方法，所述芯片包括使能引脚、时钟输入引脚及复位引脚，以及设置于芯片内部的第一时钟复位模块、选择器及控制器；第一时钟复位模块的输入端与时钟输入引脚及所述复位引脚均电连接，第一时钟复位模块的输出端与选择器电连接；选择器与使能引脚及芯片的控制器均电连接。本发明实施例通过对芯片上电启动的设计进行简化，旁路掉电源管理、高级安全等涉及上电启动的复杂处理过程，仅使用时钟信号和复位信号实现芯片上电启动，提高了芯片上电启动的可靠性。

Description

芯片及芯片上电启动方法

技术领域

本发明涉及芯片设计技术领域，具体而言，涉及一种芯片及芯片上电启动方法。

背景技术

芯片上电启动过程的设计通常包括：首先，通过引脚提供时钟和复位，初始化系统状态；然后，开始系统时钟复位上电启动过程；最后，由CPU选择外部存储器获取指令，以用户可编程的方式，使系统进入正常工作状态。但是，随着芯片规模越来越大、复杂度越来越高，上电启动过程的设计也越来越复杂，不仅仅要考虑时钟和复位，还需考虑电源管理、高级安全等功能特性，比如上电电源稳定才会释放复位，芯片上电启动过程的可靠性遇到挑战。

发明内容

本发明实施例的目的在于提供一种芯片及芯片上电启动方法，用以改善上述问题。

为了实现上述目的，本发明实施例采用的技术方案如下：

第一方面，本发明实施例提供了一种芯片，所述芯片包括使能引脚、时钟输入引脚及复位引脚，以及设置于所述芯片内部的第一时钟复位模块、选择器及控制器；所述第一时钟复位模块的输入端与所述时钟输入引脚及所述复位引脚均电连接，所述第一时钟复位模块的输出端与所述选择器电连接；所述选择器与所述使能引脚及所述芯片的控制器均电连接；当所述使能引脚有效时，所述选择器选择所述第一时钟复位模块工作，所述第一时钟复位模块用于在接收到由所述时钟输入引脚提供的时钟信号和所述复位引脚提供的复位信号组成的两类信号时输出第一时钟复位信号，并将所述第一时钟复位信号传输至所述控制器进行芯片的上电启动。

进一步地，所述芯片的内部还设置有第二时钟复位模块，所述第二时钟复位模块的输入端与所述时钟输入引脚、所述复位引脚及所述芯片内部的多个复位功能引模块均电连接，所述第二时钟复位模块的输出端与所述选择器电连接；当所述使能引脚无效时，所述选择器选择所述第二时钟复位模块工作，所述第二时钟复位模块用于在接收到所述时钟输入引脚提供的时钟信号、所述复位引脚提供的复位信号、以及所述多个复位模块输出的所述多个复位功能信号时输出第二时钟复位信号，并将所述第二时钟复位信号传输至所述控制器进行芯片的上电启动。

进一步地，当所述使能引脚有效时时，所述选择器用于连通所述第一时钟复位模块的输出端和所述控制器；当所述使能引脚无效时，所述选择器用于连通所述第二时钟复位模块的输出端和所述控制器。

进一步地，所述多个复位功能模块包括电源管理电路、看门狗电路、软复位电路、IP核中的至少一种。

进一步地，所述选择器包括第一输入端、第二输入端、使能端及信号输出端，所述第一输入端与所述第一时钟复位模块电连接，所述第二输入端与所述第二时钟复位模块电连接，所述使能端与所述使能引脚电连接，所述信号输出端与所述控制器电连接。

进一步地，所述使能引脚与所述芯片的其它引脚分时复用。

第二方面，本发明实施例提供了一种芯片上电启动方法，应用于上述的芯片，所述芯片包括使能引脚、时钟输入引脚及复位引脚，以及设置于所述芯片内部的第一时钟复位模块、选择器及控制器；所述第一时钟复位模块的输入端与所述时钟输入引脚及所述复位引脚均电连接，所述第一时钟复位模块的输出端与所述选择器电连接；所述选择器与所述使能引脚及所述芯片的控制器均电连接；所述芯片上电启动方法包括：当所述使能引脚有效时，所述选择器选择所述第一时钟复位模块工作，所述第一时钟复位模块在接收到由所述时钟输入引脚提供的时钟信号和所述复位引脚提供的复位信号组成的两类信号时输出第一时钟复位信号，并将所述第一时钟复位信号传输至所述控制器进行芯片的上电启动。

进一步地，当所述使能引脚有效时，所述信号选择器选择所述第一时钟复位模块工作的步骤，包括：当所述使能引脚有效时时，所述选择器连通所述第一时钟复位模块的输出端和所述控制器。

进一步地，所述芯片的内部还设置有第二时钟复位模块，所述第二时钟复位模块的输入端与所述时钟输入引脚、所述复位引脚及所述芯片内部的多个复位功能引模块均电连接，所述第二时钟复位模块的输出端与所述选择器电连接；所述芯片上电启动方法还包括：当所述使能引脚无效时，所述选择器选择所述第二时钟复位模块工作，所述第二时钟复位模块在接收到所述时钟输入引脚提供的时钟信号、所述复位引脚提供的复位信号、以及所述多个复位模块输出的所述多个复位功能信号时输出第二时钟复位信号，并将所述第二时钟复位信号传输至所述控制器进行芯片的上电启动。

进一步地，当所述使能引脚无效时，所述选择器选择所述第二时钟复位模块工作的步骤，包括：当所述使能引脚无效时，所述选择器连通所述第二时钟复位模块的输出端和所述控制器。

相对现有技术，本发明实施例提供的一种芯片及芯片上电启动方法，对芯片上电启动的设计进行简化，在芯片上电启动时，当使能引脚无效时，所述选择器选择第一时钟复位模块工作，第一时钟复位模块只依据时钟输入引脚提供的时钟信号和复位引脚提供的复位信号组成的两类信号输出第一时钟复位信号，并将第一时钟复位信号传输至控制器进行芯片的上电启动。本发明实施例通过在芯片上电启动设计时旁路掉电源管理、高级安全等涉及上电启动的复杂处理过程，仅使用时钟信号和复位信号实现芯片上电启动，提高了芯片上电启动的可靠性。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本发明实施例所提供的芯片的结构框图。

图2示出了本发明实施例所提供的第一时钟复位模块的内部结构示意图。

图3示出了本发明实施例所提供的第二时钟复位模块的内部结构框图。

图4示出了本发明实施例所提供的芯片上电启动方法的流程图。

图标：100-芯片；110-第一时钟复位模块；120-第二时钟复位模块；130-多个复位功能模块；140-选择器；150-控制器。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

目前，芯片上电启动设计主要是通过芯片外部引脚提供时钟信号和复位信号，一方面，芯片内部的时钟复位电路clock_reset在时钟信号的作用下先判断电源管理模块是否稳定，当判定电源管理模块稳定后时钟信号才能驱动后续电路，之后判断芯片内其它IP(例如，高级安全IP等)的门控时钟逻辑是否正常执行，在确定其它IP(例如，高级安全IP等)的门控时钟逻辑正常执行后，将时钟信号提供给CPU，CPU有时钟；另一方面，芯片内部的时钟复位电路clock_reset在复位信号的作用下先判断电源管理模块是否稳定，同时需要确认芯片中的看门狗、软复位、高级安全IP等的逻辑正常执行时才释放复位，只有当CPU有时钟且复位引脚释放复位后CPU开始控制系统。

但是，此种芯片上电启动设计，在芯片正常上电启动时，如果电源管理模块等其它与芯片上电启动相关的模块存在设计bug时，很容易导致芯片时钟复位异常，从而使得整个芯片无法上电启动。鉴于这一问题，本发明实施例提供一种芯片及芯片上电启动方法，来保证芯片上电启动的可靠性，下面进行详细描述。

请参照图1，图1示出了本发明实施例所提供的芯片100的结构框图。芯片100包括使能引脚PAD_CLK_RST_BYPASS、时钟输入引脚PAD_XTAL_CLK及复位引脚PAD_RESETN，以及设置于芯片100内部的第一时钟复位模块110、第二时钟复位模块120、多个复位功能模块130、选择器140及控制器150。第一时钟复位模块110的输入端与时钟输入引脚PAD_XTAL_CLK及复位引脚PAD_RESETN均电连接，第一时钟复位模块110的输出端与选择器140电连接；第二时钟复位模块120的输入端与时钟输入引脚PAD_XTAL_CLK、复位引脚PAD_RESETN及多个复位功能模块130电连接，第二时钟复位模块120的输出端与选择器140电连接；选择器140与使能引脚PAD_CLK_RST_BYPASS及控制器150均电连接。

在本实施例中，时钟输入引脚PAD_XTAL_CLK为芯片100提供晶振时钟源，复位引脚PAD_RESETN为芯片100提供复位信号。

在本实施例中，使能引脚PAD_CLK_RST_BYPASS对选择器140进行使能，当使能引脚PAD_CLK_RST_BYPASS有效时，选择器140选择第一时钟复位模块110工作；当使能引脚PAD_CLK_RST_BYPASS无效时，选择器140选择第二时钟复位模块120工作。该使能引脚PAD_CLK_RST_BYPASS可以与芯片100的其它引脚分时复用，也就是说，该使能引脚PAD_CLK_RST_BYPASS可以通过抬高芯片100的其它引脚电平的方式进行复用，例如，通过抬高芯片100的控制引脚CTRL的引脚电平，实现使能引脚PAD_CLK_RST_BYPASS与控制引脚CTRL的分时复用。与使能引脚PAD_CLK_RST_BYPASS分时复用的其它引脚可以是芯片100外部除时钟输入引脚PAD_XTAL_CLK及复位引脚PAD_RESETN外的任意一个引脚。

在本实施例中，第一时钟复位模块110用于在接收到由时钟输入引脚PAD_XTAL_CLK提供的时钟信号和复位引脚PAD_RESETN提供的复位信号组成的两类信号时输出第一时钟复位信号，并将第一时钟复位信号传输至控制器150进行芯片100的上电启动。第一时钟复位信号可以是供芯片100进行上电启动的系统时钟和系统复位信号，也就是说，第一时钟复位模块110在接收到时钟输入引脚PAD_XTAL_CLK提供的时钟信号和复位引脚PAD_RESETN提供的复位信号后，产生系统时钟的同时进行复位，并将相应的系统时钟和系统复位信号传递至控制器150进行芯片100的上电启动。

请参照图2，图2示出了本发明实施例所提供的第一时钟复位模块110的内部结构示意图。时钟输入引脚PAD_XTAL_CLK提供的时钟信号输入第一时钟复位模块110后，第一时钟复位模块110将时钟信号提供给控制器150(例如，CPU)，使得控制器150有时钟；复位引脚PAD_RESETN提供的复位信号输入第一时钟复位模块110后，第一时钟复位模块110对复位信号进行去毛刺等处理，之后释放复位；当控制器150有时钟且复位引脚PAD_RESETN释放复位后，控制器150开始控制系统。

在本实施例中，第二时钟复位模块120用于在接收到时钟输入引脚PAD_XTAL_CLK提供的时钟信号、复位引脚PAD_RESETN提供的复位信号、以及多个复位功能模块130输出的多个复位功能信号时输出第二时钟复位信号，并将所述第二时钟复位信号传输至控制器150进行芯片100的上电启动。第二时钟复位信号可以是供芯片100进行上电启动的系统时钟和系统复位信号，也就是说，第二时钟复位模块120在接收到时钟输入引脚PAD_XTAL_CLK提供的时钟信号、复位引脚PAD_RESETN提供的复位信号以及多个复位功能模块130输出的多个复位功能信号时输出第二时钟复位信号后，产生系统时钟的同时进行复位，并将相应的系统时钟和系统复位信号传递至控制器150进行芯片100的上电启动。

作为一种实施方式，多个复位功能模块130可以包括电源管理电路、看门狗电路、软复位电路、IP核等。

请参照图3，图3示出了本发明实施例所提供的第二时钟复位模块120的内部结构框图。时钟输入引脚PAD_XTAL_CLK提供的时钟信号输入第二时钟复位模块120后，第二时钟复位模块120先判断电源管理电路是否稳定，当判定电源管理电路稳定后时钟信号才能驱动后续电路，之后判断芯片100内其它IP(例如，高级安全IP等)的门控时钟逻辑是否正常执行，在确定其它IP(例如，高级安全IP等)的门控时钟逻辑正常执行后，将时钟信号提供给控制器150(例如，CPU)，使得控制器150有时钟。

复位引脚PAD_RESETN提供的复位信号输入第二时钟复位模块120后，第二时钟复位模块120先判断电源管理电路是否稳定，当判定电源管理电路稳定后释放复位，之后对复位信号进行去毛刺等处理；另外，第二时钟复位模块120的输入信号还包括多个复位功能模块130输出的多个复位功能信号，可以包括watchdog-reset、soft-reset、以及其它IP(例如高级安全IP等)控制系统复位的逻辑；对复位信号进行去毛刺等处理，且确定watchdog-reset、soft-reset、以及其它IP(例如高级安全IP等)控制系统复位的逻辑正常之后复位引脚PAD_RESETN才释放复位，当控制器150有时钟且复位引脚PAD_RESETN释放复位后，控制器150开始控制系统。

在本实施例中，选择器140包括第一输入端IN1、第二输入端IN2、使能端EN及信号输出端OUT，第一输入端IN1与第一时钟复位模块110电连接，第二输入端IN2与第二时钟复位模块120电连接，使能端EN与使能引脚PAD_CLK_RST_BYPASS电连接，信号输出端OUT与控制器150电连接。

在本实施例中，当使能引脚PAD_CLK_RST_BYPASS有效时，选择器140用于连通第一时钟复位模块110的输出端和控制器150，以使第一时钟复位模块110将第一时钟复位信号传输至控制器150进行芯片100的上电启动。当使能引脚PAD_CLK_RST_BYPASS无效时，选择器140用于连通第二时钟复位模块120的输出端和控制器150，以使第二时钟复位模块120将第二时钟复位信号传输至控制器150进行芯片100的上电启动。

在本实施例中，选择器140的型号可以由用户自己来选择，另外，使能引脚PAD_CLK_RST_BYPASS有效可以是使能引脚PAD_CLK_RST_BYPASS产生高电平、低电平、上升沿、下降沿等，其可以由用户自己来设置，只要保证当使能引脚PAD_CLK_RST_BYPASS有效时，选择器140用于连通第一时钟复位模块110的输出端和控制器150，当使能引脚PAD_CLK_RST_BYPASS无效时，选择器140用于连通第二时钟复位模块120的输出端和控制器150即可。

在本实施例中，控制器150用于在第一时钟复位信号或第二时钟复位信号的作用下进行芯片100的上电启动，控制器150可以是一种集成电路芯片，具有信号处理能力，控制器150可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)、语音处理器以及视频处理器等，还可以是数字信号处理器、专用集成电路、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

请参照图4，图4示出了本发明实施例所提供的芯片上电启动方法的流程图。该芯片上电启动方法应用于芯片100，用于对芯片100进行上电启动，该芯片上电启动方法包括：

步骤S1，当使能引脚PAD_CLK_RST_BYPASS有效时，选择器140选择第一时钟复位模块110工作，第一时钟复位模块110在接收到由时钟输入引脚PAD_XTAL_CLK提供的时钟信号和复位引脚PAD_RESETN提供的复位信号组成的两类信号时输出第一时钟复位信号，并将第一时钟复位信号传输至控制器150进行芯片100的上电启动。

在本实施例中，使能引脚PAD_CLK_RST_BYPASS对选择器140进行使能，当使能引脚PAD_CLK_RST_BYPASS有效时，选择器140选择第一时钟复位模块110工作。也就是说，当使能引脚PAD_CLK_RST_BYPASS有效时，选择器140连通第一时钟复位模块110的输出端和控制器150，时钟输入引脚PAD_XTAL_CLK提供的时钟信号输入第一时钟复位模块110后，第一时钟复位模块110将时钟信号提供给控制器150(例如，CPU)，使得控制器150有时钟；复位引脚PAD_RESETN提供的复位信号输入第一时钟复位模块110后，第一时钟复位模块110对复位信号进行去毛刺等处理，之后释放复位；当控制器150有时钟且复位引脚PAD_RESETN释放复位后，控制器150开始控制系统。

步骤S2，当使能引脚无效时，选择器140选择第二时钟复位模块120工作，第二时钟复位模块120在接收到时钟输入引脚提供的时钟信号、复位引脚提供的复位信号、以及多个复位模块输出的多个复位功能信号时输出第二时钟复位信号，并将第二时钟复位信号传输至控制器150进行芯片100的上电启动。

在本实施例中，当使能引脚PAD_CLK_RST_BYPASS无效时，选择器140选择第二时钟复位模块120工作。也就是说，当使能引脚PAD_CLK_RST_BYPASS无效时，选择器140连通第二时钟复位模块120的输出端和控制器150，时钟输入引脚PAD_XTAL_CLK提供的时钟信号输入第二时钟复位模块120后，确定电源管理电路稳定后时钟信号才能驱动后续电路，并确认其它IP(例如，高级安全IP等)的门控时钟逻辑正常时CPU才有时钟。复位引脚PAD_RESETN提供的复位信号输入第二时钟复位模块120后，确定电源管理电路稳定后释放复位，并对复位信号进行去毛刺等处理，且确定watchdog-reset、soft-reset、以及其它IP(例如高级安全IP等)控制系统复位的逻辑正常之后复位引脚PAD_RESETN释放复位，当控制器150有时钟且复位引脚PAD_RESETN释放复位后，控制器150开始控制系统。

本发明实施例提供的一种芯片100，与现有技术相比，具有以下优点：

首先，简化芯片上电启动设计，旁路掉电源管理、高级安全等涉及芯片上电启动的复杂处理过程，利用芯片外部引脚提供的时钟信号和复位信号实现芯片上电启动，特别适用于小规模芯片试产的情形。

其次，利用使能引脚PAD_CLK_RST_BYPASS选择第一时钟复位模块110或第二时钟复位模块120进行芯片上电启动，当第二时钟复位模块120上电启动失败或者需要快速上电启动时，通过使能引脚PAD_CLK_RST_BYPASS对选择器140进行使能，使选择器140选择第一时钟复位模块110进行芯片上电启动，从而有效保证芯片上电启动的可靠性，确保芯片100可以正常工作；

另外，可以通过在芯片100内设计一些寄存器保存第二时钟复位模块120的时钟复位状态，这样在第二时钟复位模块120上电启动失败时就可以快速发现上电启动失败的原因；

最后，本发明实施例中的使能引脚PAD_CLK_RST_BYPASS可以与芯片100的其它引脚分时复用，不需要专门提供引脚，设计成本低。

综上所述，本发明实施例提供的一种芯片及芯片上电启动方法，所述芯片包括使能引脚、时钟输入引脚及复位引脚，以及设置于芯片内部的第一时钟复位模块、选择器及控制器；第一时钟复位模块的输入端与时钟输入引脚及所述复位引脚均电连接，第一时钟复位模块的输出端与选择器电连接；选择器与使能引脚及芯片的控制器均电连接；当使能引脚有效时，选择器选择第一时钟复位模块工作，第一时钟复位模块用于在接收到由时钟输入引脚提供的时钟信号和复位引脚提供的复位信号组成的两类信号时输出第一时钟复位信号，并将第一时钟复位信号传输至控制器进行芯片的上电启动。所述芯片上电启动方法应用于上述芯片，所述芯片上电启动方法包括：当使能引脚有效时，选择器选择第一时钟复位模块工作，第一时钟复位模块在接收到由时钟输入引脚提供的时钟信号和复位引脚提供的复位信号组成的两类信号时输出第一时钟复位信号，并将第一时钟复位信号传输至控制器进行芯片的上电启动。本发明实施例通过对芯片上电启动的设计进行简化，旁路掉电源管理、高级安全等涉及上电启动的复杂处理过程，仅使用时钟信号和复位信号实现芯片上电启动，提高了芯片上电启动的可靠性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

Claims (10)

1.一种芯片，其特征在于，所述芯片包括使能引脚、时钟输入引脚及复位引脚，以及设置于所述芯片内部的第一时钟复位模块、选择器及控制器；所述第一时钟复位模块的输入端与所述时钟输入引脚及所述复位引脚均电连接，所述第一时钟复位模块的输出端与所述选择器电连接；所述选择器与所述使能引脚及所述芯片的控制器均电连接；

当所述使能引脚有效时，所述选择器选择所述第一时钟复位模块工作，所述第一时钟复位模块用于在接收到由所述时钟输入引脚提供的时钟信号和所述复位引脚提供的复位信号组成的两类信号时输出第一时钟复位信号，并将所述第一时钟复位信号传输至所述控制器进行芯片的上电启动。

2.如权利要求1所述的芯片，其特征在于，所述芯片的内部还设置有第二时钟复位模块，所述第二时钟复位模块的输入端与所述时钟输入引脚、所述复位引脚及所述芯片内部的多个复位功能引模块均电连接，所述第二时钟复位模块的输出端与所述选择器电连接；

当所述使能引脚无效时，所述选择器选择所述第二时钟复位模块工作，所述第二时钟复位模块用于在接收到所述时钟输入引脚提供的时钟信号、所述复位引脚提供的复位信号、以及所述多个复位模块输出的所述多个复位功能信号时输出第二时钟复位信号，并将所述第二时钟复位信号传输至所述控制器进行芯片的上电启动。

3.如权利要求2所述的芯片，其特征在于，当所述使能引脚有效时，所述选择器用于连通所述第一时钟复位模块的输出端和所述控制器；当所述使能引脚无效时，所述选择器用于连通所述第二时钟复位模块的输出端和所述控制器。

4.如权利要求2所述的芯片，其特征在于，所述多个复位功能模块包括电源管理电路、看门狗电路、软复位电路、IP核中的至少一种。

5.如权利要求2所述的芯片，其特征在于，所述选择器包括第一输入端、第二输入端、使能端及信号输出端，所述第一输入端与所述第一时钟复位模块电连接，所述第二输入端与所述第二时钟复位模块电连接，所述使能端与所述使能引脚电连接，所述信号输出端与所述控制器电连接。

6.如权利要求1所述的芯片测试电路，其特征在于，所述使能引脚与所述芯片的其它引脚分时复用。

7.一种芯片上电启动方法，其特征在于，应用于权利要求1-6所述的芯片，所述芯片上电启动方法包括：

当所述使能引脚有效时，所述选择器选择所述第一时钟复位模块工作，所述第一时钟复位模块在接收到由所述时钟输入引脚提供的时钟信号和所述复位引脚提供的复位信号组成的两类信号时输出第一时钟复位信号，并将所述第一时钟复位信号传输至所述控制器进行芯片的上电启动。

8.如权利要求7所述的芯片上电启动方法，其特征在于，当所述使能引脚有效时，所述信号选择器选择所述第一时钟复位模块工作的步骤，包括：

当所述使能引脚有效时时，所述选择器连通所述第一时钟复位模块的输出端和所述控制器。

9.如权利要求7所述的芯片上电启动方法，其特征在于，所述芯片的内部还设置有第二时钟复位模块，所述第二时钟复位模块的输入端与所述时钟输入引脚、所述复位引脚及所述芯片内部的多个复位功能引模块均电连接，所述第二时钟复位模块的输出端与所述选择器电连接；所述芯片上电启动方法还包括：

当所述使能引脚无效时，所述选择器选择所述第二时钟复位模块工作，所述第二时钟复位模块在接收到所述时钟输入引脚提供的时钟信号、所述复位引脚提供的复位信号、以及所述多个复位模块输出的所述多个复位功能信号时输出第二时钟复位信号，并将所述第二时钟复位信号传输至所述控制器进行芯片的上电启动。

10.如权利要求9所述的芯片上电启动方法，其特征在于，当所述使能引脚无效时，所述选择器选择所述第二时钟复位模块工作的步骤，包括：

当所述使能引脚无效时，所述选择器连通所述第二时钟复位模块的输出端和所述控制器。