CN113805672A - 一种双flash主板、应用其的电子设备及其设计方法 - Google Patents

一种双flash主板、应用其的电子设备及其设计方法 Download PDF

Info

Publication number
CN113805672A
CN113805672A CN202110916151.1A CN202110916151A CN113805672A CN 113805672 A CN113805672 A CN 113805672A CN 202110916151 A CN202110916151 A CN 202110916151A CN 113805672 A CN113805672 A CN 113805672A
Authority
CN
China
Prior art keywords
flash
mirror image
slave
main
mainboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110916151.1A
Other languages
English (en)
Inventor
张志玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110916151.1A priority Critical patent/CN113805672A/zh
Publication of CN113805672A publication Critical patent/CN113805672A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供了一种双flash主板、应用其的电子设备及其设计方法，所述双flash主板包括可编程逻辑器件，所述主板还包括主flash和从flash，所述主flash上设有第一BIOS镜像和第一BMC镜像，所述从flash上设有第二BIOS镜像和第二BMC镜像；所述可编程逻辑器件，用于所述主flash和从flash的选通。本发明在主板上设置主flash和从flash，且每个flash中均设有BIOS镜像和BMC镜像，满足主板上器件双flash的需求，且主板上仅需布置两个flash即可实现，减少主板上的器件数量；另外将对主从flash的选通功能集成到可编程逻辑器件中，进一步减少了主板上的器件数量。降低了主板上实体零件的数量，优化线路布局的空间，降低走线难度，且提升了零件的摆放弹性。

Description

一种双flash主板、应用其的电子设备及其设计方法
技术领域
本发明涉及服务器主板设计技术领域，尤其是一种双flash主板、应用其的电子设备及其设计方法。
背景技术
当前主板设计时，需预留双flash(内存器件的一种，是一种非易失性的内存)，已应对flash损坏导致系统无法正常运作的情况。
对于主板而言，如图1所示，需要预留双flash器件的对象有BIOS(Basic InputOutput System，基本输入输出系统)和BMC(Baseboard Management Controller，基板管理控制器)，这样一块主板上需设置4个flash芯片。且对于两个flash的选通切换，需要对应的SPI(Serial Peripheral Interface，串行外设接口)MUX(multiplexer，转换开关)切换器来实现。
现有主板的设计架构中，BMC与PCH(0Platform Controller Hub，南桥芯片)分别需要一组SPI Mux转换器。在实际设计中，SPI最长不能超过16英寸(实体线路存在的寄生电容导)以及到每个终端存在250mil等长的需求，使得PCH、BMC与可编程逻辑器件三者之间摆放的相对位置极其限制，增加器件摆放与走线布局的难度。
发明内容
本发明提供了一种双flash主板、应用其的电子设备及其设计方法，用于解决现有主板架构中器件摆放与走线布局难度大的问题。
为实现上述目的，本发明采用下述技术方案：
本发明第一方面提供了一种双flash主板，包括可编程逻辑器件，所述主板还包括主flash和从flash，所述主flash上设有第一BIOS镜像和第一BMC镜像，所述从flash上设有第二BIOS镜像和第二BMC镜像；所述可编程逻辑器件，用于所述主flash和从flash的选通。
进一步地，所述可编程逻辑器件为CPLD或FPGA。
进一步地，所述可编程逻辑器件包括通信模块和选通控制模块；
所述通信模块包括主flash通信单元和从flash通信单元，所述主flash通信单元用于获取主flash的数字信号，所述从flash通信单元用于获取从flash的数字信号；
所述选通控制模块用于判断所述主flash数字信号和从flash数字信号的合法性，并在所述主flash数字信号不合法且从flash的数字信号合法时，启动从flash。
进一步地，所述控制模块通过平台固件保护恢复PFR机制实现。
进一步地，所述第一BIOS镜像和第二BIOS镜像均依次通过可编程逻辑器件、南桥芯片连接CPU；所述第一BMC镜像和第二BMC镜像均通过可编程逻辑器件连接BMC。
本发明第二方面提供了一种双flash主板的设计方法，所述方法包括以下步骤：
在主板上设置主flash和从flash，所述主flash上设有第一BIOS镜像和第一BMC镜像，所述从flash上设有第二BIOS镜像和第二BMC镜像；
通过主板上的可编程逻辑器件进行所述主flash或从flash的选通。
进一步地，在所述可编程逻辑器件内设置通信模块和选通控制模块；
所述通信模块包括主flash通信单元和从flash通信单元，设置所述主flash通信单元获取主flash的数字信号，设置所述从flash通信单元获取从flash的数字信号；
设置所述选通控制模块判断所述主flash数字信号和从flash数字信号的合法性，并在所述主flash数字信号不合法且从flash的数字信号合法时，启动从flash。
进一步地，所述第一BIOS镜像和第一BMC镜像在主flash内通过地址划分；所述第二BIOS镜像和第二BMC镜像在从flash内通过地址划分。
本发明第三方面提供了一种电子设备，所述电子设备上设有所述的双flash主板。
进一步地，所述电子设备包括计算机、手机和交换机。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
1、本发明在主板上设置主flash和从flash，且每个flash中均设有BIOS镜像和BMC镜像，满足主板上器件双flash的需求，且主板上仅需布置两个flash即可实现，减少主板上的器件数量；另外将对主从flash的选通功能集成到可编程逻辑器件中，进一步减少了主板上的器件数量。降低了主板上实体零件的数量，优化线路布局的空间，降低走线难度，且提升了零件的摆放弹性。
2、每个flash上的BIOS镜像和BMC镜像通过地址进行划分，实现方式简便，且能够灵活控制镜像空间的大小，具有广阔的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中主板结构示意图；
图2是本发明双flash主板结构示意图；
图3是本发明所述双flash主板设计方法的流程示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
如图2所示，本发明提供的一种双flash主板，包括可编程逻辑器件、主flash、从flash、南桥芯片PCH、CPU和BMC。
所述主flash上设有第一BIOS镜像和第一BMC镜像，所述从flash上设有第二BIOS镜像和第二BMC镜像；所述可编程逻辑器件，用于所述主flash和从flash的选通。
本发明的其一实施例中，所述可编程逻辑器件为CPLD(Complex Programmablelogic device，复杂可编程逻辑器件)或FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)。
本发明的其一实施例中，所述可编程逻辑器件包括通信模块和选通控制模块；
所述通信模块包括主flash通信单元和从flash通信单元，所述主flash通信单元用于获取主flash的数字信号digital key，所述从flash通信单元用于获取从flash的数字信号；
所述选通控制模块用于判断所述主flash数字信号和从flash数字信号的合法性，并在所述主flash数字信号不合法且从flash的数字信号合法时，启动从flash。
选通控制模块在获取到合法的flash后，再将对应的数字信号提供给PCH和BMC，继而PCH和BMC与对应启动的flash通信。
本发明的其一实施例中，对主、从flash上数字信号的识别与选通，可以从镜像image的角度来描述与实现。对于可编程逻辑器件，其内部设有对应的BIOS image1通信单元、BIOS image2通信单元、BMC image1通信单元以及BMC image2通信单元，用于分别获取第一BIOS镜像、第二BIOS镜像、第一BMC镜像以及第二BMC镜像的digital key，这样在可编程逻辑器件看来，主板上仍然存在4个flash。当然实际在使用过程中，若其中一个flash出现问题，其内的两个镜像均不可用。
所述第一BIOS镜像和第二BIOS镜像均依次通过可编程逻辑器件、南桥芯片连接CPU；所述第一BMC镜像和第二BMC镜像均通过可编程逻辑器件连接BMC。
本发明的其一实施例中，所述通信模块通过平台固件保护恢复PFR(PlatformFirmware Resiliency，平台固件保护恢复)机制实现。
PFR是一种标准的安全机制，采用了基于硬件的解决方案，为保护企业服务器固件提供了一种全新的方法，可全面放置对服务器所有固件的攻击，由美国国家标准与技术研究所发布的NIST SP 800 193标准中提出。
如图3所示，本发明提供了如上实施例所述双flash主板的设计方法，所述方法包括以下步骤：
S1,在主板上设置主flash和从flash，所述主flash上设有第一BIOS镜像和第一BMC镜像，所述从flash上设有第二BIOS镜像和第二BMC镜像；
S2,通过主板上的可编程逻辑器件进行所述主flash或从flash的选通。
步骤S1中，所述第一BIOS镜像和第一BMC镜像在主flash内通过地址划分；所述第二BIOS镜像和第二BMC镜像在从flash内通过地址划分。
步骤S2中，在所述可编程逻辑器件内设置通信模块和选通控制模块；
所述通信模块包括主flash通信单元和从flash通信单元，设置所述主flash通信单元获取主flash的数字信号，设置所述从flash通信单元获取从flash的数字信号；
设置所述选通控制模块判断所述主flash数字信号和从flash数字信号的合法性，并在所述主flash数字信号不合法且从flash的数字信号合法时，启动从flash。
本发明还提供了一种电子设备，所述电子设备上设有上述实施例所述的双flash主板。
电子设备包括计算机、手机和交换机。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种双flash主板，包括可编程逻辑器件，其特征是，所述主板还包括主flash和从flash，所述主flash上设有第一BIOS镜像和第一BMC镜像，所述从flash上设有第二BIOS镜像和第二BMC镜像；所述可编程逻辑器件，用于所述主flash和从flash的选通。
2.根据权利要求1所述双flash主板，其特征是，所述可编程逻辑器件为CPLD或FPGA。
3.根据权利要求1所述双flash主板，其特征是，所述可编程逻辑器件包括通信模块和选通控制模块；
所述通信模块包括主flash通信单元和从flash通信单元，所述主flash通信单元用于获取主flash的数字信号，所述从flash通信单元用于获取从flash的数字信号；
所述选通控制模块用于判断所述主flash数字信号和从flash数字信号的合法性，并在所述主flash数字信号不合法且从flash的数字信号合法时，启动从flash。
4.根据权利要求3所述双flash主板，其特征是，所述控制模块通过平台固件保护恢复PFR机制实现。
5.根据权利要求1-4任一项所述双flash主板，其特征是，所述第一BIOS镜像和第二BIOS镜像均依次通过可编程逻辑器件、南桥芯片连接CPU；所述第一BMC镜像和第二BMC镜像均通过可编程逻辑器件连接BMC。
6.一种双flash主板的设计方法，其特征是，所述方法包括以下步骤：
在主板上设置主flash和从flash，所述主flash上设有第一BIOS镜像和第一BMC镜像，所述从flash上设有第二BIOS镜像和第二BMC镜像；
通过主板上的可编程逻辑器件进行所述主flash或从flash的选通。
7.根据权利要求6所述双flash主板的设计方法，其特征是，在所述可编程逻辑器件内设置通信模块和选通控制模块；
所述通信模块包括主flash通信单元和从flash通信单元，设置所述主flash通信单元获取主flash的数字信号，设置所述从flash通信单元获取从flash的数字信号；
设置所述选通控制模块判断所述主flash数字信号和从flash数字信号的合法性，并在所述主flash数字信号不合法且从flash的数字信号合法时，启动从flash。
8.根据权利要求6所述双flash主板的设计方法，其特征是，所述第一BIOS镜像和第一BMC镜像在主flash内通过地址划分；所述第二BIOS镜像和第二BMC镜像在从flash内通过地址划分。
9.一种电子设备，其特征是，所述电子设备上设有权利要求1-4任一项所述的双flash主板。
10.根据权利要求9所述的电子设备，其特征是，所述电子设备包括计算机、手机和交换机。
CN202110916151.1A 2021-08-10 2021-08-10 一种双flash主板、应用其的电子设备及其设计方法 Withdrawn CN113805672A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110916151.1A CN113805672A (zh) 2021-08-10 2021-08-10 一种双flash主板、应用其的电子设备及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110916151.1A CN113805672A (zh) 2021-08-10 2021-08-10 一种双flash主板、应用其的电子设备及其设计方法

Publications (1)

Publication Number Publication Date
CN113805672A true CN113805672A (zh) 2021-12-17

Family

ID=78943057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110916151.1A Withdrawn CN113805672A (zh) 2021-08-10 2021-08-10 一种双flash主板、应用其的电子设备及其设计方法

Country Status (1)

Country Link
CN (1) CN113805672A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115543694A (zh) * 2022-11-29 2022-12-30 苏州浪潮智能科技有限公司 Flash器件切换方法、装置、计算机设备和存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115543694A (zh) * 2022-11-29 2022-12-30 苏州浪潮智能科技有限公司 Flash器件切换方法、装置、计算机设备和存储介质

Similar Documents

Publication Publication Date Title
US20110307639A1 (en) Virtual serial port management system and method
US8626973B2 (en) Pseudo multi-master I2C operation in a blade server chassis
US7000102B2 (en) Platform and method for supporting hibernate operations
CN110764585B (zh) 一种通用的独立bmc板卡
CN107506323B (zh) 一种热插拔处理方法及装置
CN103383676A (zh) 集线器装置以及用以初始化集线器装置的方法
CN113805672A (zh) 一种双flash主板、应用其的电子设备及其设计方法
CN104679566A (zh) 更新smbios的方法和终端设备
US20070156934A1 (en) High-speed PCI Interface System and A Reset Method Thereof
US10970206B2 (en) Flash data compression decompression method and apparatus
CN210776468U (zh) 一种实现32Ruler SSD存储的系统架构
US20200117248A1 (en) External electrical connector and computer system
US20070299929A1 (en) Client device interface for portable communication devices
CN101853232B (zh) 扩展适配卡
CN114548028A (zh) 进行低功耗设计的方法、电子设备及存储介质
CN204189089U (zh) 一种服务器
CN105743538A (zh) 双通道移动终端及射频校准系统
CN104112103A (zh) 一种应用于刀片服务器的远程管理数据加密子卡
CN113765827B (zh) 一种交换机固件保护系统
CN114003116B (zh) 复位电路、系统、方法、电子设备及存储介质
US8051153B2 (en) Switch apparatus for a remote boot sequence of a network device
CN109521863A (zh) 芯片及芯片上电启动方法
CN113961502B (zh) 一种交换机接口管理系统和方法
CN116502594A (zh) 一种服务器安全管理模块及服务器
CN216979759U (zh) 一种适用JetsonNano的SD系统卡板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20211217

WW01 Invention patent application withdrawn after publication