TWI771898B - 時脈閘控同步電路及其時脈閘控同步方法 - Google Patents

時脈閘控同步電路及其時脈閘控同步方法 Download PDF

Info

Publication number
TWI771898B
TWI771898B TW110104308A TW110104308A TWI771898B TW I771898 B TWI771898 B TW I771898B TW 110104308 A TW110104308 A TW 110104308A TW 110104308 A TW110104308 A TW 110104308A TW I771898 B TWI771898 B TW I771898B
Authority
TW
Taiwan
Prior art keywords
clock
signal
circuit
gated
synchronization
Prior art date
Application number
TW110104308A
Other languages
English (en)
Other versions
TW202232357A (zh
Inventor
藍永吉
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110104308A priority Critical patent/TWI771898B/zh
Priority to CN202210004536.5A priority patent/CN114866075A/zh
Priority to US17/582,735 priority patent/US11558055B2/en
Application granted granted Critical
Publication of TWI771898B publication Critical patent/TWI771898B/zh
Publication of TW202232357A publication Critical patent/TW202232357A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種時脈閘控同步電路，包括：一同步電路，用以執行一同步操作將一第一時脈領域之一第一控制信號轉換為一第二時脈領域之一第二控制信號，將該第二控制信號傳送至一電子電路，並進行該第一控制信號及該第二控制信號之互斥或運算以產生一第一信號；以及一時脈閘控電路，用以依據該第一信號對來自該第二時脈領域之一時脈產生器的時脈信號進行時脈閘控以產生一閘控時脈信號，並將該閘控時脈信號傳送至該電子電路及該同步電路。該同步電路所執行之該同步操作係由該閘控時脈信號所控制。

Description

時脈閘控同步電路及其時脈閘控同步方法
本發明係有關於同步電路，特別是有關於一種時脈閘控同步電路及其時脈閘控同步方法。
在低功耗設計的積體電路中，在積體電路需要省電的情境下，利用時脈閘控(clock gating)技術以停止提供至D型正反器的時脈信號是常見的實現方式。然而，若在傳統的跨時脈領域同步電路中加入時脈閘控的設計，往往會使隔離時脈閘控元件(ICG cell)也面臨到跨時脈領域的問題。若要處理上述跨時脈領域的問題，則會導致同步電路的設計變得相當複雜，且會使得同步電路的邏輯閘數量(gate count)增加而增加積體電路之成本。
有鑑於此，本發明係提供一種時脈閘控同步電路及其時脈閘控同步方法以解決上述問題。
本發明係提供一種時脈閘控同步電路。時脈閘控同步電路包括：一同步電路，用以執行一同步操作將一第一時脈領域之一第一控制信號轉換為一第二時脈領域之一第二控制信號，將該第二控制信號傳送至一電子電路，並判斷該第一控制信號及該第二控制信號是否相同以產生一第一信號；以及一時脈閘控電路，用以依據該第一信號對來自該第二時脈領域之一時脈產生器的時脈信號進行時脈閘控以產生一閘控時脈信號，並將該閘控時脈信號傳送至該電子電路及該同步電路。該同步電路所執行之該同步操作係由該閘控時脈信號所控制。
在一些實施例中，該同步電路包括：一第一D型正反器、一第二D型正反器、及一互斥或閘，其中該第一控制信號係經過該第一D型正反器及該第二D型正反器2以產生該第二控制信號，且該第一控制信號及該第二控制信號係輸入至該互斥或閘以產生該第一信號。
在一些實施例中，其中該時脈閘控電路包括：一第三D型正反器、一第四D型正反器、一多工器、一第一或閘、一隔離時脈閘控元件、一第五D型正反器及一第二或閘，其中該第一信號係經過該第三D型正反器及該第四D型正反器以產生一第二信號，且該第一信號及該第二信號係輸入至該多工器，該多工器係由一時脈致能信號所控制以產生一切換信號，其中該切換信號及來自該電子電路的一運作信號係輸入至該第一或閘以產生一時脈閘控致能信號，其中該隔離時脈閘控元件係依據該時脈閘控致能信號以對該時脈信號進行時脈閘控以產生該閘控時脈信號，且該時脈閘控致能信號係輸入至該第五D型正反器以產生一第三信號，其中該時脈閘控致能信號及該第三信號係輸入該第二或閘以產生該時脈致能信號，其係用於控制該時脈產生器以輸出該時脈信號。
在一些實施例中，因應於該第二控制信號之邏輯狀態改變，該電子電路開始執行工作，其中在該電子電路之工作期間，該電子電路所輸出的該運作信號係處於高邏輯狀態，其中因應於該電子電路的工作執行完畢，該電子電路所輸出的該運作信號係處於低邏輯狀態。
在一些實施例中，該時脈閘控同步電路更包括：一第二同步電路，用以執行一第二同步操作將該第一時脈領域之一第三控制信號轉換為該第二時脈領域之一第四控制信號，將該第四控制信號傳送至該電子電路，並進行該第三控制信號及該第四控制信號之互斥或運算以產生一第四信號。
在一些實施例中，該同步電路及該第二同步電路係透過一第三或閘以耦接至該時脈閘控電路，且該第一信號及該第四信號係輸入至該第三或閘以產生一第五信號，且該時脈閘控電路係依據該第五信號對該時脈信號進行時脈閘控以產生該閘控時脈信號。
在一些實施例中，當該時脈產生器已關閉該時脈信號，該時脈閘控電路係以非同步方式以設定該時脈致能信號為高邏輯狀態以控制該時脈產生器開啟該時脈信號。
本發明更提供一種時脈閘控同步方法，用於一時脈閘控同步電路，該時脈閘控同步電路包括一同步電路及一時脈閘控電路。該方法包括：利用該同步電路執行一同步操作將一第一時脈領域之一第一控制信號轉換為一第二時脈領域之一第二控制信號，並將該第二控制信號傳送至一電子電路；利用該同步電路判斷該第一控制信號及該第二控制信號是否相同以產生一第一信號；利用該時脈閘控電路依據該第一信號對來自該第二時脈領域之一時脈產生器的時脈信號進行時脈閘控以產生一閘控時脈信號；以及利用該時脈閘控電路將該閘控時脈信號傳送至該電子電路及該同步電路，其中該同步電路所執行之該同步操作係由該閘控時脈信號所控制。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
必須了解的是，使用於本說明書中的"包含"、"包括"等詞，係用以表示存在特定的技術特徵、數值、方法步驟、作業處理、元件以及/或組件，但並不排除可加上更多的技術特徵、數值、方法步驟、作業處理、元件、組件，或以上的任意組合。
第1圖為依據本發明一實施例中之時脈閘控同步電路的方塊圖。
如第1圖所示，時脈閘控同步電路100係接收第一時脈領域的控制信號CTRL_A、第二時脈領域的時脈信號CLK_B以及電子電路140所產生的運作信號running以將第一時脈領域的控制信號CTRL_A轉換為第二時脈領域的控制信號CTRL_B，並輸出閘控時脈信號ICG_OUT至電子電路140。控制信號CTRL_A例如是由第一時脈領域的時脈信號CLK_A所控制，且電子電路140係依據第二時脈領域的時脈信號CLK_B進行操作，其中時脈信號CLK_A與時脈信號CLK_B之頻率及/或相位不同。電子電路140可視為操作於第二時脈領域之電子電路的統稱，並不限定於一個電子電路。舉例來説，在虛線170之右側的區域180係屬於第二時脈領域。
時脈閘控同步電路100包括同步電路110、D型正反器DFF3及DFF4、多工器130、隔離時脈閘控元件(isolation clock gating cell)132、或閘(OR gate)136及138。
在一實施例中，為了便於說明，同步電路110包括D型正反器(D flip flop)DFF1及DFF2、以及互斥或閘(XOR gate)112。D型正反器DFF1及DFF2之時脈輸入端CLK係由閘控時脈信號ICG_OUT(註：屬於第二時脈領域)所控制。控制信號CTRL_A係輸入至D型正反器DFF1之資料端D，D型正反器DFF1之輸出端Q係連接至D型正反器DFF2的資料端D。在第一時脈領域的控制信號CTRL_A經過D型正反器DFF1及DFF2後，可轉換為第二時脈領域的控制信號CTRL_B，且控制信號CTRL_B係直接輸入至電子電路140的控制端CTRL。需注意的是，同步電路110執行同步操作並不限定於使用兩個D型正反器，亦可利用本發明領域中之其他的同步電路所實現。
互斥或閘112之兩個輸入端分別為控制信號CTRL_A及CTRL_B，意即分別為同步電路110的輸入信號及輸出信號。當控制信號CTRL_A及CTRL_B之邏輯位準相同時(例如同為1、或同為0)，則互斥或閘112之輸出信號DI3之邏輯位準為0。當控制信號CTRL_A及CTRL_B之邏輯位準不同時(其中一者為1且另一者為0)，則互斥或閘112所輸出的信號DI3之邏輯位準為1。信號DI3則輸入至D型正反器資料端D、以及多工器130的輸入端0。需注意的是，互斥或閘112係用以判斷控制信號CTRL_A及CTRL_B是否相同以產生信號DI3。本發明之同步電路110並不限定於利用互斥或閘112以進行上述判斷，亦可利用本發明領域中之其他具有相同功能之電路或邏輯閘所實現。
D型正反器DFF3及DFF4之時脈輸入端CLK係由第二時脈領域的時脈信號CLK_B所控制。D型正反器DFF3之輸出端Q係連接至D型正反器DFF4的資料端D。D型正反器DFF4之輸出端Q所產生的信號DQ4則輸入至多工器130的輸入端1。需特別說明的是，D型正反器DFF3及DFF4亦可構成另一同步電路以執行信號DI3的同步操作。D型正反器DFF3及DFF4所執行的同步操作亦可利用本發明領域中之其他的同步電路所實現。
多工器130的控制端為時脈致能信號CLK_EN，且多工器130係輸出切換信號CTRL_TOG。或閘136之兩個輸入端則接收切換信號CTRL_TOG及來自電子電路140的運作信號running以產生時脈閘控致能信號ICG_EN。
隔離時脈閘控元件132之兩個輸入端係接收時脈信號CLK_B及時脈閘控致能信號ICG_EN，並且產生閘控時脈信號ICG_OUT，其中閘控時脈信號ICG_OUT係提供至D型正反器DFF1及DFF2的時脈輸入端CLK、以及電子電路140的時脈輸入端CLK。在一些實施例中，隔離時脈閘控元件132可以用及閘(AND gate)所實現。在另一些實施例中，隔離時脈閘控元件132可用D型正反器接收時脈閘控致能信號ICG_EN，且D型正反器之輸出端可與時脈信號CLK_B輸入至一及閘以產生閘控時脈信號ICG_OUT。需注意的是，隔離時脈閘控元件132並不限定於上述兩種實施方式，且本發明領域中具有通常知識者可依據實際設計需求而選用適合的隔離時脈閘控元件132。
時脈閘控致能信號ICG_EN係輸入至或閘138的一輸入端、以及D型正反器DFF5的資料端D及設定端SET。D型正反器DFF5之輸出端的第三信號則連接至或閘138的另一輸入端。或閘138係輸出時脈致能信號CLK_EN。
因應於控制信號CTRL_B的邏輯狀態改變(例如由0變成1)後，電子電路140則會開始執行工作。在電子電路140執行工作的期間，電子電路140在輸出端RUNNING所輸出的運作信號running會處於高邏輯狀態。當電子電路140的工作執行完畢後，電子電路140在輸出端RUNNING所輸出的運作信號running會處於低邏輯狀態。
第2圖為依據本發明第1圖實施例中之時脈閘控同步電路之運作的波形圖。
在第一情境中，同步事件係發生於時脈信號CLK_B被關閉的期間，例如時脈閘控同步電路100在此時係處於省電狀態。假設時脈閘控同步電路100一開始處於省電狀態且時脈致能信號CLK_EN係處於低邏輯狀態(例如0)，此時，時脈產生器150會停止輸出時脈信號CLK_B(例如維持在低邏輯狀態或高邏輯狀態)，故閘控時脈信號ICG_OUT會維持在低邏輯狀態或高邏輯狀態。當在第一時脈領域的控制信號CTRL_A之邏輯狀態改變時(例如由0變成1)，因為同步電路110中的D型正反器DFF1及DFF2所接收到的閘控時脈信號ICG_OUT並未切換，故此時同步電路110並無法將第一時脈領域的控制信號CTRL_A同步轉換至第二時脈領域的控制信號CTRL_B。因此，在控制信號CTRL_A之邏輯狀態改變的期間，控制信號CTRL_A及CTRL_B的邏輯狀態會不同，故互斥或閘112所輸出的信號DI3會處於高邏輯狀態(例如1)。
此外，因為時脈致能信號CLK_EN處於低邏輯狀態，故多工器130會選擇輸入端0的信號DI3進行輸出，意即信號CTRL_TOG此時為高邏輯狀態。因此，或閘136所產生的時脈閘控致能信號ICG_EN亦為高邏輯狀態，且時脈閘控致能信號ICG_EN經過或閘138以非同步的方式將時脈致能信號CLK_EN設定為高邏輯狀態以控制時脈產生器150輸出時脈信號CLK_B，故對於電子電路140來說並不會有跨時脈領域的問題。因應於時脈致能信號CLK_EN為高邏輯狀態，多工器130則會選擇輸入端1的信號DQ4以做為輸出信號CTRL_TOG。因此，從第2圖中可看出信號CTRL_TOG一開始從低邏輯狀態轉換至高邏輯狀態後，會在高邏輯狀態維持相當短的時間即被切換至低邏輯狀態。
需注意的是，在第一情境的初始狀態中，時脈信號 CLK_B並未開啟，故對於電子電路140而言，並不需考慮有跨時脈領域的問題。在第二時脈領域之控制信號CTRL_B的邏輯狀態改變(例如由0變成1)後，電子電路140則會在下一個時脈信號CLK_B的正緣開始執行工作。在電子電路140執行工作的期間，電子電路140在輸出端RUNNING所輸出的運作信號running會處於高邏輯狀態。當電子電路140的工作執行完畢後，電子電路140在輸出端RUNNING所輸出的運作信號running會處於低邏輯狀態。因為，信號CTRL_TOG此時已處於低邏輯狀態，故當運作信號running從高邏輯狀態改變為低邏輯狀態時，或閘136所輸出的時脈閘控致能信號ICG_EN則同樣會從高邏輯狀態改變為低邏輯狀態。
因應於時脈閘控致能信號ICG_EN從高邏輯狀態改變為低邏輯狀態，在時脈信號CLK_B的下一個週期，隔離時脈閘控元件132所輸出閘控時脈信號ICG_OUT則會維持在低邏輯狀態。此外，因應於時脈閘控致能信號ICG_EN從高邏輯狀態改變為低邏輯狀態，D型正反器DFF5的輸出端Q會在時脈信號CLK_B的下一個負緣時從高邏輯狀態轉換為低邏輯狀態，進而避免產生干擾(glitch)以防止時脈閘控同步電路100在工作狀態及省電狀態之間快速切換。此時，或閘138所輸出的時脈致能信號CLK_EN則會從高邏輯狀態轉換為低邏輯狀態，進而關閉時脈產生器150所輸出的時脈信號CLK_B。
第3圖為依據本發明第1圖實施例中之時脈閘控同步電路之運作的波形圖。
在第二情境中，同步事件係發生於時脈信號CLK_B 被開啟的期間，例如時脈閘控同步電路100在此時係處於工作狀態。假設時脈閘控同步電路100一開始處於工作狀態且時脈致能信號CLK_EN係處於高邏輯狀態(例如1)，此時，時脈產生器150會正常輸出時脈信號CLK_B。當在第一時脈領域的控制信號CTRL_A之邏輯狀態改變時(例如由0變成1)，因為隔離時脈閘控元件132係正常輸出閘控時脈信號ICG_OUT，故同步電路110中的D型正反器DFF1及DFF2可將控制信號CTRL_A同步轉換至第二時脈領域的控制信號CTRL_B。
因為同步電路110將控制信號CTRL_A轉換至控制信號CTRL_B需要兩個時脈週期，故互斥或閘112所輸出的信號DI3會先處於低邏輯狀態，且當控制信號CTRL_A及CTRL_B的邏輯狀態不同時，互斥或閘112所輸出的信號DI3會處於高邏輯狀態。經過兩個時脈週期後，同步電路110已成功將第一時脈領域的控制信號CTRL_A轉換為第二時脈領域的控制信號CTRL_B，此時，控制信號CTRL_A及CTRL_B的邏輯狀態相同，故互斥或閘112所輸出的信號DI3會再切換至低邏輯狀態。
需注意的是，因為時脈致能信號CLK_EN係維持在高邏輯狀態，故多工器130會選擇來自輸入端1的信號DQ4做為輸出信號CTRL_TOG。如第3圖所示，信號DQ4在高邏輯狀態維持一個時脈週期後即切換為低邏輯狀態，故信號CTRL_TOG亦在高邏輯狀態維持至少一個時脈週期後即切換為低邏輯狀態。需注意的是在高邏輯狀態維持的時脈週期數量可隨著不同架構的同步電路或不同的同步時間點而改變。
當信號CTRL_TOG在高邏輯狀態且運作信號 running同樣為高邏輯狀態時，或閘136所輸出的時脈閘控致能信號ICG_EN同樣為高邏輯狀態，故可控制隔離時脈閘控元件132將時脈信號CLK_B輸出為閘控時脈信號ICG_OUT。
當信號CTRL_TOG切換至低邏輯狀態時，因為電子電路140仍然處於工作狀態，故電子電路140所產生的運作信號running同樣維持在高邏輯狀態。因此，或閘136所輸出的時脈閘控致能信號ICG_EN同樣為高邏輯狀態，故可控制隔離時脈閘控元件132將時脈信號CLK_B輸出為閘控時脈信號ICG_OUT。
當電子電路140的工作執行完畢後，電子電路140在輸出端RUNNING所輸出的運作信號running會處於低邏輯狀態。因為，信號CTRL_TOG此時已處於低邏輯狀態，故當運作信號running從高邏輯狀態改變為低邏輯狀態時，或閘136所輸出的時脈閘控致能信號ICG_EN則同樣會從高邏輯狀態改變為低邏輯狀態。
因應於時脈閘控致能信號ICG_EN從高邏輯狀態改變為低邏輯狀態，在時脈信號CLK_B的下一個週期，隔離時脈閘控元件132所輸出閘控時脈信號ICG_OUT則會維持在低邏輯狀態。此外，因應於時脈閘控致能信號ICG_EN從高邏輯狀態改變為低邏輯狀態，D型正反器DFF5的輸出端Q會在時脈信號CLK_B的下一個負緣時從高邏輯狀態轉換為低邏輯狀態，進而避免產生干擾(glitch)以防止時脈閘控同步電路100在工作狀態及省電狀態之間快速切換。此時，或閘138所輸出的時脈致能信號CLK_EN則會從高邏輯狀態轉換為低邏輯狀態，進而關閉時脈產生器150所輸出的時脈信號CLK_B。
第4圖為依據本發明另一實施例中之時脈閘控同步電路的方塊圖。請同時參考第1圖及第4圖。
第4圖之時脈閘控同步電路400係類似於第1圖之時脈閘控同步電路100，其差別在於時脈閘控同步電路400包括複數個同步電路410-1、410-2及410-3，其中同步電路410-1、410-2及410-3均與第1圖中之同步電路110相同，且時脈閘控電路420與第1圖中之時脈閘控電路120相同。因為電子電路440可能具有不同的控制信號，為了便於說明，電子電路440可包括複數個控制端CTRL1、CTRL2及CTRL3。
舉例來說，同步電路410-1、410-2及410-3會分別接收到來自第一時脈領域的控制信號CTRL_A1、CTRL_A2及CTRL_A3，並依據類似第1圖實施例的方式將在第一時脈領域的控制信號CTRL_A1、CTRL_A2及CTRL_A3分別轉換為在第二時脈領域的控制信號CTRL_B1、CTRL_B2及CTRL_B3，其分別輸入至電子電路440的控制端CTRL1、CTRL2及CTRL3。
需特別注意的是，同步電路410-1、410-2及410-3係透過或閘434而耦接至時脈閘控電路420。舉例來說，同步電路410-1中之互斥或閘會對控制信號CTRL_A1及CTRL_B1進行運算(意即判斷控制信號CTRL_A1及CTRL_B1是否相同)以產生信號DI3-1，同步電路410-2中之互斥或閘會對控制信號CTRL_A2及CTRL_B2進行運算以產生信號DI3-2，同步電路410-3中之互斥或閘會對控制信號CTRL_A3及CTRL_B3進行運算以產生信號DI3-3。類似於第1圖之實施例，在同步電路410-1、410-2及410-3中的互斥或閘亦可用其他具有相同功能的電路或邏輯閘所實 現。信號DI3-1、DI3-2及DI3-3係輸入至或閘434以產生信號DI3。信號DI3輸入至時脈閘控電路420後的操作可參考第1圖實施例中之時脈閘控電路120之細節，故於此不再贅述。
在一些實施例中，同步電路410-1、410-2及410-3會分別接收到來自第一時脈領域的控制信號CTRL_A1、來自第三時脈領域的控制信號CTRL_C1、及來自第一時脈領域的控制信號CTRL_A3。此時，同步電路410-1、410-2及410-3均可依據類似第1圖及第4圖實施例的方式將在控制信號CTRL_A1、CTRL_C1及CTRL_A3分別轉換為在第二時脈領域的控制信號CTRL_B1、CTRL_B2及CTRL_B3，其分別輸入至電子電路440的控制端CTRL1、CTRL2及CTRL3。換言之，同步電路410-1、410-2及410-3可分別接收來自不同時脈領域的控制信號，並將不同時脈領域的控制信號均轉換為第二時脈領域的控制信號。此外，同步電路410-1、410-2及410-3中之各個D型正反器亦是由時脈閘控電路420所產生的閘控時脈信號所控制。
第5圖為依據本發明一實施例中之時脈閘控同步方法的流程圖。
在步驟S510，利用同步電路110執行一同步操作將一第一時脈領域之一第一控制信號轉換為一第二時脈領域之一第二控制信號，並將該第二控制信號傳送至一電子電路140。舉例來說，第一時脈信號(例如CLK_A)與第二時脈信號(例如CLK_B)之頻率及/或相位不同。電子電路140可視為操作於第二時脈領域之電子電路的統稱，並不限定於一個電子電路。
在步驟S520，利用同步電路110判斷第一控制信號 及第二控制信號是否相同以產生一第一信號。舉例來說，同步電路110包括互斥或閘112以對第一控制信號(例如CTRL_A)及第二控制信號(例如CTRL_B)進行上述判斷。需注意的是，本發明之同步電路110並不限定於利用互斥或閘112以進行上述判斷，亦可利用本發明領域中之其他具有相同功能之電路或邏輯閘所實現。
在步驟S530，利用時脈閘控電路120依據該第一信號對來自該第二時脈領域之一時脈產生器150的時脈信號進行時脈閘控以產生一閘控時脈信號。舉例來說，時脈閘控電路包括：第三D型正反器DFF3、第四D型正反器DFF4、多工器130、或閘136、隔離時脈閘控元件132、第五D型正反器DFF5、及或閘138。第一信號係經過第三D型正反器DFF3及第四D型正反器DFF4以產生一第二信號，且第一信號及第二信號係輸入至多工器130，多工器130係由一時脈致能信號CLK_EN所控制以產生一切換信號CTRL_TOG。切換信號CTRL_TOG及來自電子電路140的一運作信號running係輸入至或閘136以產生一時脈閘控致能信號ICG_EN。隔離時脈閘控元件132係依據時脈閘控致能信號ICG_EN以對時脈信號CLK_B進行時脈閘控以產生閘控時脈信號ICG_OUT。時脈閘控致能信號ICG_EN係輸入至第五D型正反器DFF5以產生第三信號DQ5，其中時脈閘控致能信號ICG_EN及該第三信號DQ5係輸入或閘138以產生時脈致能信號CLK_EN，其係用於控制時脈產生器150以輸出時脈信號CLK_B。
在步驟S540，利用時脈閘控電路120將閘控時脈信號傳送至電子電路140及同步電路110，其中同步電路110所執行之同步操作係由閘控時脈信號ICG_OUT所控制。舉例來說，同步 電路110中的第一D型正反器DFF1及第二D型正反器DFF2之時脈輸入端均是由閘控時脈信號ICG_OUT所控制。因此，同步電路110中之第一D型正反器DFF1及第二D型正反器DFF2也可以有時脈閘控的功能而使同步電路110達到低功耗設計。
綜上所述，本發明係提供一種時脈閘控同步電路及時脈閘控同步方法，其可利用適當的電路設計以讓時脈閘控電路所輸出的閘控時脈信號以控制同步電路中之D型正反器的同步操作，故可進一步降低時脈閘控同步電路之功耗，並且可避免控制信號的跨時脈領域的問題。
於申請專利範圍中使用如”第一”、"第二"、"第三"等詞係用來修飾申請專利範圍中的元件，並非用來表示之間具有優先權順序，先行關係，或者是一個元件先於另一個元件，或者是執行方法步驟時的時間先後順序，僅用來區別具有相同名字的元件。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:時脈閘控同步電路
110:同步電路
112:互斥或閘
120:時脈閘控電路
130:多工器
132:隔離時脈閘控元件
136、138、434:或閘
140:電子電路
150:時脈產生器
170:虛線
180:區域
400:時脈閘控同步電路
410-1、410-2、410-3:同步電路
420:時脈閘控電路
440:電子電路
450:時脈產生器
0、1:輸入端
DFF1-DFF5:D型正反器
CLK_B:時脈信號
CTRL_A、CTRL_B:控制信號
CTRL_A1、CTRL_A2、CTRL_A3:控制信號
CTRL_B1、CTRL_B2、CTRL_B3:控制信號
D13、D13-1、D13-2、D13-3、DQ4、DQ5:信號
running:運作信號
CTRL_TOG:切換信號
CLK:時脈輸入端
D:資料端
Q:輸出端
SET:設定端
CTRL、CTRL1、CTRL2、CTRL3:控制端
RUNNING:輸出端
CLK_EN:時脈致能信號
ICG_EN:時脈閘控致能信號
ICG_OUT:閘控時脈信號
第1圖為依據本發明一實施例中之時脈閘控同步電路的方塊圖。 第2圖為依據本發明第1圖實施例中之時脈閘控同步電路之運作的波形圖。 第3圖為依據本發明第1圖實施例中之時脈閘控同步電路之運作的波形圖。 第4圖為依據本發明另一實施例中之時脈閘控同步電路的方塊圖。 第5圖為依據本發明一實施例中之時脈閘控同步方法的流程圖。
100:時脈閘控同步電路
110:同步電路
112:互斥或閘
120:時脈閘控電路
130:多工器
132:隔離時脈閘控元件
136、138:或閘
140:電子電路
150:時脈產生器
170:虛線
180:區域
DFF1-DFF5:D型正反器
CLK_B:時脈信號
CTRL_A、CTRL_B:控制信號
DI3、DQ4、DQ5:信號
running:運作信號
CTRL_TOG:切換信號
CLK:時脈輸入端
0、1:輸入端
D:資料端
Q:輸出端
SET:設定端
CTRL:控制端
RUNNING:輸出端
CLK_EN:時脈致能信號
ICG_EN:時脈閘控致能信號
ICG_OUT:閘控時脈信號

Claims (10)

  1. 一種時脈閘控同步電路，包括：一同步電路，包括一第一D型正反器及一第二D型正反器，用以執行一同步操作將一第一時脈領域之一第一控制信號轉換為一第二時脈領域之一第二控制信號，將該第二控制信號傳送至一電子電路，並判斷該第一控制信號及該第二控制信號是否相同以產生一第一信號；以及一時脈閘控電路，用以依據該第一信號對來自該第二時脈領域之一時脈產生器的時脈信號進行時脈閘控以產生一閘控時脈信號，並將該閘控時脈信號傳送至該電子電路及該同步電路；其中在該同步操作中，該第一D型正反器及該第二D型正反器之時脈輸入端係由該閘控時脈信號所控制。
  2. 如請求項1之時脈閘控同步電路，其中該同步電路更包括：一互斥或閘，其中該第一控制信號係經過該第一D型正反器及該第二D型正反器以產生該第二控制信號，且該第一控制信號及該第二控制信號係輸入至該互斥或閘以產生該第一信號。
  3. 如請求項1之時脈閘控同步電路，其中該時脈閘控電路包括：一第三D型正反器、一第四D型正反器、一多工器、一第一或閘、一隔離時脈閘控元件、一第五D型正反器及一第二或閘；其中該第一信號係經過該第三D型正反器及該第四D型正反器以產生一第二信號，且該第一信號及該第二信號係輸入至該多工 器，該多工器係由一時脈致能信號所控制以產生一切換信號；其中該切換信號及來自該電子電路的一運作信號係輸入至該第一或閘以產生一時脈閘控致能信號；其中該隔離時脈閘控元件係依據該時脈閘控致能信號以對該時脈信號進行時脈閘控以產生該閘控時脈信號，且該時脈閘控致能信號係輸入至該第五D型正反器以產生一第三信號；其中該時脈閘控致能信號及該第三信號係輸入該第二或閘以產生該時脈致能信號，其係用於控制該時脈產生器以輸出該時脈信號。
  4. 如請求項3之時脈閘控同步電路，其中因應於該第二控制信號之邏輯狀態改變，該電子電路開始執行工作；其中在該電子電路之工作期間，該電子電路所輸出的該運作信號係處於高邏輯狀態；其中因應於該電子電路的工作執行完畢，該電子電路所輸出的該運作信號係處於低邏輯狀態。
  5. 如請求項1之時脈閘控同步電路，更包括：一第二同步電路，用以執行一第二同步操作將該第一時脈領域之一第三控制信號轉換為該第二時脈領域之一第四控制信號，將該第四控制信號傳送至該電子電路，並進行該第三控制信號及該第四控制信號之互斥或運算以產生一第四信號。
  6. 如請求項3之時脈閘控同步電路，其中當該時脈產生器已關閉該時脈信號，該時脈閘控電路係以非同步方式以設定該時脈致能信號為高邏輯狀態以控制該時脈產生器開啟該時脈信號。
  7. 一種時脈閘控同步方法，用於一時脈閘控同步電 路，該時脈閘控同步電路包括一同步電路及一時脈閘控電路，且該同步電路包括一第一D型正反器及一第二D型正反器，該方法包括：利用該同步電路之該第一D型正反器及該第二D型正反器執行一同步操作將一第一時脈領域之一第一控制信號轉換為一第二時脈領域之一第二控制信號，並將該第二控制信號傳送至一電子電路；利用該同步電路判斷該第一控制信號及該第二控制信號是否相同以產生一第一信號；利用該時脈閘控電路依據該第一信號對來自該第二時脈領域之一時脈產生器的時脈信號進行時脈閘控以產生一閘控時脈信號；以及利用該時脈閘控電路將該閘控時脈信號傳送至該電子電路及該同步電路，其中在該同步操作中，該第一D型正反器及該第二D型正反器之時脈輸入端係由該閘控時脈信號所控制。
  8. 如請求項7之時脈閘控同步方法，其中因應於該第二控制信號之邏輯狀態改變，該電子電路開始執行工作；其中在該電子電路開始工作的期間，該電子電路所輸出的一運作信號係處於高邏輯狀態；其中因應於該電子電路的工作執行完畢，該電子電路所輸出的該運作信號係處於低邏輯狀態。
  9. 如請求項7之時脈閘控同步方法，其中該時脈閘控同步電路更包括一第二同步電路，且該方法更包括：利用該第二同步電路執行一第二同步操作將該第一時脈領域 之一第三控制信號轉換為該第二時脈領域之一第四控制信號，將該第四控制信號傳送至該電子電路，並進行該第三控制信號及該第四控制信號之互斥或運算以產生一第四信號。
  10. 如請求項9之時脈閘控同步方法，其中該同步電路及該第二同步電路係透過一第三或閘以耦接至該時脈閘控電路，且該第一信號及該第四信號係輸入至該第三或閘以產生一第五信號，且該方法更包括：利用該時脈閘控電路依據該第五信號對該時脈信號進行時脈閘控以產生該閘控時脈信號。
TW110104308A 2021-02-04 2021-02-04 時脈閘控同步電路及其時脈閘控同步方法 TWI771898B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110104308A TWI771898B (zh) 2021-02-04 2021-02-04 時脈閘控同步電路及其時脈閘控同步方法
CN202210004536.5A CN114866075A (zh) 2021-02-04 2022-01-04 时脉门控同步电路及其时脉门控同步方法
US17/582,735 US11558055B2 (en) 2021-02-04 2022-01-24 Clock-gating synchronization circuit and method of clock-gating synchronization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110104308A TWI771898B (zh) 2021-02-04 2021-02-04 時脈閘控同步電路及其時脈閘控同步方法

Publications (2)

Publication Number Publication Date
TWI771898B true TWI771898B (zh) 2022-07-21
TW202232357A TW202232357A (zh) 2022-08-16

Family

ID=82611693

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104308A TWI771898B (zh) 2021-02-04 2021-02-04 時脈閘控同步電路及其時脈閘控同步方法

Country Status (3)

Country Link
US (1) US11558055B2 (zh)
CN (1) CN114866075A (zh)
TW (1) TWI771898B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022156708A (ja) * 2021-03-31 2022-10-14 ラピステクノロジー株式会社 クロック同期回路、半導体装置、及びクロック同期方法
US11681324B2 (en) * 2021-10-01 2023-06-20 Achronix Semiconductor Corporation Synchronous reset deassertion circuit
TWI789114B (zh) * 2021-11-12 2023-01-01 新唐科技股份有限公司 時脈濾波裝置、時脈濾波器與脈波產生器
CN117254791A (zh) * 2023-09-12 2023-12-19 广州市粤港澳大湾区前沿创新技术研究院 一种时钟门控实现方法及门控时钟电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007186B1 (en) * 2002-02-11 2006-02-28 Adaptec Corporation Systems and methods for synchronizing a signal across multiple clock domains in an integrated circuit
US7944241B1 (en) * 2010-01-29 2011-05-17 Stmicroelectronics Pvt. Ltd. Circuit for glitchless switching between asynchronous clocks
CN106802709A (zh) * 2016-11-28 2017-06-06 珠海格力电器股份有限公司 低功耗电路及其控制方法
CN110770832A (zh) * 2017-08-31 2020-02-07 美光科技公司 命令信号时钟门控
US20200202062A1 (en) * 2018-12-24 2020-06-25 Dolphin Design Synchronous device with slack guard circuit
CN111831053A (zh) * 2019-04-22 2020-10-27 三星电子株式会社 具有可调输出复位的集成时钟门控器锁存器结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840917B1 (en) * 2019-12-09 2020-11-17 Bae Systems Information And Electronic Systems Integration Inc. Clock alignment system having a dual-loop delay-locked loop

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007186B1 (en) * 2002-02-11 2006-02-28 Adaptec Corporation Systems and methods for synchronizing a signal across multiple clock domains in an integrated circuit
US7944241B1 (en) * 2010-01-29 2011-05-17 Stmicroelectronics Pvt. Ltd. Circuit for glitchless switching between asynchronous clocks
CN106802709A (zh) * 2016-11-28 2017-06-06 珠海格力电器股份有限公司 低功耗电路及其控制方法
CN110770832A (zh) * 2017-08-31 2020-02-07 美光科技公司 命令信号时钟门控
US20200202062A1 (en) * 2018-12-24 2020-06-25 Dolphin Design Synchronous device with slack guard circuit
CN111831053A (zh) * 2019-04-22 2020-10-27 三星电子株式会社 具有可调输出复位的集成时钟门控器锁存器结构

Also Published As

Publication number Publication date
TW202232357A (zh) 2022-08-16
CN114866075A (zh) 2022-08-05
US20220247411A1 (en) 2022-08-04
US11558055B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
TWI771898B (zh) 時脈閘控同步電路及其時脈閘控同步方法
CN103546125B (zh) 一种多选一无毛刺时钟切换电路
US8384435B2 (en) Clock switching circuit with priority multiplexer
TWI538403B (zh) 用於具有雙邊觸發正反器之電路的一整合時脈閘控單元
US6563349B2 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
CN106100621B (zh) 一种用于时钟切换过程的自动复位结构
CN103631360A (zh) 一种支持睡眠模式的芯片及方法
CN103197728A (zh) 不同时钟域无毛刺时钟切换电路的实现方法及电路
US6265930B1 (en) Glitch free clock multiplexer circuit
CN102684646A (zh) 单边沿主从型d触发器
JPH1117526A (ja) アップ／ダウン転換カウンター
US8698526B2 (en) Clock supply apparatus
CN106571813A (zh) 全新设计的边沿式高阻型数字鉴相器
CN114371876A (zh) 一种寄存器的配置电路以及一种集成电路芯片
US6982573B2 (en) Switchable clock source
CN207720115U (zh) 一种有利于降低系统功耗的fpga计数器单元
CN103412615A (zh) 一种用于uart接口芯片的无毛刺自适应时钟切换方法
CN102999464B (zh) 一种ahb总线时钟切换电路
Noor et al. A novel glitch-free integrated clock gating cell for high reliability
CN102427363B (zh) 一种小分频系数的多相多模分频电路
US6774681B2 (en) Switchable clock source
CN209526699U (zh) 一种带复位端的低功耗主从d触发器
CN113504809B (zh) 一种多路时钟的动态切换方法、装置及系统
WO2005088421A2 (en) Programmable clock generation
CN207720100U (zh) 一种cpld双边沿触发器电路