CN106802709A - 低功耗电路及其控制方法 - Google Patents

Abstract

本发明公开了一种低功耗电路及其控制方法。其中，该低功耗电路包括：第一寄存器，第一寄存器的输入端输入低功耗模式信号，用于当低功耗模式信号为高电平信号时，第一寄存器的反向输出端输出低电平信号；时钟门控器，时钟门控器的控制端与第一寄存器的反向输出端连接，时钟门控器的输入端输入时钟信号，时钟门控器的输出端分别与负载和第一寄存器的时钟控制端连接，用于输出低电平信号至负载，以使负载处于静止状态。本发明解决了现有技术中便携式系统中芯片内部的动态功耗大的技术问题。

Description

低功耗电路及其控制方法

技术领域

本发明涉及便携式系统领域，具体而言，涉及一种低功耗电路及其控制方法。

背景技术

集成电路发展中的著名定律“摩尔定律”讲述集成度规模每三年翻两番，由此带来性能的提高，也导致总功耗越来越高，而以电池供电的便携式系统已将减少功耗变成电路设计的关键。因此产生了一种快速降低系统功耗的需求。

芯片内部功耗分为静态和动态两部分。静态部分主要是指晶体管的漏电流，主要由制造工艺决定，工艺尺寸越小，静态电流越大。动态部分主要分晶体管不断充放电和短路功耗两部分。

针对现有技术中便携式系统中芯片内部的动态功耗大的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种低功耗电路及其控制方法，以至少解决现有技术中便携式系统中芯片内部的动态功耗大的技术问题。

根据本发明实施例的一个方面，提供了一种低功耗电路，包括：第一寄存器，第一寄存器的输入端输入低功耗模式信号，用于当低功耗模式信号为高电平信号时，第一寄存器的反向输出端输出低电平信号；时钟门控器，时钟门控器的控制端与第一寄存器的反向输出端连接，时钟门控器的输入端输入时钟信号，时钟门控器的输出端分别与负载和第一寄存器的时钟控制端连接，用于输出低电平信号至负载，以使负载处于静止状态。

进一步地，低功耗电路还包括：唤醒控制电路，唤醒控制电路的多个输入端分别输入多个唤醒信号，用于当任意一个唤醒信号为高电平信号或者高脉冲信号时，输出低电平信号；复位电路，复位电路的第一输入端与唤醒控制电路的输出端连接，复位电路的第二输入端输入时钟信号，用于将任意一个唤醒信号转换为预设宽度的低电平信号；同步电路，同步电路的第一输入端与复位电路的输出端连接，同步电路的第二输入端输入时钟信号，用于将预设宽度的低电平信号同步为与时钟信号同步的低电平信号；第一寄存器，第一寄存器的状态控制端与同步电路的输出端连接，还用于第一寄存器的反向输出端输出高电平信号；时钟门控器还用于输出时钟信号至负载，以使负载正常工作。

进一步地，同步电路包括：第二寄存器，第二寄存器的输入端与同步电路的第一输入端连接，第二寄存器的时钟控制端与同步电路的第二输入端连接；第三寄存器，第三寄存器的输入端与第二寄存器的正向输出端连接，第三寄存器的时钟控制端与同步电路的第二输入端连接，第三寄存器的正向输出端与同步电路的输出端连接。

进一步地，在第二寄存器为下降沿触发的寄存器，第三寄存器为上升沿触发的寄存器的情况下，复位电路包括：第四寄存器，第四寄存器的输入端与直流电源连接，第四寄存器的状态控制端与复位电路的第一输入端，第四寄存器的时钟控制端与复位电路的第二输入端连接；第五寄存器，第五寄存器的输入端与第四寄存器的正向输出端连接，第五寄存器的状态控制端与复位电路的第一输入端，第五寄存器的时钟控制端与复位电路的第二输入端连接，第五寄存器的正向输出端与复位电路的输出端连接。

进一步地，在第二寄存器和第三寄存器均为上升沿触发的寄存器的情况下，复位电路包括：第四寄存器，第四寄存器的输入端与直流电源连接，第四寄存器的状态控制端与复位电路的第一输入端，第四寄存器的时钟控制端与复位电路的第二输入端连接；第五寄存器，第五寄存器的输入端与第四寄存器的正向输出端连接，第五寄存器的状态控制端与复位电路的第一输入端，第五寄存器的时钟控制端与复位电路的第二输入端连接；第六寄存器，第六寄存器的输入端与第五寄存器的正向输出端连接，第六寄存器的状态控制端与复位电路的第一输入端，第六寄存器的时钟控制端与复位电路的第二输入端连接，第六寄存器的正向输出端与复位电路的输出端连接。

进一步地，在第二寄存器为下降沿触发的寄存器，第三寄存器为上升沿触发的寄存器的情况下，预设宽度大于等于时钟信号的周期；在第二寄存器和第三寄存器均为上升沿触发的寄存器的情况下，预设宽度大于等于时钟信号的周期的两倍。

进一步地，唤醒控制电路包括：多输入或门，多输入或门的多个输入端与唤醒控制电路的多个输入端连接，用于当任意一个唤醒信号为高电平信号或者高脉冲信号时，输出高电平信号；反相器，反相器的输入端与多输入或门的输出端连接，反相器的输出端与唤醒控制电路的输入端连接，用于将高电平信号转换为低电平信号。

进一步地，低功耗电路还包括：与门，与门的第一输入端与同步电路的输出端连接，与门的第二输入端输入复位信号，用于当复位信号为低电平信号时，输出低电平信号；第一寄存器，第一寄存器的状态控制端与与门的输出端连接，还用于第一寄存器的反向输出端输出高电平信号；时钟门控器还用于输出时钟信号至负载，以使负载正常工作。

根据本发明实施例的另一方面，还提供了一种低功耗电路的控制方法，包括：接收低功耗模式信号；当低功耗模式信号为高电平信号时，控制第一寄存器输出低电平信号至时钟门控器；控制时钟门控器输出低电平信号至负载，以使负载处于静止状态。

进一步地，在输出低电平信号至负载之后，上述方法还包括：接收多个唤醒信号，其中，唤醒信号至少包括：外部端口唤醒信号和内部事件唤醒信号；当任意一个唤醒信号为高电平信号或者高脉冲信号时，控制复位电路将高电平信号或者高脉冲信号转换为预设宽度的低电平信号，并将预设宽度的低电平信号输出至同步电路；控制同步电路将预设宽度的低电平信号同步为与时钟信号同步的低电平信号，并将与时钟信号同步的低电平信号输出至第一寄存器；控制第一寄存器输出高电平信号至时钟门控器；控制时钟门控器输出时钟信号至负载，以使负载正常工作。

进一步地，预设宽度大于等于时钟信号的周期或者大于等于时钟信号的周期的两倍。

进一步地，在接收低功耗模式信号之前，上述方法还包括：接收复位信号，其中，复位信号用于对低功耗电路进行复位；当复位信号为低电平信号时，控制第一寄存器输出高电平信号至时钟门控器；控制时钟门控器输出时钟信号至负载，以使负载正常工作。

在本发明实施例中，低功耗电路包括：第一寄存器和时钟门控器，其中，第一寄存器的输入端输入低功耗模式信号，时钟门控器的控制端与第一寄存器的反向输出端连接，时钟门控器的输入端输入时钟信号，时钟门控器的输出端分别与负载和第一寄存器的时钟控制端连接，当低功耗模式信号为高电平信号时，第一寄存器的反向输出端输出低电平信号，时钟门控器输出低电平信号至负载，以使负载处于静止状态，从而显著降低动态耗能，解决了现有技术中便携式系统中芯片内部的动态功耗大的技术问题。因此，通过本发明上述实施例提供的方案，可以达到快速进入低功耗状态，降低时钟树和逻辑门动态功耗，低功耗控制寄存器时钟关闭，逻辑结构简单、占用资源少的技术效果。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的一种低功耗电路的示意图；

图2是根据本发明实施例的一种可选的低功耗电路的示意图；以及

图3是根据本发明实施例的一种低功耗电路的控制方法的流程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例1

根据本发明实施例，提供了一种低功耗电路的实施例，图1是根据本发明实施例的一种低功耗电路的示意图，如图1所示，该低功耗电路包括：

第一寄存器11，第一寄存器的输入端输入低功耗模式信号，用于当低功耗模式信号为高电平信号时，第一寄存器的反向输出端输出低电平信号。

具体的，上述的第一寄存器可以是D触发器D5，D5包括：输入D端(即上述的输入端)、时钟CP端、复位CLR端、置位SET端、输出Q端和输出端(即上述的反向输出端)，其中，Q端和端为互补信号，D5的SET端悬空，即相当于SET端输入高电平，当CLR端输入高电平，即CLR＝1时，D5置位，即Q＝D，当CLR端输入低电平，即CLR＝0时，D5置零，即Q＝0，且D5可以为上升沿触发的寄存器，即在CP端输入上升沿时触发；上述的低功耗模式信号可以是便携式系统需要进入低功耗状态输出的Low Power Enable，Low Power Enable为高电平有效，即当便携式系统需要进入低功率模式时，可以将Low Power Enable置为高电平，当便携式系统不需要进入低功率模式时，可以将Low Power Enable置为低电平。

时钟门控器13，时钟门控器的控制端与第一寄存器的反向输出端连接，时钟门控器的输入端输入时钟信号，时钟门控器的输出端分别与负载和第一寄存器的时钟控制端连接，用于输出低电平信号至负载，以使负载处于静止状态。

具体的，上述的时钟门控器可以是将输入的时钟信号进行控制的门控单元(gating cell)CKG0，CKG0包括：复位E端(即上述的控制端)、置位SE端、输入CK端(即上述的输入端)和输出GCK端(即上述的输出端)，当E端输入高电平，即E＝1时，GCK＝CK，当E端输入低电平，即E＝0时，GCK＝0；上述的时钟信号可以是便携式系统的时钟信号CLK；上述的负载可以是后端的时钟树和逻辑门。

在一种可选的方案中，D5的D端输入Low Power Enable，D5的端与CKG0的E端连接，D5的CLR端与CKG0的GCK端连接，CKG0的CK端输入CLK，CKG0的GCK端输出CLK_O至时钟树和逻辑门。当便携式系统需要进行低功耗模式时，可以将Low Power Enable置高，通过LowPower Enable将D5置位，即D5的Q＝1，也即，D5的端输出低电平信号至CKG0的E端，此时，E＝0，CKG0被控制，CKG0的GCK端输出CLK_O＝0，即CKG0输出低电平信号，挂在CLK_O的后面的时钟树和逻辑门都处于静止状态，即便携式系统进入低功耗状态，从而能显著降低动态功耗。同时，CKG0输出低电平信号至D5的CP端(即上述的时钟控制端)，从而关闭D5的时钟。

通过本发明上述实施例，低功耗电路包括：第一寄存器和时钟门控器，其中，第一寄存器的输入端输入低功耗模式信号，时钟门控器的控制端与第一寄存器的反向输出端连接，时钟门控器的输入端输入时钟信号，时钟门控器的输出端分别与负载和第一寄存器的时钟控制端连接，当低功耗模式信号为高电平信号时，第一寄存器的反向输出端输出低电平信号，时钟门控器输出低电平信号至负载，以使负载处于静止状态，从而显著降低动态耗能，解决了现有技术中便携式系统中芯片内部的动态功耗大的技术问题。因此，通过本发明上述实施例提供的方案，可以达到快速进入低功耗状态，降低时钟树和逻辑门动态功耗，低功耗控制寄存器时钟关闭，逻辑结构简单、占用资源少的技术效果。

可选地，在本发明上述实施例中，低功耗电路还包括：

唤醒控制电路，唤醒控制电路的多个输入端分别输入多个唤醒信号，用于当任意一个唤醒信号为高电平信号或者高脉冲信号时，输出低电平信号。

具体的，上述的唤醒信号可以是唤醒源发出的信号WKUP0-WKUPn，WKUP0-WKUPn为高电平有效，即当便携式系统需要唤醒低功耗电路，即退出低功率模式时，可以将WKUP0-WKUPn中任意一个置为高电平，当便携式系统正常使用，即不需要退出低功率模式时，可以将WKUP0-WKUPn均置为低电平，唤醒源可以是包括外部端口唤醒、内部部件时间唤醒等，唤醒源可以根据便携式系统的设计需要进行制定，本发明对此不做具体限定。

复位电路，复位电路的第一输入端与唤醒控制电路的输出端连接，复位电路的第二输入端输入时钟信号，用于将任意一个唤醒信号转换为预设宽度的低电平信号。

具体的，上述的复位电路可以是业界通用的复位信号异步发生，同步撤离电路(RESET)；上述的预设宽度可以根据复位电路的具体结构进行设定，例如，当复位电路由两个D触发器构成时，可以为至少1个时钟信号CLK周期，当复位电路由三个D触发器构成时，可以为至少2个时钟信号CLK周期。

同步电路，同步电路的第一输入端与复位电路的输出端连接，同步电路的第二输入端输入时钟信号，用于将预设宽度的低电平信号同步为与时钟信号同步的低电平信号。

第一寄存器，第一寄存器的状态控制端与同步电路的输出端连接，还用于第一寄存器的反向输出端输出高电平信号。

时钟门控器还用于输出时钟信号至负载，以使负载正常工作。

在一种可选的方案中，唤醒控制电路的多个输入端分别输入WKUP0-WKUPn，输出端与RESET电路的第一输入端连接，RESET电路的第二输入端输入CLK，RESET电路的输出端与同步电路的第一输入端连接，同步电路的第二输入端输入CLK，同步电路的输出端与D5的CLR端连接。当便携式系统需要唤醒低功耗电路时，可以在任意一路上输入一个高的脉冲或者电平，RESET电路会将唤醒脉冲或者电平转换成一个预设宽度的低电平信号，从而低功耗电路可以支持脉冲唤醒，RESET电路产生的预设宽度的低电平信号可以被同步电路同步，同步电路输出唤醒信号产生的同步于CLK的低电平信号，此时D5的CLR＝0，D5被复位，即D5的Q＝0，也即，D5的端输出高电平信号至CKG0的E端，此时，E＝1，CKG0被触发，CKG0的GCK端输出CLK_O＝CLK，即CKG0输出时钟信号CLK，挂在CLK_O的后面的时钟树和逻辑门均可以正常工作，完成异步唤醒，便携式系统恢复正常状态，可以继续运行。同时，CKG0输出高电平信号至D5的CP端，从而D5时钟与系统的时钟信号同步。

此处需要说明的是，虽然D5的置位是通过异步CLR端完成的，但是由于D5的CP端也是由CKG0同步输出，也属于同步唤醒。

通过上述方案，本发明实施例提供的方案可以支持多种唤醒源，唤醒源支持脉冲和电平两种模式，唤醒源支持异步发生，且唤醒后便携式系统可以马上恢复全速状态。

可选地，在本发明上述实施例中，同步电路包括：

第二寄存器，第二寄存器的输入端与同步电路的第一输入端连接，第二寄存器的时钟控制端与同步电路的第二输入端连接。

具体的，上述的第二寄存器可以是D触发器D3，D3包括：输入D端(即上述的输入端)、时钟CP端(即上述的时钟控制端)、复位CLR端、置位SET端、输出Q端和输出端，其中，Q端和端为互补信号，D3的CLR端和SET端悬空，即相当于CLR端和SET端均输入高电平，D3的Q＝D，且D3可以为上升沿触发的寄存器，也可以为下降沿触发的寄存器，即D3可以在CP端输入上升沿时触发，也可以在CP端输入下降沿时触发。

第三寄存器，第三寄存器的输入端与第二寄存器的正向输出端连接，第三寄存器的时钟控制端与同步电路的第二输入端连接，第三寄存器的正向输出端与同步电路的输出端连接。

具体的，上述的第三寄存器可以是D触发器D4，D4包括：输入D端(即上述的输入端)、时钟CP端(即上述的时钟控制端)、复位CLR端、置位SET端、输出Q端(即上述的正向输出端)和输出端，其中，Q端和端为互补信号，D4的CLR端和SET端悬空，即相当于CLR端和SET端均输入高电平，D4的Q＝D，且D4可以为上升沿触发的寄存器，即在CP端输入上升沿时触发。

在一种可选的方案中，D3的D端与RESET电路的输出端连接，D3的CP端输入CLK，D3的Q端与D4的D端连接，D4的CP端输入CLK，D4的Q端与D5的CLR端连接。D3为下降沿触发的寄存器，RESET电路产生的预设宽度的低电平信号接连被D3，D4两级触发同步，D3可以有两倍的频率区采样输入端输入的信号，满足曼切斯特采样频率要求，D4可以滤除D3采集到的亚稳态信号，D4输出唤醒信号产生的同步于CLK的低电平信号，即D4的Q＝0，从而D5被复位，完成低功耗电路的异步唤醒。

此处需要说明的是，D3采用下降沿触发可以适用于CLK频率在百兆以下的电路，同步频率越快，计算亚稳态平均无故障时间(Mean Time Between Failure，简写为MTBF)越短发生；随着同步CLK频率的提高，同步电路可以采用两级或者三级正向沿触发的寄存器同步。

可选地，在本发明上述实施例中，在第二寄存器为下降沿触发的寄存器，第三寄存器为上升沿触发的寄存器的情况下，预设宽度大于等于时钟信号的周期；在第二寄存器和第三寄存器均为上升沿触发的寄存器的情况下，预设宽度大于等于时钟信号的周期的两倍。

在一种可选的方案中，当D3为下降沿触发的寄存器，D4为上升沿触发的寄存器时，RESET电路可以将唤醒脉冲或者电平转换成一个宽度至少1个CLK周期的低电平信号；当D3和D4均为上升沿触发的寄存器时，RESET需要增宽输出电平信号的宽度，可以将唤醒脉冲或者电平转换成一个宽度至少2个CLK周期的低电平信号。

可选地，在本发明上述实施例中，在第二寄存器为下降沿触发的寄存器，第三寄存器为上升沿触发的寄存器的情况下，复位电路包括：

第四寄存器，第四寄存器的输入端与直流电源连接，第四寄存器的状态控制端与复位电路的第一输入端，第四寄存器的时钟控制端与复位电路的第二输入端连接。

具体的，上述的第四寄存器可以是D触发器D1，D1包括：输入D端(即上述的输入端)、时钟CP端(即上述的时钟控制端)、复位CLR端(即上述的状态控制端)、置位SET端、输出Q端和输出端，其中，Q端和端为互补信号，D端连接VCC(即上述的直流电源)，D1的SET端悬空，即相当于SET端输入高电平，当CLR端输入高电平，即CLR＝1时，D1置位，即Q＝1，当CLR端输入低电平，即CLR＝0时，D1置零，即Q＝0，且D1可以为上升沿触发的寄存器，即在CP端输入上升沿时触发。

第五寄存器，第五寄存器的输入端与第四寄存器的正向输出端连接，第五寄存器的状态控制端与复位电路的第一输入端，第五寄存器的时钟控制端与复位电路的第二输入端连接，第五寄存器的正向输出端与复位电路的输出端连接。

具体的，上述的第五寄存器可以是D触发器D2，D2包括：输入D端(即上述的输入端)、时钟CP端(即上述的时钟控制端)、复位CLR端(即上述的状态控制端)、置位SET端、输出Q端(即上述的正向输出端)和输出端，其中，Q端和端为互补信号，D2的SET端悬空，即相当于SET端输入高电平，当CLR端输入高电平，即CLR＝1时，D2置位，即Q＝D，当CLR端输入低电平，即CLR＝0时，D2置零，即Q＝0，且D2可以为上升沿触发的寄存器，即在CP端输入上升沿时触发。

在一种可选的方案中，当D3为下降沿触发，D4为上升沿触发时，RESET电路可以由D1和D2两个触发器组成，D1的D端连接VCC，D1的CP端输入CLK，D1的CLR端与唤醒控制电路的输出端连接，D1的Q端与D2的D端连接，D2的CP端输入CLK，D2的CLR端与唤醒控制电路的输出端连接，D2的Q端与D3的D端连接。经由D1和D2的CLR端的异步发生源使D2的Q同时有效，但延迟两个时钟周期后同步撤离。

可选地，在本发明上述实施例中，在第二寄存器和第三寄存器均为上升沿触发的寄存器的情况下，复位电路包括：

第四寄存器，第四寄存器的输入端与直流电源连接，第四寄存器的状态控制端与复位电路的第一输入端，第四寄存器的时钟控制端与复位电路的第二输入端连接。

具体的，上述的第四寄存器可以是D触发器D1，D1包括：输入D端(即上述的输入端)、时钟CP端(即上述的时钟控制端)、复位CLR端(即上述的状态控制端)、置位SET端、输出Q端和输出端，其中，Q端和端为互补信号，D端连接VCC(即上述的直流电源)，D1的SET端悬空，即相当于SET端输入高电平，当CLR端输入高电平，即CLR＝1时，D1置位，即Q＝1，当CLR端输入低电平，即CLR＝0时，D1置零，即Q＝0，且D1可以为上升沿触发的寄存器，即在CP端输入上升沿时触发。

第五寄存器，第五寄存器的输入端与第四寄存器的正向输出端连接，第五寄存器的状态控制端与复位电路的第一输入端，第五寄存器的时钟控制端与复位电路的第二输入端连接。

具体的，上述的第五寄存器可以是D触发器D2，D2包括：输入D端(即上述的输入端)、时钟CP端(即上述的时钟控制端)、复位CLR端(即上述的状态控制端)、置位SET端、输出Q端和输出端，其中，Q端和端为互补信号，D2的SET端悬空，即相当于SET端输入高电平，当CLR端输入高电平，即CLR＝1时，D2置位，即Q＝D，当CLR端输入低电平，即CLR＝0时，D2置零，即Q＝0，且D2可以为上升沿触发的寄存器，即在CP端输入上升沿时触发。

第六寄存器，第六寄存器的输入端与第五寄存器的正向输出端连接，第六寄存器的状态控制端与复位电路的第一输入端，第六寄存器的时钟控制端与复位电路的第二输入端连接，第六寄存器的正向输出端与复位电路的输出端连接。

具体的，上述的第六寄存器可以是D触发器D6，D6包括：输入D端(即上述的输入端)、时钟CP端(即上述的时钟控制端)、复位CLR端(即上述的状态控制端)、置位SET端、输出Q端(即上述的正向输出端)和输出端，其中，Q端和端为互补信号，D6的CLR端和SET端悬空，即相当于CLR端和SET端均输入高电平，D6的Q＝D，且D6可以为上升沿触发的寄存器，即在CP端输入上升沿时触发。

在一种可选的方案中，当D3和D4均为上升沿触发时，RESET电路需要增加一级触发器，即可以由D1、D2和D6三个触发器组成，D1的D端连接VCC，D1的CP端输入CLK，D1的CLR端与唤醒控制电路的输出端连接，D1的Q端与D2的D端连接，D2的CP端输入CLK，D2的CLR端与唤醒控制电路的输出端连接，D2的Q端与D6的D端连接，D6的CP端输入CLK，D6的CLR端与唤醒控制电路的输出端连接，D6的Q端与D3的D端连接。经由D1、D2和D6的CLR端的异步发生源使D6的Q同时有效，但延迟三个时钟周期后同步撤离。

可选地，在本发明上述实施例中，唤醒控制电路包括：

多输入或门，多输入或门的多个输入端与唤醒控制电路的多个输入端连接，用于当任意一个唤醒信号为高电平信号或者高脉冲信号时，输出高电平信号。

具体的，上述的多输入或门可以是n个输入端的或门O1，O1的选择可以根据唤醒源设定，O1的输入端的数量可以比唤醒源的数量多，未连接唤醒源的输入端可以接地，从而不影响O1的正常工作。

反相器，反相器的输入端与多输入或门的输出端连接，反相器的输出端与唤醒控制电路的输入端连接，用于将高电平信号转换为低电平信号。

具体的，上述的反相器可以是反相器I1。

在一种可选的方案中，O1的多个输入分别输入WKUP0-WKUPn，O1的输出端与I1连接，I1的输出端与D1和D2的CLR端连接，或者I1的输出端与D1、D2和D6的CLR端连接。多个唤醒信号WKUP0-WKUPn通过O1或在一起，I1对O1输出信号取反，当WKUP0-WKUPn均为0时，O1输出0，I1输出1，RESET中的寄存器置位，RESET输出高电平，从而D3的Q＝1，D4的Q＝1，则D5的CLR＝1，D5被触发；当WKUP0-WKUPn中任意一个为1时，O1输出1，I1输出0，RESET中的寄存器置位，RESET输出高电平，从而D3的Q＝0，D4的Q＝0，则D5的CLR＝0，D5被置位。

可选地，在本发明上述实施例中，低功耗电路还包括：

与门，与门的第一输入端与同步电路的输出端连接，与门的第二输入端输入复位信号，用于当复位信号为低电平信号时，输出低电平信号。

具体的，上述的与门可以是两个输入端的与门A1；上述的复位信号可以是便携式系统输出的全局复位信号RSTJ，该信号为低电平有效，即即当便携式系统需要全局复位时，可以将RSTJ置为低电平，当便携式系统不需要全局复位时，可以将RSTJ置为高电平。

第一寄存器，第一寄存器的状态控制端与与门的输出端连接，还用于第一寄存器的反向输出端输出高电平信号。

时钟门控器还用于输出时钟信号至负载，以使负载正常工作。

在一种可选的方案中，A1的一个输入端输入RSTJ，另一个输入端与D4的Q端连接，A1的输出端与D5的CLR端连接。A1可以达到便携式系统复位与唤醒信号的与操作输出，分别用于全局复位时复位D5和异步唤醒信号发生时唤醒D5。当便携式系统需要全局复位时，可以将RSTJ置低，由于唤醒信号WKUP0-WKUPn均为0，则D4的Q＝1，通过RSTJ将D5复位，此时D5的Q＝0，也即，D5的端输出高电平信号至CKG0的E端，此时，E＝1，CKG0被触发，CKG0的GCK端输出CLK_O＝CLK，即CKG0输出时钟信号CLK，挂在CLK_O的后面的时钟树和逻辑门均可以正常工作，完成全局复位，便携式系统可以正常工作。

下面集合图2对本发明一种优选的实施例进行详细说明，如图2所示，低功耗电路可以包括：五个D触发器D1、D2、D3、D4和D5，时钟门控CKG0，与门A1，多输入或门O1和反相器I1。O1的输入端输入多路唤醒信号WKUP0-WKUPn，O1的输出端与A1的输入端连接，A1的输出端分别与D1和D2的CLR端连接，D1的D端连接VCC，D1的Q端与D2的D端连接，D2的Q端与D3的D端连接，D3的Q端与D4的D端连接，D1、D2、D4的CP端输入时钟信号CLK，D3的CP端输入CLK的取反值，D4的Q端接入A1的一个输入端，A1的另一个输入端输入复位信号RSTJ，A1的输出端与D5的CLR端连接，D5的D端输入低功耗模式信号Low Power Enable，D5的端与CKG0的E端连接，D5的CP端与CKG0的GCK端连接，CKG0的CK端输入CLK，CKG0的GCK端输出CLK_O至后面的时钟树和其驱动逻辑门。在便携式系统的复位过程中，D1，D2，D3，D4均被置为1，这时D5寄存器靠RSTJ复位，系统复位后，D5寄存器处于复位状态，(D5)为1，这时CKG0输出为输入时钟，接在CKG0输出后面的时钟树和其驱动逻辑门正常工作，正常情况下唤醒源WKUPn处于0状态，不唤醒系统。系统要进入低功耗模式，通过Low Power Enable将D5寄存器置位，一般为CPU写入1置位，即Q＝1，此时CLK_O＝0，挂在CLK_O后面的时钟树和逻辑门都处于静止状态，此时能显著降低动态功耗。唤醒电路时，在WKUPn任意一路上输入一个高的脉冲或电平，RESET电路会将唤醒脉冲或电平转换成一个宽度至少1个CLK周期的低电平信号，RESET电路产生的至少一个CLK周期的低电平信号接连被D3，D4两级触发器同步，D4输出的Q已经是唤醒信号产生的同步于CLK的低电平，此时用Q(D4)＝0去复位D5，将(D5)再次置为1，CKG0再次被触发，这时CLK_O输出等于CLK。完成异步唤醒，系统能继续运行。

通过上述方案，通过五个D触发器，一个时钟门控，一个与门，一个多输入或门，一个反相器构成的低功耗电路可以用于应用于任何IC设计低功耗模式和唤醒，整个电路逻辑结构简单，占用资源少，电路可靠性非常高，可以快速进入低功耗状态，降低时钟树和逻辑门动态功耗，支持多种唤醒源，唤醒源根据系统设计需求制定，灵活性高，唤醒源支持异步发生，唤醒源支持脉冲和电平两种模式，唤醒后系统马上恢复全速状态，低功耗控制寄存器时钟也能被关掉，并且可以增加系统的适用场景。

实施例2

根据本发明实施例，提供了一种低功耗电路的控制方法的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

上述的低功耗电路可以是实施例1中任意一项的低功耗电路。

图3是根据本发明实施例的一种低功耗电路的控制方法的流程图，如图3所示，该方法包括如下步骤：

步骤S302，接收低功耗模式信号。

具体的，上述的低功耗模式信号可以是便携式系统需要进入低功耗状态输出的Low Power Enable，Low Power Enable为高电平有效，即当便携式系统需要进入低功率模式时，可以将Low Power Enable置为高电平，当便携式系统不需要进入低功率模式时，可以将Low Power Enable置为低电平。

步骤S304，当低功耗模式信号为高电平信号时，控制第一寄存器输出低电平信号至时钟门控器。

具体的，上述的第一寄存器可以是D触发器D5，D5包括：输入D端(即上述的输入端)、时钟CP端、复位CLR端、置位SET端、输出Q端和输出端(即上述的反向输出端)，其中，Q端和端为互补信号，D5的SET端悬空，即相当于SET端输入高电平，当CLR端输入高电平，即CLR＝1时，D5置位，即Q＝D，当CLR端输入低电平，即CLR＝0时，D5置零，即Q＝0，且D5可以为上升沿触发的寄存器，即在CP端输入上升沿时触发；上述的时钟门控器可以是将输入的时钟信号进行控制的门控单元(gating cell)CKG0，CKG0包括：复位E端(即上述的控制端)、置位SE端、输入CK端(即上述的输入端)和输出GCK端(即上述的输出端)，当E端输入高电平，即E＝1时，GCK＝CK，当E端输入低电平，即E＝0时，GCK＝0。

步骤S306，控制时钟门控器输出低电平信号至负载，以使负载处于静止状态。

具体的，上述的负载可以是后端的时钟树和逻辑门。

在一种可选的方案中，当便携式系统需要进行低功耗模式时，可以将Low PowerEnable置高，通过Low Power Enable将D5置位，即D5的Q＝1，也即，D5的端输出低电平信号至CKG0的E端，此时，E＝0，CKG0被控制，CKG0的GCK端输出CLK_O＝0，即CKG0输出低电平信号，挂在CLK_O的后面的时钟树和逻辑门都处于静止状态，即便携式系统进入低功耗状态，从而能显著降低动态功耗。同时，CKG0输出低电平信号至D5的CP端(即上述的时钟控制端)，从而关闭D5的时钟。

通过本发明上述实施例，低功耗电路包括：第一寄存器和时钟门控器，其中，接收低功耗模式信号，当低功耗模式信号为高电平信号时，控制第一寄存器输出高电平信号至时钟门控器，控制时钟门控器输出低电平信号至负载，以使负载处于静止状态，从而显著降低动态耗能，解决了现有技术中便携式系统中芯片内部的动态功耗大的技术问题。因此，通过本发明上述实施例提供的方案，可以达到快速进入低功耗状态，降低时钟树和逻辑门动态功耗，低功耗控制寄存器时钟关闭，逻辑结构简单、占用资源少的技术效果。

可选地，在本发明上述实施例中，在步骤S306，控制时钟门控器输出低电平信号至负载之后，上述方法还包括：

步骤S308，接收多个唤醒信号，其中，唤醒信号至少包括：外部端口唤醒信号和内部事件唤醒信号。

具体的，上述的唤醒信号可以是唤醒源发出的信号WKUP0-WKUPn，WKUP0-WKUPn为高电平有效，即当便携式系统需要唤醒低功耗电路，即退出低功率模式时，可以将WKUP0-WKUPn中任意一个置为高电平，当便携式系统正常使用，即不需要退出低功率模式时，可以将WKUP0-WKUPn均置为低电平，唤醒源可以是包括外部端口唤醒、内部部件时间唤醒等，唤醒源可以根据便携式系统的设计需要进行制定，本发明对此不做具体限定。

步骤S310，当任意一个唤醒信号为高电平信号或者高脉冲信号时，控制复位电路将高电平信号或者高脉冲信号转换为预设宽度的低电平信号，并将预设宽度的低电平信号输出至同步电路。

可选地，在本发明上述实施例中，上述的预设宽度可以大于等于时钟信号的周期或者大于等于时钟信号的周期的两倍。

具体的，上述的复位电路可以是业界通用的复位信号异步发生，同步撤离电路(RESET)；上述的预设宽度可以根据复位电路的具体结构进行设定，例如，当复位电路由两个D触发器构成时，可以为至少1个时钟信号CLK周期，当复位电路由三个D触发器构成时，可以为至少2个时钟信号CLK周期；上述的时钟信号可以是便携式系统的时钟信号CLK。

步骤S312，控制同步电路将预设宽度的低电平信号同步为与时钟信号同步的低电平信号，并将与时钟信号同步的低电平信号输出至第一寄存器。

步骤S314，控制第一寄存器输出高电平信号至时钟门控器。

步骤S316，控制时钟门控器输出时钟信号至负载，以使负载正常工作。

在一种可选的方案中，当便携式系统需要唤醒低功耗电路时，可以在任意一路上输入一个高的脉冲或者电平，RESET电路会将唤醒脉冲或者电平转换成一个预设宽度的低电平信号，从而低功耗电路可以支持脉冲唤醒，RESET电路产生的预设宽度的低电平信号可以被同步电路同步，同步电路输出唤醒信号产生的同步于CLK的低电平信号，此时D5的CLR＝0，D5被复位，即D5的Q＝0，也即，D5的端输出高电平信号至CKG0的E端，此时，E＝1，CKG0被触发，CKG0的GCK端输出CLK_O＝CLK，即CKG0输出时钟信号CLK，挂在CLK_O的后面的时钟树和逻辑门均可以正常工作，完成异步唤醒，便携式系统恢复正常状态，可以继续运行。同时，CKG0输出高电平信号至D5的CP端，从而D5时钟与系统的时钟信号同步。

通过上述方案，本发明实施例提供的方案可以支持多种唤醒源，唤醒源支持脉冲和电平两种模式，唤醒源支持异步发生，且唤醒后便携式系统可以马上恢复全速状态。

可选地，在本发明上述实施例中，在步骤S302，接收低功耗模式信号之前，上述方法还包括：

步骤S318，接收复位信号，其中，复位信号用于对低功耗电路进行复位。

具体的，上述的复位信号可以是便携式系统输出的全局复位信号RSTJ，该信号为低电平有效，即当便携式系统需要全局复位时，可以将RSTJ置为低电平，当便携式系统不需要全局复位时，可以将RSTJ置为高电平。

步骤S320，当复位信号为低电平信号时，控制第一寄存器输出高电平信号至时钟门控器。

步骤S322，控制时钟门控器输出时钟信号至负载，以使负载正常工作。

在一种可选的方案中，当便携式系统需要全局复位时，可以将RSTJ置低，由于唤醒信号WKUP0-WKUPn均为0，则D4的Q＝1，通过RSTJ将D5复位，此时D5的Q＝0，也即，D5的端输出高电平信号至CKG0的E端，此时，E＝1，CKG0被触发，CKG0的GCK端输出CLK_O＝CLK，即CKG0输出时钟信号CLK，挂在CLK_O的后面的时钟树和逻辑门均可以正常工作，完成全局复位，便携式系统可以正常工作。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种低功耗电路，其特征在于，包括：

第一寄存器，所述第一寄存器的输入端输入低功耗模式信号，用于当所述低功耗模式信号为高电平信号时，所述第一寄存器的反向输出端输出低电平信号；

时钟门控器，所述时钟门控器的控制端与所述第一寄存器的反向输出端连接，所述时钟门控器的输入端输入时钟信号，所述时钟门控器的输出端分别与负载和所述第一寄存器的时钟控制端连接，用于输出低电平信号至负载，以使所述负载处于静止状态。

2.根据权利要求1所述的低功耗电路，其特征在于，所述低功耗电路还包括：

唤醒控制电路，所述唤醒控制电路的多个输入端分别输入多个唤醒信号，用于当任意一个唤醒信号为高电平信号或者高脉冲信号时，输出低电平信号；

复位电路，所述复位电路的第一输入端与所述唤醒控制电路的输出端连接，所述复位电路的第二输入端输入所述时钟信号，用于将所述任意一个唤醒信号转换为预设宽度的低电平信号；

同步电路，所述同步电路的第一输入端与所述复位电路的输出端连接，所述同步电路的第二输入端输入所述时钟信号，用于将所述预设宽度的低电平信号同步为与所述时钟信号同步的低电平信号；

所述第一寄存器，所述第一寄存器的状态控制端与所述同步电路的输出端连接，还用于所述第一寄存器的反向输出端输出高电平信号；

所述时钟门控器还用于输出所述时钟信号至负载，以使所述负载正常工作。

3.根据权利要求2所述的低功耗电路，其特征在于，所述同步电路包括：

第二寄存器，所述第二寄存器的输入端与所述同步电路的第一输入端连接，所述第二寄存器的时钟控制端与所述同步电路的第二输入端连接；

第三寄存器，所述第三寄存器的输入端与所述第二寄存器的正向输出端连接，所述第三寄存器的时钟控制端与所述同步电路的第二输入端连接，所述第三寄存器的正向输出端与所述同步电路的输出端连接。

4.根据权利要求3所述的低功耗电路，其特征在于，在所述第二寄存器为下降沿触发的寄存器，所述第三寄存器为上升沿触发的寄存器的情况下，所述复位电路包括：

第四寄存器，所述第四寄存器的输入端与直流电源连接，所述第四寄存器的状态控制端与所述复位电路的第一输入端，所述第四寄存器的时钟控制端与所述复位电路的第二输入端连接；

第五寄存器，所述第五寄存器的输入端与所述第四寄存器的正向输出端连接，所述第五寄存器的状态控制端与所述复位电路的第一输入端，所述第五寄存器的时钟控制端与所述复位电路的第二输入端连接，所述第五寄存器的正向输出端与所述复位电路的输出端连接。

5.根据权利要求3所述的低功耗电路，其特征在于，在所述第二寄存器和所述第三寄存器均为上升沿触发的寄存器的情况下，所述复位电路包括：

第四寄存器，所述第四寄存器的输入端与直流电源连接，所述第四寄存器的状态控制端与所述复位电路的第一输入端，所述第四寄存器的时钟控制端与所述复位电路的第二输入端连接；

第五寄存器，所述第五寄存器的输入端与所述第四寄存器的正向输出端连接，所述第五寄存器的状态控制端与所述复位电路的第一输入端，所述第五寄存器的时钟控制端与所述复位电路的第二输入端连接；

第六寄存器，所述第六寄存器的输入端与所述第五寄存器的正向输出端连接，所述第六寄存器的状态控制端与所述复位电路的第一输入端，所述第六寄存器的时钟控制端与所述复位电路的第二输入端连接，所述第六寄存器的正向输出端与所述复位电路的输出端连接。

6.根据权利要求3至5中任意一项所述的低功耗电路，其特征在于，在所述第二寄存器为下降沿触发的寄存器，所述第三寄存器为上升沿触发的寄存器的情况下，所述预设宽度大于等于所述时钟信号的周期；在所述第二寄存器和所述第三寄存器均为上升沿触发的寄存器的情况下，所述预设宽度大于等于所述时钟信号的周期的两倍。

7.根据权利要求2所述的低功耗电路，其特征在于，所述唤醒控制电路包括：

多输入或门，所述多输入或门的多个输入端与所述唤醒控制电路的多个输入端连接，用于当所述任意一个唤醒信号为高电平信号或者高脉冲信号时，输出高电平信号；

反相器，所述反相器的输入端与所述多输入或门的输出端连接，所述反相器的输出端与所述唤醒控制电路的输入端连接，用于将所述高电平信号转换为低电平信号。

8.根据权利要求2所述的低功耗电路，其特征在于，所述低功耗电路还包括：

与门，所述与门的第一输入端与所述同步电路的输出端连接，所述与门的第二输入端输入复位信号，用于当所述复位信号为低电平信号时，输出低电平信号；

所述第一寄存器，所述第一寄存器的状态控制端与所述与门的输出端连接，还用于所述第一寄存器的反向输出端输出高电平信号；

所述时钟门控器还用于输出所述时钟信号至负载，以使所述负载正常工作。

9.一种低功耗电路的控制方法，其特征在于，包括：

接收低功耗模式信号；

当所述低功耗模式信号为高电平信号时，控制第一寄存器输出低电平信号至时钟门控器；

控制所述时钟门控器输出低电平信号至负载，以使所述负载处于静止状态。

10.根据权利要求9所述的方法，其特征在于，在输出低电平信号至负载之后，所述方法还包括：

接收多个唤醒信号，其中，所述唤醒信号至少包括：外部端口唤醒信号和内部事件唤醒信号；

当任意一个唤醒信号为高电平信号或者高脉冲信号时，控制复位电路将所述高电平信号或者所述高脉冲信号转换为预设宽度的低电平信号，并将所述预设宽度的低电平信号输出至同步电路；

控制所述同步电路将所述预设宽度的低电平信号同步为与时钟信号同步的低电平信号，并将与时钟信号同步的低电平信号输出至所述第一寄存器；

控制所述第一寄存器输出高电平信号至所述时钟门控器；

控制所述时钟门控器输出所述时钟信号至所述负载，以使所述负载正常工作。

11.根据权利要求10所述的方法，其特征在于，所述预设宽度大于等于所述时钟信号的周期或者大于等于所述时钟信号的周期的两倍。

12.根据权利要求9所述的方法，其特征在于，在接收低功耗模式信号之前，所述方法还包括：

接收复位信号，其中，所述复位信号用于对低功耗电路进行复位；

当所述复位信号为低电平信号时，控制所述第一寄存器输出高电平信号至所述时钟门控器；

控制所述时钟门控器输出时钟信号至所述负载，以使所述负载正常工作。