CN115840499B - 电源管理系统和芯片设备 - Google Patents

Abstract

本发明公开了一种电源管理系统和芯片设备，系统包括：中央处理器、电源管理单元、系统时钟和稳定器；系统时钟与中央处理器、电源管理单元连接，以给中央处理器、电源管理单元提供时钟信号；电源管理单元与中央处理器、稳定器连接，用于在接收到中央处理器发送的睡眠模式请求后，输出第一时钟模式选择信号至系统时钟，以使系统时钟进入低频低功耗模式，并输出第一电位选择信号至稳定器，以使稳定器进行降压调整，以及在降压完成后输出第一组合时钟使能信号至系统时钟，以关闭系统时钟。该系统在睡眠模式下，可进一步调整稳定器的电压来降低功耗，且可通过硬件控制默认的系统启动时钟，不需要额外的低频时钟实现数字控制，硬件占用面积小，成本低。

Description

电源管理系统和芯片设备

技术领域

本发明涉及芯片技术领域，尤其涉及一种电源管理系统和芯片设备。

背景技术

在通用的微控制器中，电源管理单元可提供稳定的电压以及灵活的低功耗模式控制，它能为微控制器内部的时钟，模数转换模块以及其他的模拟模块提供稳定的参考电压和参考电流，同时能够实现微控制器各种低功耗模式的控制需求。其在消费类、工业、医疗以及汽车电子等领域都有着非常广泛的应用。目前睡眠模式下的低功耗性能已经是衡量微控制器功耗性能的重要指标。

在常用的微控制器睡眠模式下，电源管理单元的应用方案一般会通过独立的CPU（CentralProcessingUnit，中央处理器）时钟门关断处理，来降低微控制器的动态功耗。或者进一步切换电源管理单元模拟电源的带载能力以进一步降低功耗。但此方法无法调节睡眠模式下微控制器内部稳定器的电压，因此无法进一步满足更低的功耗需求。此外一般睡眠模式下，常会要求有一个低频的常开时钟去实现微控制器数字控制信号处理，功耗较大。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的目的在于提出一种电源管理系统和芯片设备，以进一步调整稳定器的电压来降低功耗，且通过硬件控制默认的系统启动时钟，不需要额外的低频时钟来实现数字控制，减小硬件面积开销成本。

为达到上述目的，本发明第一方面实施例提出了一种电源管理系统，所述系统包括：中央处理器、电源管理单元、系统时钟和稳定器；其中，所述系统时钟分别与所述中央处理器、所述电源管理单元连接，以给所述中央处理器、所述电源管理单元提供时钟信号；所述电源管理单元分别与所述中央处理器、所述稳定器连接，用于在接收到所述中央处理器发送的睡眠模式请求后，输出第一时钟模式选择信号至所述系统时钟，以使所述系统时钟进入低频低功耗模式，并输出第一电位选择信号至所述稳定器，以使所述稳定器进行降压调整，以及在降压完成后输出第一组合时钟使能信号至所述系统时钟，以关闭所述系统时钟。

另外，本发明上述实施例的电源管理系统还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述电源管理单元还用以连接至外部设备，用于：在接收到所述外部设备发送的异步唤醒请求后，输出第二组合时钟使能信号至所述系统时钟，以打开所述系统时钟，并输出第二电位选择信号至所述稳定器，以使所述稳定器进行升压调整，以及在升压完成后输出第二时钟模式选择信号至所述系统时钟，以使所述系统时钟进入正常频率模式。

根据本发明的一个实施例，所述电源管理单元包括：PMU状态机、降压控制电路、升压控制电路、组合电路和寄存器预设电路；

所述PMU状态机分别与所述中央处理器、所述系统时钟、所述降压控制电路、所述升压控制电路、所述组合电路连接，并用以连接至所述外部设备，用于在接收到所述睡眠模式请求后，输出第一电平的同步睡眠请求至所述降压控制电路和所述组合电路，以及在接收到所述异步唤醒请求后，输出第二电平的同步睡眠请求至所述降压控制电路和所述组合电路，并输出同步唤醒请求至所述升压控制电路；

所述降压控制电路与所述系统时钟连接，用于在接收到所述同步睡眠请求后，进行降压调整时间的计数，得到第一计数值，并在所述第一计数值达到第一预设值时，输出降压完成信号至所述PMU状态机，以使所述PMU状态机根据所述降压完成信号输出同步时钟使能信号至所述组合电路；

所述升压控制电路与所述系统时钟、所述组合电路连接，用于在接收到所述同步唤醒请求后，进行升压调整时间的计数，得到第二计数值，并在所述第二计数值达到第二预设值时，输出升压完成信号至所述组合电路；

所述寄存器预设电路包括第一电压预设挡位寄存器和第二电压预设挡位寄存器，所述第一电压预设挡位寄存器用于提供第一电压档位，所述第二电压预设挡位寄存器用于提供第二电压档位；

所述组合电路分别与所述系统时钟、所述稳定器、所述第一电压预设挡位寄存器、所述第二电压预设挡位寄存器连接，并用以连接至所述外部设备，用于在接收到所述第一电平的同步睡眠请求后，输出与所述第一电压档位对应的所述第一电位选择信号至所述稳定器，并输出所述第一时钟模式选择信号至所述系统时钟，在接收到所述异步唤醒信号后，输出所述第二组合时钟使能信号至所述系统时钟，在接收到所述第二电平的同步睡眠请求撤销后，输出与所述第二电压档位对应的所述第二电位选择信号至所述稳定器，在接收到所述升压完成信号后，输出所述第二时钟模式选择信号至所述系统时钟。

根据本发明的一个实施例，所述降压控制电路包括第一电压调节时间预设寄存器、第一时间计数器、第一相等比较器和第一同步逻辑子电路；其中，

所述第一时间计数器分别与所述PMU状态机、所述系统时钟、所述第一相等比较器、所述第一同步逻辑子电路连接，用于在接收到所述同步睡眠请求后进行降压调整时间的计数，得到所述第一计数值，并将所述第一计数值输出至所述第一相等比较器；

所述第一相等比较器分别与所述第一电压调节时间预设寄存器、所述第一同步逻辑子电路连接，用于在所述第一计数值与所述第一电压调节时间预设寄存器提供的第一预设值相等后，触发所述第一同步逻辑子电路输出降压完成信号分别给所述第一时间计数器和所述PMU状态机，以使所述第一时间计数器进行清0，以及使所述PMU状态机根据所述降压完成信号输出同步时钟使能信号至所述组合电路。

根据本发明的一个实施例，所述升压控制电路包括第二电压调节时间预设寄存器、第二时间计数器、第二相等比较器和第二同步逻辑子电路；其中，

所述第二时间计数器分别与所述PMU状态机、所述系统时钟、所述第二相等比较器、所述第二同步逻辑子电路连接，用于在接收到所述同步唤醒请求后进行升压调整时间的计数，得到所述第二计数值，并将所述第二计数值输出至所述第二相等比较器；

所述第二相等比较器分别与所述第二电压调节时间预设寄存器、所述第二同步逻辑子电路连接，用于在所述第二计数值与所述第二电压调节时间预设寄存器提供的第二预设值相等后，触发所述第二同步逻辑子电路输出升压完成信号分别给所述第二时间计数器和所述组合电路，以使所述第二时间计数器进行清0，以及使所述组合电路输出所述第二时钟模式选择信号至所述系统时钟。

根据本发明的一个实施例，所述组合电路包括通道选择器和逻辑门子电路；其中，

所述通道选择器的第一输入端与所述第一电压预设挡位寄存器连接，第二输入端与所述第二电压预设挡位寄存器连接，控制端与所述PMU状态机连接，用以输入所述同步睡眠请求，输出端与所述稳定器连接，所述通道选择器用于在接收到所述第一电平的同步睡眠请求后，输出所述第一电位选择信号至所述稳定器，以及在接收到所述第二电平的同步睡眠请求后，输出所述第二电位选择信号至所述稳定器；

所述逻辑门子电路分别与所述PMU状态机、所述升压控制电路和所述时钟系统连接，并用以连接至所述外部设备，用于在接收到所述同步时钟使能信号后，输出所述第一组合时钟使能信号至所述系统时钟，并在接收到所述异步唤醒请求后，输出所述第二组合时钟使能信至所述系统时钟，以及在接收到所述同步睡眠请求后，输出所述第一时钟模式选择信号至所述系统时钟，并在接收到所述升压完成信号后，输出所述第二时钟模式选择信号至所述系统时钟。

根据本发明的一个实施例，所述逻辑门子电路包括：第一或门、非门和第二或门；其中，

所述第一或门的第一输入端与所述PMU状态机连接，用以输入所述同步时钟使能信号，第二输入端用以连接至所述外部设备，以输入所述异步唤醒请求，输出端与所述系统时钟连接，所述第一或门用于在接收到所述同步时钟使能信号后，输出所述第一组合时钟使能信号至所述系统时钟，以及在接收到所述异步唤醒请求后，输出所述第二组合时钟使能信至所述系统时钟；

所述非门的输入端与所述升压控制电路连接，用以输入所述升压完成信号，输出端与所述第二或门的第一输入端连接，所述非门用于对所述升压完成信号进行取反处理；

所述第二或门的第二输入端与所述PMU状态机连接，用以输入所述同步睡眠请求，输出端与所述系统时钟连接，所述第二或门用于在接收到所述同步睡眠请求后，输出所述第一时钟模式选择信号至所述系统时钟，以及在接收到取反处理后的升压完成信号后，输出所述第二时钟模式选择信号至所述系统时钟。

根据本发明的一个实施例，所述第一电平为高电平，所述第二电平为低电平。

根据本发明的一个实施例，所述系统还包括：系统总线，所述系统总线分别与所述第一电压预设挡位寄存器、所述第二电压预设挡位寄存器、所述第一电压调节时间预设寄存器和所述第二电压调节时间预设寄存器连接，用于向所述第一电压预设挡位寄存器配置所述第一电压档位，向所述第二电压预设挡位寄存器配置所述第二电压档位，向所述第一电压调节时间预设寄存器配置所述第一预设值，向所述第二电压调节时间预设寄存器配置所述第二预设值。

为达到上述目的，本发明第二方面实施例提出了一种芯片设备，包括上述的电源管理系统。

本发明实施例的电源管理系统和芯片设备，可进一步调整稳定器的电压来降低功耗，且通过硬件控制默认的系统启动时钟，不需要额外的低频时钟来实现数字控制，硬件占用面积小，成本低。

附图说明

图1是本发明一个实施例的电源管理系统的结构框图；

图2是本发明另一个实施例的电源管理系统的结构框图；

图3是本发明又一个实施例的电源管理系统的结构框图；

图4是本发明一个实施例的进入睡眠模式方法的流程图；

图5是本发明一个实施例的电源管理系统的控制时序图；

图6是本发明一个实施例的退出睡眠模式方法的流程图；

图7是本发明一个实施例的芯片设备的结构框图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参考附图描述本发明实施例的电源管理系统和芯片设备。

图1是本发明一个实施例的电源管理系统的结构框图。

参见图1，电源管理系统100包括：中央处理器101、电源管理单元102、系统时钟103和稳定器104。

其中，系统时钟103分别与中央处理器101、电源管理单元102连接，以给中央处理器101、电源管理单元102提供时钟信号；

电源管理单元102分别与中央处理器101、稳定器104连接，用于在接收到中央处理器101发送的睡眠模式请求后，输出第一时钟模式选择信号至系统时钟103，以使系统时钟103进入低频低功耗模式，并输出第一电位选择信号至稳定器104，以使稳定器104进行降压调整，以及在降压完成后输出第一组合时钟使能信号至系统时钟103，以关闭系统时钟103。

具体地，如图2所示，电源管理单元102的三路输入包括：输入1是系统时钟信号，来自于系统时钟103的输出时钟；输入2是睡眠模式请求信号，来自于中央处理器101发起的睡眠模式请求；输入3是异步唤醒请求信号，来自于系统外部发起的异步唤醒请求。

电源管理单元102的三路输出包括：输出1是组合时钟使能信号，给到系统时钟103的输入EN；EN=1表示打开系统时钟103，EN=0表示关闭系统时钟103；输出2是时钟模式选择信号，给到系统时钟的输入SEL；SEL=1表示选择低频低功耗模式，SEL=0表示选择正常模式；输出3是电位选择信号，给到稳定器104的输入，稳定器104还输出电压，用来给整个电源管理系统100供电。

在该实施例中，当中央处理器101发起睡眠模式请求的时候，电源管理单元102收到这个请求后，会通过电源管理单元102的输出2控制系统时钟103的输入SEL，让SEL=1以使系统时钟103进入低频低功耗模式，同时通过电源管理单元102的输出3切换稳定器104的输入，对稳定器104进行降压，降压前后压差可为300mv。整个降压完成后，再通过电源管理单元102输出1，使系统时钟103的输入EN=0去关闭系统时钟103，系统完全进入睡眠模式。

本发明实施例的电源管理系统，可进一步调整稳定器的电压来降低功耗，且通过硬件控制默认的系统启动时钟，不需要额外的低频时钟来实现数字控制，硬件占用面积小，成本低。

在一些实施例中，电源管理单元102还用以连接至外部设备，用于：在接收到外部设备发送的异步唤醒请求后，输出第二组合时钟使能信号至系统时钟103，以打开系统时钟103，并输出第二电位选择信号至稳定器104，以使稳定器104进行升压调整，以及在升压完成后输出第二时钟模式选择信号至系统时钟103，以使系统时钟103进入正常频率模式。

具体地，如图2所示，当电源管理系统100收到异步唤醒请求时，电源管理单元102会通过输入3收到这个异步唤醒请求，然后通过电源管理单元102的输出1，使系统时钟103的输入EN=1，以重新打开系统时钟。之后通过电源管理单元102的输出3去对稳定器104进行升压调整，升压前后压差可为300mv。升压完成以后，再通过电源管理单元102的输出2，使系统时钟103的输入SEL=0，以将系统时钟切到正常频率模式，系统正常工作。

在一些实施例中，如图3所示，电源管理单元102包括：PMU（Power ManagementUnit，电池管理单元）状态机201、降压控制电路202、升压控制电路203、组合电路204和寄存器预设电路205。

PMU状态机201分别与中央处理器101、系统时钟103、降压控制电路202、升压控制电路203、组合电路204连接，并用以连接至外部设备，用于在接收到睡眠模式请求后，输出第一电平的同步睡眠请求至降压控制电路202和组合电路204，以及在接收到异步唤醒请求后，输出第二电平的同步睡眠请求至降压控制电路202和组合电路204，并输出同步唤醒请求至升压控制电路203。

其中，第一电平可为高电平，第二电平可为低电平，PMU状态机201主要由系统时钟103驱动。

降压控制电路202与系统时钟103连接，用于在接收到同步睡眠请求后，进行降压调整时间的计数，得到第一计数值，并在第一计数值达到第一预设值时，输出降压完成信号至PMU状态机201，以使PMU状态机201根据降压完成信号输出同步时钟使能信号至组合电路204。

升压控制电路203与系统时钟103、组合电路204连接，用于在接收到同步唤醒请求后，进行升压调整时间的计数，得到第二计数值，并在第二计数值达到第二预设值时，输出升压完成信号至组合电路204。

寄存器预设电路205包括第一电压预设挡位寄存器206和第二电压预设挡位寄存器207，第一电压预设挡位寄存器206用于提供第一电压档位，第二电压预设挡位寄存器207用于提供第二电压档位。

其中，第一电压档位是进入睡眠模式后的稳定器104目标电压挡位，第二电压档位是退出睡眠模式，系统正常工作后的稳定器104目标电压挡位。

组合电路204分别与系统时钟103、稳定器104、第一电压预设挡位寄存器206、第二电压预设挡位寄存器207连接，并用以连接至外部设备，用于在接收到第一电平的同步睡眠请求后，输出与第一电压档位对应的第一电位选择信号至稳定器104，并输出第一时钟模式选择信号至系统时钟103，在接收到异步唤醒信号后，输出第二组合时钟使能信号至系统时钟103，在接收到第二电平的同步睡眠请求撤销后，输出与第二电压档位对应的第二电位选择信号至稳定器104，在接收到升压完成信号后，输出第二时钟模式选择信号至系统时钟103。

其中，组合电路204还包括通道选择器501，PMU状态机201与通道选择器501相连，PMU状态机201可通过通道选择器501调整稳定器104的电压档位。

在一些实施例中，如图3所示，降压控制电路202包括第一电压调节时间预设寄存器301、第一时间计数器302、第一相等比较器303和第一同步逻辑子电路304。

其中，第一时间计数器302分别与PMU状态机201、系统时钟103、第一相等比较器303、第一同步逻辑子电路304连接，用于在接收到同步睡眠请求后进行降压调整时间的计数，得到第一计数值，并将第一计数值输出至第一相等比较器303。

第一相等比较器303分别与第一电压调节时间预设寄存器301、第一同步逻辑子电路304连接，用于在第一计数值与第一电压调节时间预设寄存器301提供的第一预设值相等后，触发第一同步逻辑子电路304输出降压完成信号分别给第一时间计数器302和PMU状态机201，以使第一时间计数器302进行清0，以及使PMU状态机201根据降压完成信号输出同步时钟使能信号至组合电路204。

具体地，第一时间计数器302由系统时钟103驱动，当PMU状态机201发起同步睡眠请求后，会通过通道选择器501选择第一电压档位，使稳定器104降压，同时会启动第一时间计数器302进行降压时间的计数，同时也将系统时钟103切换为低功耗模式；当第一计数值与第一预设值相等过后，第一同步逻辑子电路304产生done1信号给到第一时间计数器302的CLR输入以进行清0，同时第一同步逻辑子电路304反馈状态信息至PMU状态机201，系统完全进入睡眠模式。

在一些实施例中，如图3所示，升压控制电路203包括第二电压调节时间预设寄存器401、第二时间计数器402、第二相等比较器403和第二同步逻辑子电路404。

其中，第二时间计数器402分别与PMU状态机201、系统时钟103、第二相等比较器403、第二同步逻辑子电路404连接，用于在接收到同步唤醒请求后进行升压调整时间的计数，得到第二计数值，并将第二计数值输出至第二相等比较器403。

第二相等比较器403分别与第二电压调节时间预设寄存器401、第二同步逻辑子电路404连接，用于在第二计数值与第二电压调节时间预设寄存器401提供的第二预设值相等后，触发第二同步逻辑子电路404输出升压完成信号分别给第二时间计数器402和组合电路204，以使第二时间计数器402进行清0，以及使组合电路204输出第二时钟模式选择信号至系统时钟103。

具体地，第二时间计数器402由系统时钟103驱动，当PMU状态机201收到外部的异步唤醒请求后，会即时打开系统时钟103，此时系统时钟103仍处于低功耗模式，同时会通过通道选择器501将稳定器104切换到第二电压档位，第二时间计数器402进行升压的时间计数。当第二计数值与第二预设值的值相等后，第二同步逻辑子电路404产生done2信号给到组合电路204，表示升压已经完成，将系统时钟重新切换到正常模式。

在一些实施例中，如图3所示，组合电路204包括通道选择器501和逻辑门子电路502。

其中，通道选择器501的第一输入端与第一电压预设挡位寄存器206连接，第二输入端与第二电压预设挡位寄存器207连接，控制端与PMU状态机201连接，用以输入同步睡眠请求，输出端与稳定器104连接，通道选择器501用于在接收到第一电平的同步睡眠请求后，输出与第一电位选择信号至稳定器104，以及在接收到第二电平的同步睡眠请求后，输出与第二电位选择信号至稳定器104。

逻辑门子电路502分别与PMU状态机201、升压控制电路203和系统时钟103连接，并用以连接至外部设备，用于在接收到同步时钟使能信号后，输出第一组合时钟使能信号至系统时钟103，并在接收到异步唤醒请求后，输出第二组合时钟使能信号至系统时钟103，以及在接收到同步睡眠请求后，输出第一时钟模式选择信号至系统时钟103，并在接收到升压完成信号后，输出第二时钟模式选择信号至系统时钟103。

在一些实施例中，如图3所示，逻辑门子电路502包括：第一或门601、非门602和第二或门603；其中，

第一或门601的第一输入端与PMU状态机201连接，用以输入同步时钟使能信号，第二输入端用以连接至外部设备，以输入异步唤醒请求，输出端与系统时钟103连接，第一或门601用于在接收到同步时钟使能信号后，输出第一组合时钟使能信号至系统时钟103，以及在接收到异步唤醒请求后，输出第二组合时钟使能信号至系统时钟103。

非门602的输入端与升压控制电路203连接，用以输入升压完成信号，输出端与第二或门603的第一输入端连接，非门602用于对升压完成信号进行取反处理。

第二或门603的第二输入端与PMU状态机201连接，用以输入同步睡眠请求，输出端与系统时钟103连接，第二或门603用于在接收到同步睡眠请求后，输出第一时钟模式选择信号至系统时钟103，以及在接收到取反处理后的升压完成信号后，输出第二时钟模式选择信号至系统时钟103。

在一些实施例中，如图3所示，电源管理系统100还包括：系统总线，系统总线分别与第一电压预设挡位寄存器206、第二电压预设挡位寄存器207、第一电压调节时间预设寄存器301和第二电压调节时间预设寄存器401连接，用于向第一电压预设挡位寄存器206配置第一电压档位，向第二电压预设挡位寄存器207配置第二电压档位，向第一电压调节时间预设寄存器301配置第一预设值，向第二电压调节时间预设寄存器401配置第二预设值。

下面结合图4中的进入睡眠模式方法的流程图，描述本发明实施例的电源管理系统的工作原理。

如图4所示，进入睡眠模式方法包括：

S41，在系统发起睡眠请求前，预设第一电压档位、第二电压档位、第一预设值和第二预设值。

S42，收到系统发起的睡眠请求后，PMU状态机发起同步睡眠请求。

S43，发起同步睡眠请求后，将系统时钟切到低频低功耗模式。

S44，通过通道选择器，选择第一电压档位为目标值进行降压，同时使能降压控制电路的第一时间计数器开始计时。

S45，第一时间计数器计数到第一预设值后，会产生降压完成信号(一拍宽度)，同步使第一时间计数器计数清零。

S46，PMU降压完成信号反馈给PMU状态机，标志PMU内部电压调节完成，通过PMU状态机产生同步时钟使能信号，关闭系统时钟，系统完全进入低功耗模式。

其中，进入睡眠模式的控制时序如图5所示。

下面结合图6中的退出睡眠模式方法的流程图，描述本发明实施例的电源管理系统的工作原理。

如图6所示，退出睡眠模式方法（即被唤醒）包括：

S61，当系统有异步唤醒请求比如异步中断发生时，PMU通过组合电路会重新打开系统时钟，并使系统时钟处于低频低功耗模式。

S62，等系统时钟重新稳定后，PMU状态机会撤销同步睡眠请求，并产生一个PMU内部的同步唤醒请求。

S63，PMU的同步唤醒请求通过电道选择器选择第二电压档位为目标值进行调压，同时使能升压控制电路的第二时间计数器开始计时。

S64，当升压控制电路的第二时间计数器计数到第二预设值后，会产生PMU升压完成信号，同步使第二时间计数器清零，PMU内部升压完成。

S65，PMU升压完成信号通过PMU组合电路，将系统时钟切换到正常模式，系统回到正常模式工作。

其中，退出睡眠模式的控制时序如图5所示。

综上所述，本发明实施例的电源管理系统，通过硬件的电压调节，可以进一步降低微控制器在睡眠模式下的功耗(PMU内部的稳定器保持工作)；只需要系统的默认时钟即可实现系统时钟的自动开关功能，不需要额外的低频时钟，节省硬件面积开销；系统进出睡眠模式的时间可通过预设进行调节，进一步增强PMU模拟电路低功耗模式切换的稳定性。本发明所涉及增加的控制电路均为纯数字逻辑设计，且硬件开销较小，易于在电路设计中实现。

图7是本发明一个实施例的芯片设备的结构框图。

如图7所示，芯片设备700包括上述的电源管理系统100。

需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种电源管理系统，其特征在于，所述系统包括：中央处理器、电源管理单元、系统时钟和稳定器；其中，

所述系统时钟分别与所述中央处理器、所述电源管理单元连接，以给所述中央处理器、所述电源管理单元提供时钟信号；

所述电源管理单元分别与所述中央处理器、所述稳定器连接，用于在接收到所述中央处理器发送的睡眠模式请求后，输出第一时钟模式选择信号至所述系统时钟，以使所述系统时钟进入低频低功耗模式，并输出第一电位选择信号至所述稳定器，以使所述稳定器进行降压调整，以及在降压完成后输出第一组合时钟使能信号至所述系统时钟，以关闭所述系统时钟；

所述电源管理单元还用以连接至外部设备，用于：

在接收到所述外部设备发送的异步唤醒请求后，输出第二组合时钟使能信号至所述系统时钟，以打开所述系统时钟，并输出第二电位选择信号至所述稳定器，以使所述稳定器进行升压调整，以及在升压完成后输出第二时钟模式选择信号至所述系统时钟，以使所述系统时钟进入正常频率模式；

所述电源管理单元包括：PMU状态机、降压控制电路、升压控制电路、组合电路和寄存器预设电路；

所述PMU状态机分别与所述中央处理器、所述系统时钟、所述降压控制电路、所述升压控制电路、所述组合电路连接，并用以连接至所述外部设备，用于在接收到所述睡眠模式请求后，输出第一电平的同步睡眠请求至所述降压控制电路和所述组合电路，以及在接收到所述异步唤醒请求后，输出第二电平的同步睡眠请求至所述降压控制电路和所述组合电路，并输出同步唤醒请求至所述升压控制电路；

所述降压控制电路与所述系统时钟连接，用于在接收到所述同步睡眠请求后，进行降压调整时间的计数，得到第一计数值，并在所述第一计数值达到第一预设值时，输出降压完成信号至所述PMU状态机，以使所述PMU状态机根据所述降压完成信号输出同步时钟使能信号至所述组合电路；

所述升压控制电路与所述系统时钟、所述组合电路连接，用于在接收到所述同步唤醒请求后，进行升压调整时间的计数，得到第二计数值，并在所述第二计数值达到第二预设值时，输出升压完成信号至所述组合电路；

所述寄存器预设电路包括第一电压预设挡位寄存器和第二电压预设挡位寄存器，所述第一电压预设挡位寄存器用于提供第一电压档位，所述第二电压预设挡位寄存器用于提供第二电压档位；

所述组合电路分别与所述系统时钟、所述稳定器、所述第一电压预设挡位寄存器、所述第二电压预设挡位寄存器连接，并用以连接至所述外部设备，用于在接收到所述第一电平的同步睡眠请求后，输出与所述第一电压档位对应的所述第一电位选择信号至所述稳定器，并输出所述第一时钟模式选择信号至所述系统时钟，在接收到所述异步唤醒请求后，输出所述第二组合时钟使能信号至所述系统时钟，在接收到所述第二电平的同步睡眠请求撤销后，输出与所述第二电压档位对应的所述第二电位选择信号至所述稳定器，在接收到所述升压完成信号后，输出所述第二时钟模式选择信号至所述系统时钟；

所述降压控制电路包括第一电压调节时间预设寄存器、第一时间计数器、第一相等比较器和第一同步逻辑子电路；其中，

所述第一时间计数器分别与所述PMU状态机、所述系统时钟、所述第一相等比较器、所述第一同步逻辑子电路连接，用于在接收到所述同步睡眠请求后进行降压调整时间的计数，得到所述第一计数值，并将所述第一计数值输出至所述第一相等比较器；

所述第一相等比较器分别与所述第一电压调节时间预设寄存器、所述第一同步逻辑子电路连接，用于在所述第一计数值与所述第一电压调节时间预设寄存器提供的第一预设值相等后，触发所述第一同步逻辑子电路输出降压完成信号分别给所述第一时间计数器和所述PMU状态机，以使所述第一时间计数器进行清0，以及使所述PMU状态机根据所述降压完成信号输出同步时钟使能信号至所述组合电路。

2.根据权利要求1所述电源管理系统，其特征在于，所述升压控制电路包括第二电压调节时间预设寄存器、第二时间计数器、第二相等比较器和第二同步逻辑子电路；其中，

所述第二时间计数器分别与所述PMU状态机、所述系统时钟、所述第二相等比较器、所述第二同步逻辑子电路连接，用于在接收到所述同步唤醒请求后进行升压调整时间的计数，得到所述第二计数值，并将所述第二计数值输出至所述第二相等比较器；

所述第二相等比较器分别与所述第二电压调节时间预设寄存器、所述第二同步逻辑子电路连接，用于在所述第二计数值与所述第二电压调节时间预设寄存器提供的第二预设值相等后，触发所述第二同步逻辑子电路输出升压完成信号分别给所述第二时间计数器和所述组合电路，以使所述第二时间计数器进行清0，以及使所述组合电路输出所述第二时钟模式选择信号至所述系统时钟。

3.根据权利要求1所述电源管理系统，其特征在于，所述组合电路包括通道选择器和逻辑门子电路；其中，

所述通道选择器的第一输入端与所述第一电压预设挡位寄存器连接，第二输入端与所述第二电压预设挡位寄存器连接，控制端与所述PMU状态机连接，用以输入所述同步睡眠请求，输出端与所述稳定器连接，所述通道选择器用于在接收到所述第一电平的同步睡眠请求后，输出所述第一电位选择信号至所述稳定器，以及在接收到所述第二电平的同步睡眠请求后，输出所述第二电位选择信号至所述稳定器；

所述逻辑门子电路分别与所述PMU状态机、所述升压控制电路和所述时钟系统连接，并用以连接至所述外部设备，用于在接收到所述同步时钟使能信号后，输出所述第一组合时钟使能信号至所述系统时钟，并在接收到所述异步唤醒请求后，输出所述第二组合时钟使能信号至所述系统时钟，以及在接收到所述同步睡眠请求后，输出所述第一时钟模式选择信号至所述系统时钟，并在接收到所述升压完成信号后，输出所述第二时钟模式选择信号至所述系统时钟。

4.根据权利要求3所述的电源管理系统，其特征在于，所述逻辑门子电路包括：第一或门、非门和第二或门；其中，

所述第一或门的第一输入端与所述PMU状态机连接，用以输入所述同步时钟使能信号，第二输入端用以连接至所述外部设备，以输入所述异步唤醒请求，输出端与所述系统时钟连接，所述第一或门用于在接收到所述同步时钟使能信号后，输出所述第一组合时钟使能信号至所述系统时钟，以及在接收到所述异步唤醒请求后，输出所述第二组合时钟使能信号至所述系统时钟；

所述非门的输入端与所述升压控制电路连接，用以输入所述升压完成信号，输出端与所述第二或门的第一输入端连接，所述非门用于对所述升压完成信号进行取反处理；

所述第二或门的第二输入端与所述PMU状态机连接，用以输入所述同步睡眠请求，输出端与所述系统时钟连接，所述第二或门用于在接收到所述同步睡眠请求后，输出所述第一时钟模式选择信号至所述系统时钟，以及在接收到取反处理后的升压完成信号后，输出所述第二时钟模式选择信号至所述系统时钟。

5.根据权利要求1所述的电源管理系统，其特征在于，所述第一电平为高电平，所述第二电平为低电平。

6.根据权利要求2所述的电源管理系统，其特征在于，所述系统还包括：系统总线，所述系统总线分别与所述第一电压预设挡位寄存器、所述第二电压预设挡位寄存器、所述第一电压调节时间预设寄存器和所述第二电压调节时间预设寄存器连接，用于向所述第一电压预设挡位寄存器配置所述第一电压档位，向所述第二电压预设挡位寄存器配置所述第二电压档位，向所述第一电压调节时间预设寄存器配置所述第一预设值，向所述第二电压调节时间预设寄存器配置所述第二预设值。

7.一种芯片设备，其特征在于，包括根据权利要求1-6中任一项所述的电源管理系统。

Images