CN112272022A - 一种低功耗外部中断唤醒电路及其控制方法 - Google Patents
一种低功耗外部中断唤醒电路及其控制方法 Download PDFInfo
- Publication number
- CN112272022A CN112272022A CN202011059029.9A CN202011059029A CN112272022A CN 112272022 A CN112272022 A CN 112272022A CN 202011059029 A CN202011059029 A CN 202011059029A CN 112272022 A CN112272022 A CN 112272022A
- Authority
- CN
- China
- Prior art keywords
- power supply
- level shifter
- external interrupt
- circuit
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种低功耗外部中断唤醒电路,包括:施密特触发器,包括用于接收外部中断信号的输入接口、用于控制外部中断信号使能的信号控制端、输出接口;第一反相器,其输入端与用于控制时钟模块电源的供电控制信号连接,其输出端与第一电平转换器的输入端连接;第一电平转换器,其输出端与第二电平转换器的输入端连接;第二电平转换器,包括两级供电,其第一级供电端与施密特触发器的输出接口连接,其输出端和与门的一个输入端连接;第三电平转换器,其输入端与供电控制信号连接,其输出端和与门的另一个输入端连接;与门,其输出用于控制底层电路供电的底层电路供电信号连接。
Description
技术领域
本发明涉及电路唤醒领域,具体涉及一种低功耗外部中断唤醒电路及其控制方法。
背景技术
随着万物互联、人工智能的兴起,出现越来越多的低成本、低功耗的无线通信方案,用于为物联网“最后一公里”问题提供解决办法,低功耗设计成为了各大芯片厂商的技术重点。
为实现极低的功耗,芯片常常需要在没有工作任务时进入无时钟、无供电或者小部分供电的深度睡眠状态,这种切断自身供电的“自杀式”断电对唤醒电路的设计提出了很高的要求,因此唤醒电路能否正常运转是整个芯片低功耗应用的关键核心。
低功耗应用中,芯片常常在没有工作任务时主动配置相关寄存器信号,关断大部分电源及所有时钟电路,从而进入深度睡眠状态,仅保留极少部分基础供电作唤醒激活逻辑使用。
常见的唤醒电路唤醒源主要来自机械按键产生的复位信号和外部设备产生的中断信号。通常情况下复位或中断信号直接给数字系统处理,周期性时钟电路的运转使得数字逻辑可以进行边沿检测识别此信号从而复位内部寄存器而作出响应。深度睡眠状态下数字逻辑复位部分处于无供电无时钟的状态,无法采用传统处理方法进行边沿检测,属于类上电过程的唤醒复位而非单纯的软复位过程,处理方法实现难度较大。
现有技术中,多采用不依赖时钟的数字组合逻辑实现电路的唤醒,但会成倍增加数字代码的规模和数字逻辑的复杂度,会显著增加常供电数字逻辑的功耗。
发明内容
为解决上述技术问题,本发明提供一种低功耗外部中断唤醒电路及其控制方法。
为解决上述技术问题,本发明采用如下技术方案:
一种低功耗外部中断唤醒电路,包括:
施密特触发器,包括用于接收外部中断信号的输入接口GPIO_RST_IN、用于控制外部中断信号使能的信号控制端GPIO_RST_EN、输出接口GPIO_RST_OUT;
第一反相器,其输入端与用于控制时钟模块电源VDD_RTC的供电控制信号PD_REG连接,其输出端与第一电平转换器的输入端连接;
第一电平转换器,其输出端与第二电平转换器的输入端连接;
第二电平转换器,包括两级供电,其第一级供电端与施密特触发器的输出接口连接,其输出端和与门的一个输入端连接;
第三电平转换器,其输入端与供电控制信号PD_REG连接,其输出端和与门的另一个输入端连接;
与门,其输出与用于控制底层电路供电的底层电路供电信号PD连接;
所述第一电平转换器、第三电平转换器均具有两级供电,所述第一电平转换器、所述第二电平转换器、第三电平转换器的第一级供电端掉电后能锁存上一时刻的输出。
进一步地,所述第二电平转换器包括第二反相器、第三反相器、MOS管M1、M2、M3、M4、M5、M6、M7,第二反相器、第三反相器的供电端分别与施密特触发器的输出接口GPIO_RST_OUT连接;第二反相器的输入端与第二电平转换器的输入端连接,其输出端与MOS管M1的栅极、第三反相器的输入端连接;MOS管M1的漏极与a点连接,源极接地;第三反相器的输出端与MOS管M2的栅极连接;MOS管M2的漏极与d点连接,源极接地;MOS管M3的栅极与c点连接,漏极与a点连接,源极接地;MOS管M4栅极与c点连接,漏极与恒定电源连接,源极与a点连接;MOS管M5的栅极与b点连接,漏极与d点连接,源极接地;MOS管M6的栅极与b点连接,漏极与恒定电源连接,源极与d点连接;MOS管M7的栅极与d点连接,漏极与恒定电源连接,源极与第二电平转换器的输出端连接;MOS管M8的栅极与d点连接,漏极与第二电平转换器的输出端连接,源极接地;a点与b点连接,c点与d点连接。
进一步地,第二电平转换器的第一级供电端为第二反相器和第三反相器的供电端,其第二级供电端为MOS管M4、M6、M7的漏极。
进一步地,MOS管M1、M2、M3、M5、M6为NMOS,MOS管M4、M6、M7为PMOS。
进一步地,所述恒定电源为VDD33电源或者VDD_SR电源。
进一步地,所述第一电平转换器、第三电平转换器的结构与第二电平转换器相同;所述第一电平转换器、第三电平转换器的第一级供电端与时钟模块电源VDD_RTC连接,第二级供电端与恒定电源连接。
一种低功耗外部中断唤醒电路的控制方法,在电路正常工作时屏蔽外部中断信号,包括以下步骤:
供电控制信号保持为供电状态,施密特触发器不使能,此时PD_REG和GPIO_RST_EN均为0,施密特触发器的输出为常高电平。
一种低功耗外部中断唤醒电路的控制方法,在电路处于深度睡眠状态下唤醒电路,包括以下步骤:
步骤一:配置施密特触发器使能,即GPIO_RST_EN为1,施密特触发器的输出从常高电平变为常低电平;
步骤二:配置供电控制信号为掉电状态,即PD_REG为1;
步骤三:向输入接口GPIO_RST_IN发出外部中断信号,启动底层电路;所述外部中断信号为高电平脉冲信号;
步骤四:底层电路重新启动后,输出复位信号到数字系统;数字系统复位后,配置PD_REG和GPIO_RST_EN为0。
优选地,步骤三中,所述外部中断信号在高电平状态下持续60微秒。
与现有技术相比,本发明的有益技术效果是:
1.唤醒电路利用带锁存功能的电平转换器的锁存时序,能够在底层电路深度睡眠状态下,输入持续时间较短的外部中断信号,对底层电路进行迅速唤醒;同时在其他工作状态下,能够屏蔽掉外部中断信号,使电路不对其做出响应;无需传统数字逻辑的主导参与,仅依靠模拟电路自身的电平转换,合理安排锁存时序,在无时钟信号无大部分供电的情况下实现了外部中断信号唤醒芯片的功能。
2.该电路仅需要极短的高电平脉冲来激发唤醒后续电路,适用于各种类型外部中断信号唤醒,实际上对脉冲信号宽度并没有像按键复位那样的严格要求,能广泛兼容各种类型的外部中断信号,具有普适性。
3.该电路核心器件是带锁存功能的电平转换器,外加逻辑门电路,使用的器件种类少数量少,占用版图面积较小,逻辑简单可靠,工作核电压0.9V,静态功耗较低,适用于低功耗应用。
附图说明
图1为本发明唤醒电路的结构示意图;
图2为本发明第二电平转换器的结构示意图;
图3为本发明其他工作状态下的仿真示意图;
图4为本发明深度睡眠状态下进行唤醒的仿真示意图;
图5为本发明功耗仿真结果图表。
具体实施方式
下面结合附图对本发明的一种优选实施方式作详细的说明。
本发明旨在提出这样一种低功耗外部中断唤醒电路,该电路由于工作在深度睡眠状态下,无时钟无供电,需突破传统复位电路中数字主导参与进行边沿检测的思路,引入新的唤醒电路原理,无需数字逻辑的主导参与,外部中断激励强迫其模拟电路部分强制开启电源和时钟,从而复位整个芯片电路。相比按键复位信号,外部中断信号持续高电平时间较短,一般只有数个时钟周期时间,意味着唤醒电路要能接受外部中断脉冲极短的持续时间,不依赖脉冲电平的持续时间是唤醒电路成功的关键。外部中断唤醒电路大部分时间处于常开被动等待过程,故静态功耗不能太高,否则有悖于低功耗应用的基本原则,且希望电路结构简单规模小,这样既能保证低功耗应用,还能保证其可靠性。
本发明中的唤醒电路除了具有深度睡眠状态下唤醒功能外,在其他工作状态下外部中断信号不影响时钟和电源正常工作,即屏蔽掉外部中断信号,以使模拟电路不对其作出响应。
如图1所示,一种低功耗外部中断唤醒电路,包括:
施密特触发器1,包括用于接收外部中断信号的输入接口GPIO_RST_IN、用于控制外部中断信号使能的信号控制端GPIO_RST_EN,以及输出接口GPIO_RST_OUT;
第一反相器2,其输入端与用于控制时钟模块电源VDD_RTC的供电控制信号(PD_REG)连接,其输出端与第一电平转换器的输入端连接;
第一电平转换器3,其输出端与第二电平转换器的输入端连接;
第二电平转换器4,包括两级供电,其第一级供电端与施密特触发器的输出接口连接,其输出端和与门的一个输入端连接;
第三电平转换器7,其输入端与供电控制信号PD_REG连接,其输出端和与门的另一个输入端连接;
与门6,其输出与用于控制底层电路供电的底层电路供电信号PD连接;
所述第一电平转换器、第三电平转换器均具有两级供电,所述第一电平转换器、第二电平转换器、第三电平转换器的第一级供电端掉电后能锁存上一时刻的输出。
本发明提出的低功耗外部中断唤醒电路相关接口包括三大类接口,分别输入信号接口、输出信号接口和电源接口。
输入信号接口包括用于接收外部中断信号的输入接口GPIO_RST_IN、用于控制外部中断信号使能的信号控制端GPIO_RST_EN、来自寄存器或状态机输出的时钟模块电源关断控制信号LDO_RTC_PD和RC32K_PD、底层电路上电重新启动后的延时输出POR_RTC,共5个接口;其中LDO_RTC_PD和RC32K_PD统称为供电控制信号PD_REG。
输出信号接口包括最终直接作用于底层电路的时钟模块电源关断控制信号LDO_RTC_PD_OUT和RC32K_PD_OUT、给数字系统的复位信号RSTN_to_Dig,共3个接口;LDO_RTC_PD_OUT和RC32K_PD_OUT统称为底层电路供电信号PD。
电源接口包括时钟模块电源VDD_RTC、优先级最高的逻辑电路供电VDD_SR、优先级最高的整形电路供电VDD33、回流地VSS,共4个接口;这里使用时钟模块电源VDD_RTC,是因为来自寄存器或状态机输出的控制信号LDO_RTC_PD和RC32K_PD属于VDD_RTC电源域,出于为保证该控制信号在某些工作状态下能正常通断的隔离考虑。
本发明提出的低功耗外部中断唤醒电路包括三部分。
第一部分是外部中断信号输入整形电路8,外部中断信号通过PAD输入施密特触发器,将波形上不稳定的波动毛刺平滑化,施密特触发器有用于控制外部中断信号使能的信号控制端GPIO_RST_EN,该信号为高时使能施密特触发器输出来自PAD的中断信号,该信号为低时该模块输出常高。
第二部分是外部中断信号唤醒复位核心电路9,来自寄存器或状态机输出的供电控制信号PD_REG输入分为两路,上面支路属于唤醒复位支路,供电控制信号首先经过反相器,再经过带锁存功能的第一电平转换器,再经过同样带锁存功能的第二电平转换器,最后和与门连接;第二电平转换器第一级供电来自外部中断信号经过整形后的输出,第二级供电为VDD33或VDD_SR,上电后基本不掉电;第二电平转换器能实现如下功能:第二级供电上电输出设为默认值1,第一级供电端和第二级供电端均正常供电时,第二电平转换器就是一个普通的电平转换器,其第一级供电掉电后能锁住掉电前(即上一时刻)的输出值,正是依靠第二电平转换器这种特殊的锁存时序实现的;外部中断信号一开始为常低电平,之后短暂出现高电平脉冲,之后变回常低电平,第一级供电来源于外部中断信号短暂的高电平脉冲,此时第二电平转换器能短暂地作为传输缓冲器使用,只需保证传输缓冲器前后时刻锁存值相异即可实现短双边沿脉冲到单边沿信号转变,将这个信号直接作用在底层电路供电信号PD端口,实现底层电路的重新开启,本发明的控制方法使得唤醒后此处能够不再钳位控制信号,即唤醒后使唤醒电路失效;下面支路为传输支路,只有一个同样的第三电平转换器,正常工作时就是一个普通的电平转换器,第一级供电掉电后能锁存住上一时刻的输出,上下支路再相与输出,直接作用于底层电路的PD端口。
第三部分是复位信号电路,复位信号是RC32K时钟启动后经过特定时长的延时,输出的高电平信号,复位信号RSTN_to_Dig传输给数字系统;复位信号为边沿触发,即复位信号从低电平到高电平时,数字系统将各其各参数进行重置,恢复至默认值。
第一电平转换器、第二电平转换器、第三电平转换器的结构相同,但第一电平转换器、第三电平转换器的第一级供电端所连接的电源不同,第一电平转换器、第三电平转换器的第一级供电端与时钟模块电源VDD_RTC连接,而第二电平转换器的第一级供电端与施密特触发器的输出接口连接。
第一电平转换器、第二电平转换器、第三电平转换器其他功能为电平电压在不同系统中的适配,不具有将高电平和低电平相互转换的功能。
如图2所示,所述第二电平转换器包括第二反相器10、第三反相器20、MOS管M1、M2、M3、M4、M5、M6、M7,第二反相器、第三反相器的供电端分别与施密特触发器的输出接口GPIO_RST_OUT连接;第二反相器的输入端与第二电平转换器的输入端连接,其输出端与MOS管M1的栅极、第三反相器的输入端连接;MOS管M1的漏极与a点连接,源极接地;第三反相器的输出端与MOS管M2的栅极连接;MOS管M2的漏极与d点连接,源极接地;MOS管M3的栅极与c点连接,漏极与a点连接,源极接地;MOS管M4栅极与c点连接,漏极与恒定电源连接,源极与a点连接;MOS管M5的栅极与b点连接,漏极与d点连接,源极接地;MOS管M6的栅极与b点连接,漏极与恒定电源连接,源极与d点连接;MOS管M7的栅极与d点连接,漏极与恒定电源连接,源极与第二电平转换器的输出端连接;MOS管M8的栅极与d点连接,漏极与第二电平转换器的输出端连接,源极接地;a点与b点连接,c点与d点连接。
本发明中的电平转换器由MOS管、反相器组成,反相器接入第一级供电,上部的MOS管接入第二级供电,实现第一级供电掉电时的锁存功能。
具体地,第二电平转换器的第一级供电端为第二反相器和第三反相器的供电端,其第二级供电端为MOS管M4、M6、M7的漏极。
具体地,MOS管M1、M2、M3、M5、M6为NMOS,MOS管M4、M6、M7为PMOS。
具体地,所述恒定电源为VDD33电源或者VDD_SR电源。
下面结合仿真结果来对电路进行具体的时序分析。通常外部中断信号从芯片GPIO管脚上输入进来,可能不经过GPIO的GPI或ANA通路,只是借用芯片GPIO管脚PAD上接进来,是个高电平脉冲,持续时间比较短仅为两三个时钟周期,这里结合电路32KHz的时钟周期,将外部中断信号优选为高电平持续60us的脉冲,该电路要实现的功能是其它工作状态屏蔽中断和深度睡眠状态唤醒电路,根据上述功能分情况具体讨论。
其他工作状态即非深度睡眠状态,底层电路包括RC32K时钟和LDO。
在其他工作状态下,本发明提供一种低功耗外部中断唤醒电路的控制方法,在电路正常工作时屏蔽外部中断信号,包括以下步骤:
供电控制信号保持为供电状态,施密特触发器不使能,此时PD_REG和GPIO_RST_EN均为0,施密特触发器的输出为常高电平。
其它工作状态下,VDD_RTC供电和底层电路供电均正常存在,数字系统可以运转,此时数字系统配置PD_REG和GPIO_RST_EN为0,即VDD_RTC不断电正常供电,RC32K时钟正常工作,外部中断信号输入整形电路不使能,输出常高电平,此时不管外部中断信号是否输入,施密特触发器的输出锁死为常高电平,第二部分电路中的唤醒复位支路就是普通的电平转换器,上面支路输出为1,下面的传输支路也是普通的电平转换器,输出为0,上下支路相与输出为0,底层电路供电信号PD为0,底层电路正常供电;由于RC32K时钟未关断,复位信号保持常高,结果是数字电路的供电VDD_RTC、RC32K时钟均未变化、复位信号也未拉低,此时达到了屏蔽外部中断信号的功能,仿真结果如图3。
深度睡眠状态下,本发明提供一种低功耗外部中断唤醒电路的控制方法,在电路处于深度睡眠状态下唤醒电路,包括以下步骤:
步骤一:配置施密特触发器使能,即GPIO_RST_EN为1,施密特触发器的输出从常高电平变为常低电平;
步骤二:配置供电控制信号为掉电状态,即PD_REG为1;
步骤三:向输入接口GPIO_RST_IN发出外部中断信号,启动底层电路;所述外部中断信号为高电平脉冲信号;
步骤四:底层电路重新启动后,输出复位信号到数字系统;数字信号复位后,配置PD_REG和GPIO_RST_EN为0。
电路进入深度睡眠之前数字系统会先配置GPIO_RST_EN为1,再配置PD_REG也为1,即将施密特触发器处于使能状态,使第二电平转换器的第一级供电直接来自外部中断信号,开始时并无外部中断信号输入,第一级供电此时相当于由常高变为暂时的0,即掉电,第二电平转换器锁存掉电前的1,上面支路输出为1,接着相继电源供电VDD_RTC掉电,由于PD_REG变化快于电源供电VDD_RTC掉电过程,第一电平转换器、第三电平转换器锁存的是PD_REG变化为1后的值,即第一电平转换器锁存0,第三电平转换器锁存1,故上下支路相与为1作用于底层电路使LDO和RC32K时钟保持为关断状态,稳定顺利地进入深度睡眠状态;某一时刻,外部中断信号通过芯片GPIO管脚接进来,使得第二电平转换器的第一级供电短暂拉高,将第一电平转换器在进入深度睡眠状态后锁存的0值短暂导通传输给第二电平转换器,而当外部中断信号高电平结束回低后,第二电平转换器也能将掉电前传输的0值锁存输出,故上面支路输出在外部中断信号激励下由高变低,下面支路依然为锁存的1值输出,故相与之后为由高到低,能持续开启底层电路供电,RC32K时钟开启后经过一段延时会产生复位信号直接输出给数字系统,此时复位信号由低电平拉高,数字系统开始按照既定时序逐步配置相关寄存器激活相应模块,经过一段时间后数字系统配置PD_REG和GPIO_RST_EN为0,此时第二部分下面支路输出为0,第二电平转换器已变为普通的电平转换器输出1,上面支路输出为1,相与后输出为0,实现底层电路稳定持续开启。唤醒瞬间主要依靠上面支路置0,唤醒之后稳定开启主要依靠下面支路传输0。由于核心原理是利用第二电平转换器第一级供电的短暂导通来传输前面锁存值0,所以本发明对外部中断信号的高电平脉冲持续时间没有严格要求,按照产生外部中断信号的外部设备常规惯例即可,仿真结果如图4。
图3和图4中竖直虚线为外部中断信号输入时刻。
优选地,步骤三中,所述外部中断信号在高电平状态下持续60微秒。
图5为本发明的功耗;图5中tt、ss、ff为ic工艺仿真时的术语。
由于唤醒电路属于被动接收激励的电路,需要常开,所以静态功耗不能太高。本发明电路使用的器件比较简单,主要为带锁存器的电平转换器、与门、传输门、反相器及TIEH/L、施密特触发器等简单器件,数量也不多,所以静态功耗比较低,另外为与芯片核电压0.9V保持一致,本发明电路主要电压保持为0.9V,故静态功耗会更低。图5列出了本发明电路的静态功耗,最大静态功耗不超过2nA。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内,不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立技术方案,说明书的这种叙述方式仅仅是为了清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (9)
1.一种低功耗外部中断唤醒电路,其特征在于:包括:
施密特触发器(1),包括用于接收外部中断信号的输入接口(GPIO_RST_IN)、用于控制外部中断信号使能的信号控制端(GPIO_RST_EN),以及输出接口(GPIO_RST_OUT);
第一反相器(2),其输入端与用于控制时钟模块电源(VDD_RTC)的供电控制信号(PD_REG)连接,其输出端与第一电平转换器的输入端连接;
第一电平转换器(3),其输出端与第二电平转换器的输入端连接;
第二电平转换器(4),包括两级供电,其第一级供电端与施密特触发器的输出接口连接,其输出端和与门的一个输入端连接;
第三电平转换器(7),其输入端与供电控制信号(PD_REG)连接,其输出端和与门的另一个输入端连接;
与门(6),其输出与用于控制底层电路供电的底层电路供电信号(PD)连接;
所述第一电平转换器、第三电平转换器均具有两级供电,所述第一电平转换器、第二电平转换器、第三电平转换器的第一级供电端掉电后能锁存上一时刻的输出。
2.根据权利要求1所述的低功耗外部中断唤醒电路,其特征在于,所述第二电平转换器包括第二反相器(10)、第三反相器(20)、MOS管M1、M2、M3、M4、M5、M6、M7,第二反相器、第三反相器的供电端分别与施密特触发器的输出接口(GPIO_RST_OUT)连接;第二反相器的输入端与第二电平转换器的输入端连接,其输出端与MOS管M1的栅极、第三反相器的输入端连接;MOS管M1的漏极与a点连接,源极接地;第三反相器的输出端与MOS管M2的栅极连接;MOS管M2的漏极与d点连接,源极接地;MOS管M3的栅极与c点连接,漏极与a点连接,源极接地;MOS管M4栅极与c点连接,漏极与恒定电源连接,源极与a点连接;MOS管M5的栅极与b点连接,漏极与d点连接,源极接地;MOS管M6的栅极与b点连接,漏极与恒定电源连接,源极与d点连接;MOS管M7的栅极与d点连接,漏极与恒定电源连接,源极与第二电平转换器的输出端连接;MOS管M8的栅极与d点连接,漏极与第二电平转换器的输出端连接,源极接地;a点与b点连接,c点与d点连接。
3.根据权利要求2所述的低功耗外部中断唤醒电路,其特征在于,第二电平转换器的第一级供电端为第二反相器和第三反相器的供电端,其第二级供电端为MOS管M4、M6、M7的漏极。
4.根据权利要求2所述的低功耗外部中断唤醒电路,其特征在于,MOS管M1、M2、M3、M5、M6为NMOS,MOS管M4、M6、M7为PMOS。
5.根据权利要求1所述的低功耗外部中断唤醒电路,其特征在于,所述第一电平转换器、第三电平转换器的结构与第二电平转换器相同;所述第一电平转换器、第三电平转换器的第一级供电端与时钟模块电源(VDD_RTC)连接,第二级供电端与恒定电源连接。
6.根据权利要求2或5所述的低功耗外部中断唤醒电路,其特征在于,所述恒定电源为VDD33电源或者VDD_SR电源。
7.一种如权利要求1-6中任一项所述低功耗外部中断唤醒电路的控制方法,在电路正常工作时屏蔽外部中断信号,包括以下步骤:
供电控制信号保持为供电状态,施密特触发器不使能,此时PD_REG和GPIO_RST_EN均为0,施密特触发器的输出为常高电平。
8.一种如权利要求1-6中任一项所述低功耗外部中断唤醒电路的控制方法,在电路处于深度睡眠状态下唤醒电路,包括以下步骤:
步骤一:配置施密特触发器使能,即GPIO_RST_EN为1,施密特触发器的输出从常高电平变为常低电平;
步骤二:配置供电控制信号为掉电状态,即PD_REG为1;
步骤三:向输入接口GPIO_RST_IN发出外部中断信号,启动底层电路;所述外部中断信号为高电平脉冲信号;
步骤四:底层电路重新启动后,输出复位信号到数字系统;数字系统复位后,配置PD_REG和GPIO_RST_EN为0。
9.根据权利要求8所述的低功耗外部中断唤醒电路的控制方法,其特征在于,步骤三中,所述外部中断信号在高电平状态下持续60微秒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011059029.9A CN112272022B (zh) | 2020-09-30 | 2020-09-30 | 一种低功耗外部中断唤醒电路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011059029.9A CN112272022B (zh) | 2020-09-30 | 2020-09-30 | 一种低功耗外部中断唤醒电路及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112272022A true CN112272022A (zh) | 2021-01-26 |
CN112272022B CN112272022B (zh) | 2022-11-08 |
Family
ID=74337035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011059029.9A Active CN112272022B (zh) | 2020-09-30 | 2020-09-30 | 一种低功耗外部中断唤醒电路及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112272022B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114387932A (zh) * | 2022-01-18 | 2022-04-22 | 北京奕斯伟计算技术有限公司 | 保护电路及保护方法、输出单元、源极驱动器及显示设备 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04308475A (ja) * | 1991-04-05 | 1992-10-30 | Hitachi Ltd | インバータ装置及びその信号レベル変換回路 |
JP2004139594A (ja) * | 2002-10-15 | 2004-05-13 | Samsung Electronics Co Ltd | 内部供給電圧のパワーアップ傾きを制御するための内部電圧変換器構造 |
CN103412509A (zh) * | 2013-08-29 | 2013-11-27 | 灿芯半导体(上海)有限公司 | 低功耗自断电电路及其电平转换电路 |
CN104135270A (zh) * | 2014-07-17 | 2014-11-05 | 青岛歌尔声学科技有限公司 | 高脉冲输出电路及应用高脉冲输出电路的设备 |
CN106802709A (zh) * | 2016-11-28 | 2017-06-06 | 珠海格力电器股份有限公司 | 低功耗电路及其控制方法 |
US20190079575A1 (en) * | 2017-09-12 | 2019-03-14 | Ambiq Micro, Inc. | Very Low Power Microcontroller System |
CN109557861A (zh) * | 2018-12-25 | 2019-04-02 | 江苏旭微科技有限公司 | 跨电压域的电源管理电路 |
CN109858600A (zh) * | 2019-03-13 | 2019-06-07 | 高恬溪 | 一种低功耗防盗报警rfid标签 |
CN110264694A (zh) * | 2019-07-09 | 2019-09-20 | 杭州博联智能科技股份有限公司 | 低功耗实现电路、方法、wifi模块以及遥控器 |
-
2020
- 2020-09-30 CN CN202011059029.9A patent/CN112272022B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04308475A (ja) * | 1991-04-05 | 1992-10-30 | Hitachi Ltd | インバータ装置及びその信号レベル変換回路 |
JP2004139594A (ja) * | 2002-10-15 | 2004-05-13 | Samsung Electronics Co Ltd | 内部供給電圧のパワーアップ傾きを制御するための内部電圧変換器構造 |
CN103412509A (zh) * | 2013-08-29 | 2013-11-27 | 灿芯半导体(上海)有限公司 | 低功耗自断电电路及其电平转换电路 |
CN104135270A (zh) * | 2014-07-17 | 2014-11-05 | 青岛歌尔声学科技有限公司 | 高脉冲输出电路及应用高脉冲输出电路的设备 |
CN106802709A (zh) * | 2016-11-28 | 2017-06-06 | 珠海格力电器股份有限公司 | 低功耗电路及其控制方法 |
US20190079575A1 (en) * | 2017-09-12 | 2019-03-14 | Ambiq Micro, Inc. | Very Low Power Microcontroller System |
CN109557861A (zh) * | 2018-12-25 | 2019-04-02 | 江苏旭微科技有限公司 | 跨电压域的电源管理电路 |
CN109858600A (zh) * | 2019-03-13 | 2019-06-07 | 高恬溪 | 一种低功耗防盗报警rfid标签 |
CN110264694A (zh) * | 2019-07-09 | 2019-09-20 | 杭州博联智能科技股份有限公司 | 低功耗实现电路、方法、wifi模块以及遥控器 |
Non-Patent Citations (3)
Title |
---|
JIN-HYEOK BAEK: "A sub-0.85V, 6.4GBP/S/Pin TX-Interleaved Transceiver with Fast Wake-Up Time Using 2-Step Charging Control and VOHCalibration in 20NM DRAM Process", 《2018 IEEE SYMPOSIUM ON VLSI CIRCUITS》 * |
李镇: "低功耗格雷码计数器ASIC设计", 《工业控制计算机》 * |
石广源等: "一种实用的RS-232电平检测电路", 《辽宁大学学报(自然科学版)》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114387932A (zh) * | 2022-01-18 | 2022-04-22 | 北京奕斯伟计算技术有限公司 | 保护电路及保护方法、输出单元、源极驱动器及显示设备 |
CN114387932B (zh) * | 2022-01-18 | 2022-12-16 | 北京奕斯伟计算技术股份有限公司 | 保护电路及保护方法、输出单元、源极驱动器及显示设备 |
Also Published As
Publication number | Publication date |
---|---|
CN112272022B (zh) | 2022-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750680B2 (en) | Automatic extension of clock gating technique to fine-grained power gating | |
US7437800B2 (en) | Clock gating circuit | |
CN110334445A (zh) | 一种低功耗设计的控制方法 | |
US6429698B1 (en) | Clock multiplexer circuit with glitchless switching | |
US7683697B2 (en) | Circuitry and method for buffering a power mode control signal | |
US20080315932A1 (en) | Pulsed state retention power gating flip-flop | |
CN112272022B (zh) | 一种低功耗外部中断唤醒电路及其控制方法 | |
CN116700412A (zh) | 低功耗系统、微控制器、芯片及控制方法 | |
CN112202432B (zh) | 一种低功耗按键和外部中断兼容唤醒电路及其控制方法 | |
US8738940B2 (en) | Power controller for SoC power gating applications | |
Mahmoodi-Meimand et al. | Self-precharging flip-flop (SPFF): A new level converting flip-flop | |
CN219574672U (zh) | 低功耗系统、微控制器及芯片 | |
CN100412754C (zh) | 电源电压产生电路 | |
JP2005517338A (ja) | 低消費電力のディジタル電子回路 | |
KR101188781B1 (ko) | 임계 전압 스케일링 또는 스택 구조의 트랜지스터를 이용한 저전력 래치 장치 | |
JPH10116131A (ja) | クロック信号制御回路およびクロック信号制御方式 | |
CN111462789A (zh) | 用于减少漏电流的装置及方法 | |
CN103973267A (zh) | 具有电源模式控制缓冲器的电子器件 | |
CN111338460B (zh) | 电子装置以及供电方法 | |
Li et al. | A transmission gate flip-flop based on dual-threshold CMOS techniques | |
CN100389373C (zh) | 电源电压产生电路 | |
CN220947579U (zh) | 休眠唤醒电路及汽车、车载电子设备 | |
CN220671926U (zh) | 一种pmu、唤醒电路和mcu | |
CN220795674U (zh) | Mcu的低功耗定时器 | |
CN112838845B (zh) | 低功耗触发器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |