TWI700914B - 時脈資料回復裝置 - Google Patents

時脈資料回復裝置 Download PDF

Info

Publication number
TWI700914B
TWI700914B TW107115485A TW107115485A TWI700914B TW I700914 B TWI700914 B TW I700914B TW 107115485 A TW107115485 A TW 107115485A TW 107115485 A TW107115485 A TW 107115485A TW I700914 B TWI700914 B TW I700914B
Authority
TW
Taiwan
Prior art keywords
channel
slave
slave channel
phase
charge pump
Prior art date
Application number
TW107115485A
Other languages
English (en)
Other versions
TW201946411A (zh
Inventor
劉劍
管繼孔
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW201946411A publication Critical patent/TW201946411A/zh
Application granted granted Critical
Publication of TWI700914B publication Critical patent/TWI700914B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0332—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with an integrator-detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明揭露了一種時脈資料回復裝置，能夠以精簡的架構運作於複數模式之一。該時脈資料回復裝置之一實施例包含一主控通道電路與複數從屬通道電路。該主控通道電路包含：一時脈倍頻單元，包含一相位頻率偵測器、一電荷泵、一低通濾波器、一壓控振盪器、以及一迴路除法器；一主控通道採樣電路，耦接該壓控振盪器；一主控通道相位偵測器，耦接該主控通道採樣電路；以及一主控通道多工器，耦接於該主控通道相位偵測器與該電荷泵之間，以及耦接於該相位頻率偵測器與該電荷泵之間。每個從屬通道電路包含：一從屬通道採樣電路；一從屬通道相位偵測器，耦接該從屬通道採樣電路，以及耦接該主控通道多工器；一從屬通道數位迴路濾波器，耦接該從屬通道相位偵測器；一相位旋轉器，耦接該從屬通道數位迴路濾波器以及該壓控振盪器；以及一從屬通道多工器，耦接於該壓控振盪器與該從屬通道採樣電路之間，以及耦接於該相位旋轉器與該從屬通道採樣電路之間，其中該主控通道多工器與每個從屬通道多工器被適當設定，使得該時脈資料回復裝置運作於該複數模式之一。

Description

時脈資料回復裝置
本發明是關於時脈資料回復裝置，尤其是關於能夠以精簡的架構運作於複數模式之一的時脈資料回復裝置。
傳統的時脈資料回復（clock data recovery, CDR）裝置包括類比CDR裝置、數位CDR裝置、以及結合類比CDR裝置與數位CDR裝置的結合式CDR（combined CDR）裝置。如圖1所示，類比CDR裝置100包含資料採樣器（data sampler, DS）110、邊緣採樣器（edge sampler, ES）120、相位偵測器（phase detector, PD）130、電荷泵（charge pump, CP）140、低通濾波器（low pass filter, LPF）150、以及壓控振盪器（voltage-controlled oscillator, VCO）160。如圖2所示，數位CDR裝置200包含資料採樣器210、邊緣採樣器220、相位偵測器230、數位迴路濾波器（digital loop filter, DLF）240、相位旋轉器（phase rotator, PR）250、以及時脈倍頻單元（clock multiplication unit, CMU）260，其中時脈倍頻單元（或稱鎖相迴路）260包含相位頻率偵測器、電荷泵、低通濾波器、壓控振盪器與迴路除法器。如圖3所示，混合式CDR裝置300除包含前述類比CDR裝置100與數位CDR裝置200之元件外，進一步包含一多工器（multiplexer）310，用來於混合式CDR裝置300作為類比CDR裝置時輸出壓控振盪器160之時脈，以及用來於混合式CDR裝置300作為數位CDR裝置時輸出相位旋轉器250之時脈。由於上述三種CDR裝置之元件與運作為本領域之通常知識，其細節在此省略。
承上所述，結合式CDR裝置300可以被設定為類比CDR裝置或數位CDR裝置，以因應不同應用需求。然而，結合式CDR裝置300除包含電荷泵140、低通濾波器150與壓控振盪器160外，也包含時脈倍頻單元260具有電荷泵、低通濾波器與壓控振盪器，因此，結合式CDR裝置300有部分電路是重複/相仿的，其導致電路面積的增加與成本的浪費。另外，在多通道（multilane）的應用中，若每個通道的CDR裝置都是結合式CDR裝置以便被選擇性地設定為類比CDR裝置與數位CDR裝置之一，整體的電路面積將相當大，不利於電路微型化（circuit miniaturization），且不具成本效益（not cost-effective）。
本發明之一目的在於提供一種時脈資料回復裝置，以避免先前技術的問題。
本發明包含一種時脈資料回復裝置，能夠以精簡的架構運作於複數模式之一。該時脈資料回復裝置之一實施例包含一主控通道電路與複數從屬通道電路。該主控通道電路包含：一時脈倍頻單元，包含一相位頻率偵測器、一電荷泵、一低通濾波器、一壓控振盪器、以及一迴路除法器；一主控通道採樣電路，耦接該壓控振盪器；一主控通道相位偵測器，耦接該主控通道採樣電路；以及一主控通道多工器，耦接於該主控通道相位偵測器與該電荷泵之間，以及耦接於該相位頻率偵測器與該電荷泵之間。每個從屬通道電路包含：一從屬通道採樣電路；一從屬通道相位偵測器，耦接該從屬通道採樣電路，以及耦接該主控通道多工器；一從屬通道數位迴路濾波器，耦接該從屬通道相位偵測器；一相位旋轉器，耦接該從屬通道數位迴路濾波器以及該壓控振盪器；以及一從屬通道多工器，耦接於該壓控振盪器與該從屬通道採樣電路之間，以及耦接於該相位旋轉器與該從屬通道採樣電路之間，其中該主控通道多工器與每個從屬通道多工器被適當設定，使得該時脈資料回復裝置運作於該複數模式之一。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本發明包含時脈資料回復裝置，能夠以精簡的架構運作於複數模式之一，故本發明利於電路微型化且具有成本效益。
圖4顯示本發明之時脈資料回復（clock data recovery, CDR）裝置的一實施例。圖4之CDR裝置400包含一主控通道電路410與複數從屬通道電路420（例如：三個從屬通電路420），其中主控通道電路410耦接一主控通道訊號輸入端，輸出一輸出時脈CLKVCO 至每個從屬通道電路420（例如：輸出該輸出時脈CLKVCO 至圖8之每個從屬通道電路420的相位旋轉器840與從屬通道多工器850），每個從屬通道電路420耦接一從屬通道訊號輸入端，並輸出一相位偵測訊號SPD （例如：圖8之從屬通道相位偵測器820所輸出的相位偵測訊號）至主控通道電路410。主控通道電路410之一實施例如圖5所示，包含一時脈倍頻單元（clock multiplication unit, CMU）510、一主控通道採樣電路（master lane sampling circuit, ML-SC）520、一主控通道相位偵測器（master lane phase detector, ML-PD）530、以及一主控通道多工器（master lane multiplexer, ML-MUX）540，其中CMU 510、ML-SC 520、ML-PD 530、以及ML-MUX 540的每一個單獨而言可藉由已知的技術來實現。CMU 510之一實施例如圖6所示，包含一相位頻率偵測器（phase frequency detector, PFD）610、一電荷泵（charge pump, CP）620、一低通濾波器（low pass filter, LPF）630、一壓控振盪器（voltage-controlled oscillator, VCO）640、以及一迴路除法器（loop divider, LD）650，其中PFD 610耦接前述主控通道訊號輸入端以及透過ML-MUX 540耦接CP 620，PFD 610能夠接收一主控通道訊號（例如：時脈訊號）並將其作為一參考訊號，以使CMU 510產生一輸出時脈；此外，PFD 610、CP 620、LPF 630、VCO 640、以及LD 650的每一個單獨而言可藉由已知的技術來實現。ML-SC 520之一實施例如圖7所示，包含一主控通道資料採樣器（master lane data sampler, ML-DS）710與一主控通道邊緣採樣器（master lane edge sampler, ML-ES）720， ML-DS 710與ML-ES 720耦接該主控通道訊號輸入端以接收該主控通道訊號，ML-DS 710與ML-ES 720也耦接VCO 640，以依據VCO 640之輸出時脈來執行採樣，ML-DS 710另耦接一主控通道訊號輸出端，以輸出資料採樣訊號；此外，ML-DS 710與ML-ES 720的每一個單獨而言可藉由已知的技術來實現。ML-PD 530耦接ML-SC 520，以依據ML-DS 710與ML-ES 720之採樣結果通過簡單邏輯運算產生一偵測訊號。ML-MUX 540耦接於ML-PD 530與CP 620之間，以及耦接於PFD 610與CP 620之間，是依據CDR裝置400之運作模式被設定，以執行電性連接（詳如後述）。值得注意的是，依據應用需求（亦即使用者所需要的CDR裝置400之運作模式），ML-MUX 540被一次性地設定（設定不可變更），或者被適應性地設定（設定可變更）。
每個從屬通道電路420之一實施例如圖8所示，包含一從屬通道採樣電路（slave lane sampling circuit, SL-SC）810、一從屬通道相位偵測器（slave lane phase detector, SL-PD）820、一從屬通道數位迴路濾波器（slave lane digital loop filter, SL-DLF）830、一相位旋轉器（phase rotator, PR）840、以及一從屬通道多工器（salve lane multiplexer, SL-MUX）850，其中SL-SC 810、SL-PD 820、SL-DLF 830、PR 840、以及ML-MUX 850的每一個單獨而言可藉由已知的技術來實現。SL-SC 810之一實施例如圖9所示，包含一從屬通道資料採樣器（slave lane data sampler, SL-DS）910與一從屬通道邊緣採樣器（slave lane edge sampler, SL-ES）920，SL-DS 910與SL-ES 920均耦接前述從屬通道訊號輸入端，並經由SL-MUX 850耦接PR 840或VCO 640，從而依據PR 840或VCO 640之輸出時脈來執行採樣操作，另外，SL-DS 910另耦接一從屬通道訊號輸出端，以輸出資料採樣訊號；此外，SL-DS 910與SL-ES 920的每一個單獨而言可藉由已知的技術來實現。SL-PD 820耦接SL-SC 810，以依據SL-DS 910與SL-ES 920之採樣結果通過簡單邏輯運算產生一偵測訊號，從而將該偵測訊號輸出至SL-DLF 830以及ML-MUX 540。SL-DLF 830耦接SL-PD 820，以依據該偵測訊號產生一相位選擇訊號。PR 840耦接VCO 640與SL-DLF 830，以依據VCO 640之輸出時脈產生多個頻率相同但相位不同的時脈，並依據SL-DLF 830的相位選擇訊號輸出該些時脈之一給SL-MUX 850。SL-MUX 850耦接於VCO 640與SL-SC 810之間，以及耦接於PR 840與SL-SC 810之間，是依據CDR裝置400之運作模式被設定，以執行電性連接（詳如後述）。值得注意的是，依據應用需求（亦即使用者所需要的CDR裝置400之運作模式），每個SL-MUX 850被一次性地設定（設定不可變更），或者被適應性地設定（設定可變更）。
前述複數模式之一實施例包含一第一模式（例如：適用於高解析度多媒體介面（High Definition Multimedia Interface, HDMI）協議的數位CDR模式）、一第二模式（例如：適用於HDMI協議的混合式CDR（hybrid CDR）模式）、一第三模式（例如：適用於顯示埠（DisplayPort）協議之單通道（主要通道）的類比CDR模式）、一第四模式（例如：適用於DisplayPort協議單通道（從屬通道）的類比CDR模式）、以及一第五模式（例如：適用於DisplayPort協議之二/四通道的混合式CDR模式）。
當CDR裝置400運作於前述第一模式時，ML-MUX 540電性連接PFD 610與CP 620、電性斷開ML-PD 530與CP 620、以及電性斷開每個SL-PD 820與CP 620；此時，主控通道電路410的運作等同於一CMU的運作，更詳細地說，CMU 510將前述主控通道訊號（例如：來自HDMI協議之時脈通道的時脈訊號）作為一參考時脈，從而令VCO 640輸出一第一模式輸出時脈（例如：該第一模式輸出時脈包含一同相時脈CKI與一正交相時脈CKQ，其中該二時脈之頻率相同，相位差為九十度）給每個從屬通道電路420的PR 840。當CDR裝置400運作於該第一模式時，每個從屬通道電路420的運作等同於一數位CDR電路的運作，其中每個SL-MUX 850電性連接PR 840與SL-SC 810，並電性斷開VCO 640與SL-SC 810。
當CDR裝置400運作於前述第二模式時，ML-MUX 540電性連接該些SL-PD 820的一被選擇相位偵測器與CP 620、電性斷開其它SL-PD 820（亦即不包含該被選擇相位偵測器的每個從屬通道電路420的SL-PD 820）與CP 620、電性斷開PFD 610與CP 620、以及電性斷開ML-PD 530與CP 620；此時，主控通道電路410與包含該被選擇相位偵測器的從屬通道電路420的共同運作等同於一類比CDR電路的運作，更詳細地說，CP 620依據該被選擇相位偵測器之輸出產生一充電/放電訊號，LPF 630依據該充電/放電訊號產生一輸入電壓，VCO 640依據該輸入電壓輸出一第二模式輸出時脈（例如：該第二模式輸出時脈包含一同相時脈CKI與一正交相時脈CKQ）給不包含該被選擇相位偵測器的每個從屬通道電路420的PR 840。當CDR裝置400運作於該第二模式時，包含該被選擇相位偵測器的從屬通道電路420，它的SL-MUX 850電性連接VCO 640與它的SL-SC 810，並電性斷開它的SL-SC 810與它的PR 840；不包含該被選擇相位偵測器的每個從屬通道電路420的運作等同於一數位CDR電路的運作，其中它的SL-MUX 850電性連接它的PR 840與它的SL-SC 810，並電性斷開它的SL-SC 810與VCO 640。
當CDR裝置400運作於前述第三模式時，ML-MUX 540電性連接ML-PD 530與CP 620、電性斷開每個SL-PD 820與CP 620、以及電性斷開PFD 610與CP 620；此時，主控通道電路410的運作等同於一類比CDR電路的運作。於第三模式下，從屬通道電路420的運作方式不會造成影響。
當CDR裝置400運作於前述第四模式時，ML-MUX 540電性連接該些SL-PD 820的一被選擇相位偵測器與CP 620、電性斷開其它SL-PD 820（亦即不包含該被選擇相位偵測器的每個從屬通道電路420的SL-PD 820）與CP 620、電性斷開PFD 610與CP 620、以及電性斷開ML-PD 530與CP 620；此時，主控通道電路410與包含該被選擇相位偵測器的從屬通道電路420的共同運作等同於一類比CDR電路的運作，更詳細地說，CP 620依據該被選擇相位偵測器之輸出產生一充電/放電訊號，LPF 630依據該充電/放電訊號產生一輸入電壓，VCO 640依據該輸入電壓輸出一第四模式輸出時脈（例如：該第四模式輸出時脈包含一同相時脈CKI與一正交相時脈CKQ）給包含該被選擇相位偵測器的從屬通道電路420的SL-SC 810。當CDR裝置400運作於該第四模式時，包含該被選擇相位偵測器的從屬通道電路120，它的SL-MUX 850電性連接VCO 640與它的SL-SC 810，並電性斷開它的SL-SC 810與它的PR 840；不包含該被選擇相位偵測器的從屬通道電路120的運作方式不會造成影響。
當CDR裝置400運作於前述第五模式時，ML-MUX 540電性連接ML-PD 530與CP 620、電性斷開每個SL-PD 820與CP 620、以及電性斷開PFD 610與CP 620；此時，主控通道電路410的運作等同於一類比CDR電路的運作，更詳細地說，CP 620依據ML-PD 530之輸出產生一充電/放電訊號，LPF 630依據該充電/放電訊號產生一輸入電壓，VCO 640依據該輸入電壓輸出一第五模式輸出時脈（例如：該第五模式輸出時脈包含一同相時脈CKI與一正交相時脈CKQ）給每個從屬通道電路420的PR 840。當CDR裝置400運作於該第五模式時，每個從屬通道電路420的運作等同於一數位CDR電路的運作，其中它的SL-MUX 850電性連接它的SL-SC 810與它的PR 840，並電性斷開它的SL-SC 810與VCO 640。
值得注意的是，前述VCO 640之輸出時脈可為單一時脈，此時，接收該單一時脈的電路（例如：ML-SC 520、PR 840、或SL-MUX 850）可視需求自行依據該單一時脈產生複數個頻率相同但相位不同的時脈。
綜上所述，本發明能夠以精簡的架構運作於複數模式之一，故本發明利於電路微型化、可用性高、且具有成本效益。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100‧‧‧類比時脈資料回復裝置110‧‧‧DS（資料採樣器）120‧‧‧ES（邊緣採樣器）130‧‧‧PD（相位偵測器）140‧‧‧CP（電荷泵）150‧‧‧LPF（低通濾波器）160‧‧‧VCO（壓控振盪器）200‧‧‧數位時脈資料回復裝置210‧‧‧DS（資料採樣器）220‧‧‧ES（邊緣採樣器）230‧‧‧PD（相位偵測器）240‧‧‧DLF（數位迴路濾波器）250‧‧‧PR（相位旋轉器）260‧‧‧CMU（時脈倍頻單元）300‧‧‧混合式時脈資料回復裝置310‧‧‧多工器400‧‧‧時脈資料回復裝置410‧‧‧主控通道電路420‧‧‧從屬通道電路CLKVCO‧‧‧輸出時脈SPD‧‧‧相位偵測訊號510‧‧‧CMU（時脈倍頻單元）520‧‧‧ML-SC（主控通道採樣電路）530‧‧‧ML-PD（主控通道相位偵測器）540‧‧‧ML-MUX（主控通道多工器）610‧‧‧PFD（相位頻率偵測器）620‧‧‧CP（電荷泵）630‧‧‧LPF（低通濾波器）640‧‧‧VCO（壓控振盪器）650‧‧‧LD（迴路除法器）710‧‧‧ML-DS（主控通道資料採樣器）720‧‧‧ML-ES（主控通道邊緣採樣器）810‧‧‧SL-SC（從屬通道採樣電路）820‧‧‧SL-PD（從屬通道相位偵測器）830‧‧‧SL-DLF（從屬通道數位迴路濾波器）840‧‧‧PR（相位旋轉器）850‧‧‧SL-MUX（從屬通道多工器）910‧‧‧SL-DS（從屬通道資料採樣器）920‧‧‧SL-ES（從屬通道邊緣採樣器）
［圖1］顯示先前技術之類比時脈資料回復裝置； ［圖2］顯示先前技術之數位時脈資料回復裝置； ［圖3］顯示先前技術之結合式時脈資料回復裝置； ［圖4］顯示本發明之時脈資料回復裝置的一實施例； ［圖5］顯示圖4之主控通道電路的一實施例； ［圖6］顯示圖5之時脈倍頻單元的一實施例； ［圖7］顯示圖5之主控通道採樣電路的一實施例； ［圖8］顯示圖4之每個從屬通道電路的一實施例；以及 ［圖9］顯示圖8之從屬通道採樣電路的一實施例。
400‧‧‧時脈資料回復裝置
410‧‧‧主控通道電路
420‧‧‧從屬通道電路
CLKVCO‧‧‧輸出時脈
SPD‧‧‧相位偵測訊號

Claims (10)

  1. 一種時脈資料回復裝置，能夠運作於複數模式之一，包含： 一主控通道電路，包含： 一時脈倍頻單元，包含一相位頻率偵測器、一電荷泵、一低通濾波器、一壓控振盪器、以及一迴路除法器； 一主控通道採樣電路，耦接該壓控振盪器； 一主控通道相位偵測器，耦接該主控通道採樣電路；以及 一主控通道多工器，耦接於該主控通道相位偵測器與該電荷泵之間，以及耦接於該相位頻率偵測器與該電荷泵之間；以及 複數從屬通道電路，每該從屬通道電路包含： 一從屬通道採樣電路； 一從屬通道相位偵測器，耦接該從屬通道採樣電路，以及耦接該主控通道多工器； 一從屬通道數位迴路濾波器，耦接該從屬通道相位偵測器； 一相位旋轉器，耦接該從屬通道數位迴路濾波器以及該壓控振盪器；以及 一從屬通道多工器，耦接於該壓控振盪器與該從屬通道採樣電路之間，以及耦接於該相位旋轉器與該從屬通道採樣電路之間， 其中該主控通道多工器與每該從屬通道多工器被設定，使得該時脈資料回復裝置運作於該複數模式之一。
  2. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該複數模式包含一第一模式、一第二模式、一第三模式、一第四模式以及一第五模式，當該時脈資料回復裝置運作於該第一模式時，該主控通道多工器電性連接該相位頻率偵測器與該電荷泵，每該從屬通道電路的該從屬通道多工器電性連接該相位旋轉器與該從屬通道採樣電路；當該時脈資料回復裝置運作於該第二模式時，該主控通道多工器電性連接該些從屬通道相位偵測器之一第一被選擇相位偵測器與該電荷泵，包含該第一被選擇相位偵測器的該從屬通道電路的該從屬通道多工器電性連接該壓控振盪器與該從屬通道採樣電路，不包含該第一被選擇相位偵測器的每該從屬通道電路的該從屬通道多工器電性連接該相位旋轉器與該從屬通道採樣電路；當該時脈資料回復裝置運作於該第三模式時，該主控通道多工器電性連接該主控通道相位偵測器與該電荷泵；當該時脈資料回復裝置運作於該第四模式時，該主控通道多工器電性連接該些從屬通道相位偵測器中一第二被選擇相位偵測器與該電荷泵，包含該第二被選擇相位偵測器的該從屬通道電路之該從屬通道多工器電性連接該壓控振盪器與該從屬通道採樣電路；以及當該時脈資料回復裝置運作於該第五模式時，該主控通道多工器電性連接該主控通道相位偵測器與該電荷泵，每該從屬通道電路的該從屬通道多工器電性連接該相位旋轉器與該從屬通道採樣電路。
  3. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該相位頻率偵測器耦接一主控通道訊號輸入端。
  4. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該壓控振盪器輸出二時脈，該二時脈之頻率相同，該二時脈之相位相差九十度。
  5. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該主控通道採樣電路包含一主控通道資料採樣器與一主控通道邊緣採樣器，該主控通道資料採樣器與該主控通道邊緣採樣器用來依據該壓控振盪器之至少一輸出時脈進行採樣操作，每該從屬通道採樣電路包含一從屬通道資料採樣器與一從屬通道邊緣採樣器，該從屬通道資料採樣器與該從屬通道邊緣採樣器用來依據該從屬通道多工器之至少一輸出時脈進行採樣操作。
  6. 如申請專利範圍第1項所述之時脈資料回復裝置，其中當該時脈資料回復裝置運作於該複數模式之一第一模式時，該主控通道多工器電性連接該相位頻率偵測器與該電荷泵、電性斷開該主控通道相位偵測器與該電荷泵、以及電性斷開該些從屬通道相位偵測器與該電荷泵，每該從屬通道電路的該從屬通道多工器電性連接該相位旋轉器與該從屬通道採樣電路，並電性斷開該壓控振盪器與該從屬通道採樣電路。
  7. 如申請專利範圍第1項所述之時脈資料回復裝置，其中當該時脈資料回復裝置運作於該複數模式之一第二模式時，該主控通道多工器電性連接該些從屬通道相位偵測器之一被選擇相位偵測器與該電荷泵、電性斷開不包含該被選擇相位偵測器的每該從屬通道電路的該從屬通道相位偵測器與該電荷泵、電性斷開該相位頻率偵測器與該電荷泵、以及電性斷開該主控通道相位偵測器與該電荷泵，包含該被選擇相位偵測器的該從屬通道電路的該從屬通道多工器電性連接該壓控振盪器與該從屬通道採樣電路，並電性斷開該相位旋轉器與該從屬通道採樣電路，不包含該被選擇相位偵測器的每該從屬通道電路的該從屬通道多工器電性連接該相位旋轉器與該從屬通道採樣電路，並電性斷開該壓控振盪器與該從屬通道採樣電路。
  8. 如申請專利範圍第1項所述之時脈資料回復裝置，其中當該時脈資料回復裝置運作於該複數模式之一第三模式時，該主控通道多工器電性連接該主控通道相位偵測器與該電荷泵、電性斷開該些從屬通道相位偵測器與該電荷泵、以及電性斷開該相位頻率偵測器與該電荷泵。
  9. 如申請專利範圍第1項所述之時脈資料回復裝置，其中當該時脈資料回復裝置運作於該複數模式之一第四模式時，該主控通道多工器電性連接該些從屬通道相位偵測器中一被選擇相位偵測器與該電荷泵、電性斷開不包含該被選擇相位偵測器的每該從屬通道電路之該從屬通道相位偵測器與該電荷泵、電性斷開該主控通道相位偵測器與該電荷泵、以及電性斷開該相位頻率偵測器與該電荷泵，包含該被選擇相位偵測器的該從屬通道電路之該從屬通道多工器電性連接該壓控振盪器與該從屬通道採樣電路，並電性斷開該相位旋轉器與該從屬通道採樣電路。
  10. 如申請專利範圍第1項所述之時脈資料回復裝置，其中當該時脈資料回復裝置運作於該複數模式之一第五模式時，該主控通道多工器電性連接該主控通道相位偵測器與該電荷泵、電性斷開該些從屬通道相位偵測器與該電荷泵、以及電性斷開該相位頻率偵測器與該電荷泵，每該從屬通道電路的該從屬通道多工器電性連接該相位旋轉器與該從屬通道採樣電路，並電性斷開該壓控振盪器與該從屬通道採樣電路。
TW107115485A 2018-04-27 2018-05-07 時脈資料回復裝置 TWI700914B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810392559.1A CN110417407B (zh) 2018-04-27 2018-04-27 时钟数据恢复装置
CN201810392559.1 2018-04-27

Publications (2)

Publication Number Publication Date
TW201946411A TW201946411A (zh) 2019-12-01
TWI700914B true TWI700914B (zh) 2020-08-01

Family

ID=68290742

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115485A TWI700914B (zh) 2018-04-27 2018-05-07 時脈資料回復裝置

Country Status (3)

Country Link
US (1) US10547439B2 (zh)
CN (1) CN110417407B (zh)
TW (1) TWI700914B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11580048B1 (en) * 2019-03-18 2023-02-14 Cadence Designs Systems, Inc. Reference voltage training scheme
US11115176B1 (en) * 2020-03-04 2021-09-07 Qualcomm Incorporated System and method for adjusting clock-data timing in a multi-lane data communication link

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694062A (en) * 1996-02-02 1997-12-02 Lsi Logic Corporation Self-timed phase detector and method
US7139347B2 (en) * 2001-06-06 2006-11-21 Fujitsu Limited Parallel signal automatic phase adjusting circuit
US7342521B1 (en) * 2006-06-28 2008-03-11 Chrontel, Inc. System and method for multi-channel delay cell based clock and data recovery
US9209966B1 (en) * 2012-12-07 2015-12-08 Rambus Inc. Clock recovery circuit
TWI601404B (zh) * 2016-04-25 2017-10-01 創意電子股份有限公司 時脈資料回復裝置與方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002257637A1 (en) 2002-03-08 2003-09-22 Optillion Ab Device and method for recovering data
US7499513B1 (en) * 2004-12-23 2009-03-03 Xilinx, Inc. Method and apparatus for providing frequency synthesis and phase alignment in an integrated circuit
JP4468298B2 (ja) 2005-12-28 2010-05-26 富士通株式会社 適応的遅延調整を有する位相補間器
TWI360964B (en) * 2006-11-08 2012-03-21 Finisar Corp Serialization/deserialization for use in optoelect
US20080218226A1 (en) 2007-03-06 2008-09-11 Texas Instruments Incorporated Circuits and apparatus to implement digital phase locked loops
US7656323B2 (en) * 2007-05-31 2010-02-02 Altera Corporation Apparatus for all-digital serializer-de-serializer and associated methods
EP2198543B1 (en) * 2007-09-14 2016-12-14 Semtech Corporation High-speed serializer, related components, systems and methods
CN102064825A (zh) * 2010-12-15 2011-05-18 硅谷数模半导体（北京）有限公司 时钟与数据恢复电路以及具有该电路的集成芯片
US9397868B1 (en) * 2012-12-11 2016-07-19 Rambus Inc. Split-path equalizer and related methods, devices and systems
TWI547102B (zh) 2014-08-08 2016-08-21 瑞昱半導體股份有限公司 多通道時序回復裝置
US9940288B1 (en) * 2015-11-23 2018-04-10 Cadence Design Systems, Inc. SerDes alignment process
US10411873B1 (en) * 2018-03-12 2019-09-10 Qualcomm Incorporated Clock data recovery broadcast for multi-lane SerDes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694062A (en) * 1996-02-02 1997-12-02 Lsi Logic Corporation Self-timed phase detector and method
US7139347B2 (en) * 2001-06-06 2006-11-21 Fujitsu Limited Parallel signal automatic phase adjusting circuit
US7342521B1 (en) * 2006-06-28 2008-03-11 Chrontel, Inc. System and method for multi-channel delay cell based clock and data recovery
US9209966B1 (en) * 2012-12-07 2015-12-08 Rambus Inc. Clock recovery circuit
TWI601404B (zh) * 2016-04-25 2017-10-01 創意電子股份有限公司 時脈資料回復裝置與方法

Also Published As

Publication number Publication date
CN110417407A (zh) 2019-11-05
US20190334693A1 (en) 2019-10-31
TW201946411A (zh) 2019-12-01
CN110417407B (zh) 2022-11-22
US10547439B2 (en) 2020-01-28

Similar Documents

Publication Publication Date Title
US8310886B2 (en) Delay locked loop using hybrid FIR filtering technique and semiconductor memory device having the same
CN1893276B (zh) 具有独立比例路径的时钟数据恢复回路
US6642747B1 (en) Frequency detector for a phase locked loop system
US8664985B2 (en) Phase frequency detector and charge pump for phase lock loop fast-locking
WO2015113308A1 (en) Charge pump calibration for dual-path phase-locked loop
US20130070832A1 (en) Digital frequency divider
TW200926607A (en) Delay locked loop circuit and method for eliminating jitter and offset therein
TWI700914B (zh) 時脈資料回復裝置
US8059200B2 (en) Video clock generator for multiple video formats
KR20130132305A (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
EP1474872B1 (en) Phase-locked-loop with reduced clock jitter
US20160087636A1 (en) Clock generating apparatus and fractional frequency divider thereof
US10536166B2 (en) Serializer/deserializer physical layer circuit
CN110719088A (zh) 时钟产生电路与混合式电路
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
CN110581709B (zh) 一种基于多级同步的零延时锁相环频率综合器
US8115871B2 (en) Video top-of-frame signal generator for multiple video formats
US8917806B1 (en) Digital phase-locked loop and phase/frequency detector module thereof
CN107682007B (zh) 基于双环路的快锁定低抖动的时钟数据恢复电路
Wang et al. A lock detector loop for low-power PLL-based clock and data recovery circuits
US9806722B2 (en) High frequency delay lock loop systems
KR101700745B1 (ko) 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로
JP2005005932A (ja) 低域ろ波回路および位相同期回路
Chen et al. A DLL-based variable-phase clock buffer