CN108123690A - 多赫蒂放大器 - Google Patents

Abstract

将具有多个峰值放大器的多赫蒂放大器稳定化。在载频放大器(10₀)及三台峰值放大器(10₁～10₃)的输出和输出耦合器(30)之间插入偏移单元(20)。偏移单元包含将各放大器的输出阻抗变换为短路的、阻抗与负载阻抗相等的偏移传送线路。在所有峰值放大器断开时，载频放大器的输出成为12.5Ω，经由25Ω的传送线路将RF信号输出。在仅第1峰值放大器接通时，载频放大器、第1峰值放大器的输出均变换为25Ω，匹配于50Ω的终端。即使第3峰值放大器接通，输出也变换为50Ω。

Description

多赫蒂放大器

技术领域

本发明涉及一种具有多个峰值放大器的多赫蒂放大器。

背景技术

在大多数的通信系统中，对功率放大器要求高效率和高线性度的兼顾。但效率和线性度处于折衷的关系。并且，在属于移动通信的第2代方式的GSM(Global System forMobile Communi10₀tions：用于移动通信的全球系统)/及作为其扩展型而属于第3代方式的EDGE(Enhanced data GSM Environment：增强数据GSM环境)、或者属于第3代的WDCMA(Wideband Code Division Multiple Access：宽带码分多址)/属于第4代的LTE(LongTerm Evolution：长期演进)的各标准中，对功率放大器要求宽动态范围输出。如果面向基站设计以最大输出发挥最高效率的功率放大器，则在低输出时其效率降低。因此，针对基站功率放大器，不仅在最大输出时，而在小于或等于－6dB的低输出时也要通过数控且以低成本实现效率和线性度的兼顾，这并不容易。

专利文献1：欧洲专利第2403135B号

专利文献2：美国专利公开公报第2013/0265107号

专利文献3：美国专利公开公报第2008/0284509号

在具有多个峰值放大器的多赫蒂放大器中，对峰值放大器的输出进行合成的输出合成器的结构变得复杂。特别地，在将在低输出区域被断开的峰值放大器的输出直接进行合成的电路中，受到随附于放大器的寄生电容、寄生电感等的影响，有时无法将峰值放大器的输出严格地视作开路。在该情况下，在以开路为前提的输出耦合单元中无法期待规定的动作，另外，导致作为多赫蒂放大器整体的效率降低。

发明内容

本发明所涉及的多赫蒂放大器具有一台载频放大器和多个峰值放大器，包含：输入分配器、放大器单元、偏移单元、输出耦合器。输入分配器将输入信号同等地分配给载频放大器和多个峰值放大器。放大器单元包含这些载频放大器和多个峰值放大器。偏移单元具有分别与载频放大器和多个峰值放大器相对应的多个偏移传送线路。输出耦合器包含将这些多个偏移传送线路的输出进行耦合的多个耦合传送线路。在本发明所涉及的多赫蒂放大器中，多个偏移传送线路是将在载频放大器及多个峰值放大器分别断开时的输出阻抗变换为短路状态的传送线路。

发明的效果

各个放大器的输出将开路状态的各放大器的输出阻抗暂时变换为短路，因此能够实现输出耦合器中的耦合功能的稳定化。

附图说明

图1是表示现有的多赫蒂放大器的结构的框图。

图2是示意地表示3级、4级的多赫蒂放大器的输出强度和效率的关系的图。

图3是表示3级的多赫蒂放大器的结构的框图。

图4是表示4级的多赫蒂放大器的结构的框图。

图5(a)是示意地表示载频放大器、峰值放大器的输出侧的结构的图，图5(b)是通过史密斯圆图上表示图5(a)所示的电路的图。

图6是图4所示的多赫蒂放大器的输出特性。

标号的说明

10₀：载频放大器，10₁～10₃：峰值放大器，20：输入分配器，20a～20c：联接器，Z_T：终端电阻，30：偏移单元，TL₀₀～TL₀₃：偏移传送线路，TL_A～TL_C、TL₁～TL₃：合成传送线路，TL_T：输出传送线路，40：输出耦合器。

具体实施方式

下面，参照附图，对本发明所涉及的多赫蒂放大器的具体例详细地进行说明。此外，本发明并不限定于这些例示，而是由权利要求书示出，另外，包含与权利要求书等同的内容及其范围内的全部变更。

专利文献1公开了关于多级的多赫蒂放大的结构。专利文献1所公开的多赫蒂放大器100如图1的功能块所示这样，具有以前所知晓的结构。具有下述结构，即，将具有载频放大器10₀和峰值放大器10₁～10₃的通常的多赫蒂放大器的输出经由多个λ/4传送线路TL_C～TL₂依次连接。在这里，放大器10₀是载频放大器，放大器10n(n＝1～3)是峰值放大器。在饱和输出时全部放大器10₀～10₃处于接通状态，在与饱和输出相比小12dB以上时仅载频放大器10₀接通，峰值放大器10₁～10₃的输出全部成为开路状态，因此根据传送线路TL₁，节点N₁被视作短路，从节点N₀起算的峰值放大器10₁～10₃全部被视作开路。在输出端子RF_OUT连接有50Ω的负载的情况下，载频放大器10₀的负载阻抗被赋予50²/(25²/50)＝200Ω。在是相对于饱和输出－12dB～－6dB的输出时，载频放大器10₀和峰值放大器10₁成为接通，此时的从载频放大器10₀起将负载计算在内的阻抗和从峰值放大器10₁起将负载计算在内的阻抗均成为100Ω，从节点N₀起将负载计算在内的阻抗成为12.5Ω，从输出端子RF_OUT起将负载计算在内的阻抗匹配为50Ω。接下来，如果使输出增加，则进一步使第2峰值放大器10₂也导通。此时，从第1峰值放大器10₁起将负载计算在内的阻抗和从第2峰值放大器10₂起将负载计算在内的阻抗均成为50Ω，从耦合节点N₀将负载计算在内的阻抗成为12.5Ω，实现阻抗匹配。如果进一步增加输出，则第3峰值放大器10₃接通，由此能够实现在广输出区域维持高效的放大动作。

但是，在图1的结构中，是以峰值放大器10₁～10₃的输出成为断开的情况为前提的多赫蒂放大器的结构。如果放大器的寄生元件考虑例如作为放大元件使用的场效应晶体管的漏极－源极间的寄生电容、与漏极、源极的键合线所具有寄生电感等，则与以在低输出区域峰值放大器的输出被断开的情况为前提相比，以峰值放大器的输出被视作短路的状况为前提，能够使多赫蒂放大器的设计变得容易。另外，也能够稳定地进行放大动作。

图3是3级的多赫蒂放大器的功能框图，是下述结构，即，通过向载频放大器10₀、两个峰值放大器10₁、10₂各自的输出插入传送线路TL₀₀～TL₀₂，从而将从传送线路的输出起将各个放大器计算在内的阻抗设为短路。赋予给端子RF_IN的高频信号输入至1：3的同相分配器20，以同相分支为强度相同的三个输出。关于同相分配器20，例如举出威尔金森型的1：3分配器。而且，仅输入至载频放大器10₀的信号经由λ/2长的传送线路，由此使该信号的相位延迟180°。各放大器10₀～10₂的输出经由具有相同结构的(阻抗Z₀、线路长L₀的传送线路TL₀₀～TL₀₂)相位器30而输入至输出侧耦合器40。在这里，阻抗Z₀、线路长L₀是将在峰值放大器10₁、10₂断开时，从相位器30的各输出将峰值放大器10₁、10₂计算在内的阻抗设为短路的阻抗Z₀、线路长L₀。关于传送线路TL₀₀～TL₀₂的作用、效果的详细内容在后面记述。载频放大器10₀、峰值放大器10₁、10₂均是相同结构的放大器，因此在成为断开时具有相同的输出阻抗(从其漏极端子起将放大器内部计算在内的阻抗)。传送线路TL₀₀～TL₀₂也相对于载频放大器10₀、峰值放大器10₁、10₂设为相同的结构。该3级的对称多赫蒂放大器如图2所示，示出三个效率极值，其最大补偿被赋予9dBc。

在两个峰值放大器10₁、10₂设为断开的低输出区域中，关于从节点N₁起将峰值放大器10₁、10₂计算在内的阻抗，由于相位器30的输出视作短路，且在该近似短路端子连接有具有λ/4的线路长的传送线路TL₁、TL₂，因此能够视作开路。因此，关于从针对三个放大器10₀～10₂的输出的耦合节点N₀起将该节点N₁计算在内的阻抗，由于经由分别具有λ/4的线路长的两个传送线路TL_A、TL_B连接，因此能够其也能够视作开路。因此，在峰值放大器10₁、10₂成为断开的低输出区域中，传送线路TL_B及其以下的结构不会对节点N₀作出任何贡献。

在RF_OUT端子以50Ω终端时(在RF_OUT端子连接有具有50Ω特性阻抗的传送线路时)，从节点N₀起将该终端计算在内的阻抗，被赋予ZT²/50，从针对载频放大器10₀的相位器30的输出起将节点N₀侧计算在内的阻抗被赋予(Z₂/Z_T)²×50。通过对传送线路TL₀₀的线路长L₀、其阻抗Z₀及阻抗比(Z₂/Z_T)进行设定，从而在现有的2级的多赫蒂放大器中通常仅载频放大器动作的低输出区域中，容易将载频放大器的负载设为几百Ω。

如果输入信号强度增加，成为第1峰值放大器10₁也动作的最初的补偿区域，则关于从节点N₁起将第2峰值放大器10₂计算在内的阻抗，虽依然处于开路状态，但将第1峰值放大器10₁计算在内的阻抗成为有效值。在该情况下，在耦合节点N₀处，载频放大器的输出经由传送线路TL₀₀、TL_C进行耦合，一个第1峰值放大器10₁的输出经由传送线路TL₀₁、TL₁、TL_A、TL_B进行耦合。载频放大器10₀和峰值放大器10₁是相同结构，因此两个放大器产生的信号的相位延迟相同，另外，由两个传送线路TL₀₀、TL₀₁产生的相位延迟也相同。因此，相对于载频放大器100的输出，第1峰值放大器10₁的输出产生λ/4的传送线路的数量的差，即λ/4×2＝λ/2的相位差(第1峰值放大器10₁的输出延迟)。载频放大器10₀的输入信号相对于峰值放大器10₁、10₂的输入信号，通过插入传送线路20a，从而已经发生了λ/2延迟，因此第1峰值放大器的输出经由传送线路TL₁、TL_A、TL_B而与来自载频放大器10₀的输出以相同相到达至耦合节点N₀，稳定地耦合。此时，第2峰值放大器10₂依然处于断开状态，因此相对于第2峰值放大器10₂的相位器30的输出，即，传送线路TL₀₂的输出视作短路，从节点N₁计算在内的传送线路TL₂成为开路状态，不对第1峰值放大器10₁的输出造成影响。

如果输出进一步增加，成为第2峰值放大器10₂也动作的补偿区域，则第2峰值放大器10₂的输出和第1峰值放大器10₁的输出在节点N₁处以相同相进行耦合，这与针对载频放大器10₀的输出的节点N₀的相位相差π。而且，在节点N₁耦合得到的两个峰值放大器10₁、10₂的输出经由分别具有λ/4的长度(π/2)的两个传送线路TL_A、TL_B，即，相位延迟π而在节点N0与载频放大器10₀的输出以相同相进行耦合。

图4示意地表示4级的反转型多赫蒂放大器的结构。输入至端子RFin的RF信号通过2级的3dB联接器(Coupler)20a～20c进行4分支。3dB联接器的一个输出(与输入连接的输出)相对于另一个输出(与输入耦合的输出)相位延迟90°。因此，向接受4分支中的一个输入的载频放大器10₀输入的RF信号的相位，相对于输入端RFin延迟180°，其强度为1/4。向峰值放大器10₁输入的RF信号为90°，向峰值放大器10₂输入的RF信号为0°，向峰值放大器10₃输入的RF信号为90°，各自相对于输入端RFin产生相位延迟。

载频放大器10₀及各峰值放大器10_n(n＝1～3)的输出分别经由相位偏移部30内的传送线路TL₀₀～TL₀₃而输入至输出耦合电路40。具有传送线路TL₀₀～TL₀₃的阻抗Z₀、线路长L₀。

在输出耦合电路40中，针对载频放大器10₀的直接的输出，将各峰值放大器10₀～10₃的输出分别经由传送线路TL₀₀～TL₀₃进行耦合。即，峰值放大器10₁的输出经由传送线路TL₀₁、第2峰值放大器10₂的输出经由传送线路TL₀₂、TL₀₁、而且第3峰值放大器10₃的输出经由传送线路TL₀₃，与载频放大器10₀的输出在节点N₀进行合成。在这里，载频放大器100的输入具有相对于输入端RFin延迟180°的相位。因此，在耦合节点N₀处表现出在180°相位延迟的基础上加上载频放大器10₀中的延迟及由传送线路TL₀₀引起的延迟而得到的相位。

对于第1峰值放大器10₁，输入至该峰值放大器10₁的RF信号已经相对于端子RFin中的相位延迟了90°。换言之，第1峰值放大器10₁的输入相对于载频放大器10₀的输入，其相位提前90°。而且第1峰值放大器10₁的输出经由第1传送线路TL₁在耦合节点N₀处，与载频放大器10₀输出进行合成。传送线路TL₁具有λ/4长，因此在该传送线路TL₁中相位延迟90°。因此，第1峰值放大器10₁的输出相对于输入端RFin中的相位，在输入级的联接器20c中产生90°延迟、在传送线路TL₁中产生90°延迟、而且产生第1峰值放大器10₁内及传送线路TL₀中的延迟而到达至耦合节点N₀。即，具有与载频放大器10₀的输出的相位同相位而在耦合节点N₀处进行合成。

针对第2峰值放大器10₂，其输入RF信号未伴有输入联接器20a、20c中的相位延迟而进行输入。即，以相对于载频放大器100的输入提前180°的相位输入至第2峰值放大器10₂。但第2峰值放大器10₂的输出经由两个传送线路TL₂、TL₁到达至耦合节点N₀。两个传送线路TL₂、TL₁分别具有λ/4的长度，因此在该两个传送线路TL₂、TL₁产生合计180°的相位延迟。相对于输入端RFin，成为在该180°的延迟的基础上加上第2峰值放大器10₂中的延迟及传送线路TL₀₀中的延迟后的延迟。放大器结构、传送线路TL₀₀～TL₀₃的结构相同，因此在这些放大器和传送线路中，在载频放大器10₀和第2峰值放大器10₂的输出实质上不产生相位差。因此，第2峰值放大器10₂的输出在节点N₀处，与载频放大器10₀、第1峰值放大器10₁的输出以相同相进行合成。

针对第3峰值放大器10₃，输入在输入级分支电路20a中延迟了90°的信号，第3峰值放大器10₃的输出经由传送线路TL₃到达至耦合节点N₀。传送线路TL₃具有λ/4的长度，因此产生90°的相位延迟。其结果，第3峰值放大器10₃的输出以相对于载频放大器10₀的输出同相位而在节点N₀处与各放大器10₀～10₂的输出适当地耦合。

关于合成电路中的阻抗的变化进行说明。在仅载频放大器10₀进行动作的低输出区域中，峰值放大器10₁～10₃处于断开状态。但是，其输出阻抗并非处于无穷大(∞)，例如，峰值放大器10₁～10₃由单体的场效应晶体管(FET)构成的情况下，由于漏极－源极间的结电容、针对漏极电极的键合线所具有的寄生电感等，在大多情况下其输出不能视作开路。图5(a)是示意地示出载频放大器10₀、峰值放大器10₁～10₃的漏极侧的电路图，图5(b)示出此时的史密斯圆图。

在各放大器所包含的FET的漏极负载，必然存在漏极－源极间的结电容，必然存在由用于引出漏极电极的键合线引起的寄生电感。此时，如果将从FET的电极起将FET内部计算在内的阻抗设为Z_OUT＿OFF，则这在史密斯圆图上，例如，相当于图5的点Z_OUT＿OFF。在FET的漏极输出，插入有由电容器C、电感L构成的匹配电路。图4中的电容C是连接在FET的漏极和接地之间的电容，不是寄生成分。另外，电感L表示由将该匹配电路的电容C和偏移传送线路进行连接的键合线引起的电感成分。通过该匹配电路，史密斯圆图上的点Z_OUT＿OFF沿圆图的外缘而右转移动至点Z_LC＿OFF。

相位器30所包含的传送线路TL₀₀～TL₀₃具有使该点Z_LC＿OFF移动至左端的短路(0Ω)为止的长度。点Z_LC＿OFF存在于圆图上的缘部，因此偏移传送线路TL₀₀～TL₀₃的阻抗相当于Z₀、其传送路长L₀相当于从点Z_LC＿OFF至左端(Z＝0)为止。其原因在于，在史密斯圆图上从右端的点右转至左端的点为止的距离相当于λ/4，因此在图6的例子中，传送线路TL₀₀～TL₀₃大致具有λ/16的长度。

如上所述，通过LC匹配电路及偏移传送线路对阻抗进行变换，由此在传送线路TL₀₀～TL₀₃的输出端，其阻抗被视作短路(Z＝0)。因此，如果在传送线路TL₀₀～TL₀₃的各输出端，重新连接线路长λ/4的传送线路TL₁～TL₃，则在其负载侧的输出端处，在各放大器断开时能够理想地视作开路。

关于全部放大器10₀～10₃进行其饱和动作的最大输出时进行考虑。另外，设为在输出端子RF_OUT作为其负载而连接有50Ω的阻抗。在最大输出时，所有放大器10₀～10₃的输出阻抗匹配为50Ω，因此耦合节点N₀中的合成阻抗成为12.5Ω。通过输出传送线路TL_T将该合成阻抗12.5Ω变换为50Ω，因此输出传送线路的阻抗成为25Ω。

以在仅载频放大器10₀进行动作的低输出区域中，载频放大器10₀的输出阻抗成为12.5Ω的方式，对LC匹配电路的常数进行设定。即，将其输出端阻抗12.5Ω和载频放大器10₀的输出阻抗Z_OUT＿ON之间的阻抗变换，通过L_C匹配电路30进行。同样地，对LC匹配电路30的常数进行设定，以使得在载频放大器10₀和第1峰值放大器10₁进行饱和输出动作，其他两个峰值放大器10₂、10₃断开时，针对载频放大器10₀的偏移传送线路LT₀₀的输出端及针对第1峰值放大器10₁的偏移传送线路LT₀₁的输出端的阻抗均设定为25Ω。载频放大器10₀和两个峰值放大器10₁、10₂进行饱和动作时也能够同样地考虑。

图6示出图4所示的4级的反转多赫蒂放大器的RF_OUT端子中的强度和此时观测到的效率。－12dBc的补偿是通过输出电流50dBm得到的，此时的效率超过60％。直至输出为50dBm为止，仅载频放大器100动作，在50dBm～62dBm之间峰值放大器10₁～10₃依次开始动作。另外，没有观测到此时的实质性的效率的降低。

Claims (5)

1.一种多赫蒂放大器，其具有一台载频放大器和多个峰值放大器，

在该多赫蒂放大器中，具有：

输入分配器，其将输入信号同等地分配给该载频放大器和该多个峰值放大器；

放大器单元，其包含该载频放大器和该多个峰值放大器；

偏移单元，其具有分别与该载频放大器和该多个峰值放大器相对应的多个偏移传送线路；以及

输出耦合器，其将该多个偏移传送线路的输出经由多个耦合传送线路进行耦合，

该多个偏移传送线路是将在该载频放大器及该多个峰值放大器断开时的输出阻抗变换为短路状态的传送线路。

2.根据权利要求1所述的多赫蒂放大器，其中，

该放大器单元除了该载频放大器以外，还具有第1至第3峰值放大器，该偏移单元具有：与该载频放大器的输出连接的载频偏移传送线路；以及与该第1至第3峰值放大器各自的输出连接的第1至第3偏移传送线路，

该耦合单元包含耦合节点，该载频偏移传送线路的输出直接与该耦合节点连接，与该第1峰值放大器的输出连接的该第1偏移传送线路的输出经由第1耦合传送线路与该耦合节点连接，与该第2峰值放大器的输出连接的该第2偏移传送线路的输出经由第2耦合传送线路及该第1耦合传送线路与该耦合节点连接，与该第3峰值放大器的输出连接的该第3偏移传送线路的输出经由第3耦合传送线路与该耦合节点连接。

3.根据权利要求1或2所述的多赫蒂放大器，其中，

该多赫蒂放大器的输出经由与该耦合节点连接的输出传送线路被取出。

4.根据权利要求2所述的多赫蒂放大器，其中，

该载频偏移传送线路、该第1至第3偏移传送线路及该第2、第3耦合传送线路具有λ/4的线路长，且阻抗与负载阻抗相等，

该第1耦合传送线路具有λ/4的线路长，且具有负载阻抗的1/2的阻抗。

5.根据权利要求3所述的多赫蒂放大器，其中，

该输出传送线路具有λ/4的线路长，具有负载阻抗的1/2的阻抗。