JP2004523172A - インピーダンス整合のための装置及び方法 - Google Patents

インピーダンス整合のための装置及び方法 Download PDF

Info

Publication number
JP2004523172A
JP2004523172A JP2002568426A JP2002568426A JP2004523172A JP 2004523172 A JP2004523172 A JP 2004523172A JP 2002568426 A JP2002568426 A JP 2002568426A JP 2002568426 A JP2002568426 A JP 2002568426A JP 2004523172 A JP2004523172 A JP 2004523172A
Authority
JP
Japan
Prior art keywords
node
current
impedance matching
inductance
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002568426A
Other languages
English (en)
Other versions
JP4318457B2 (ja
Inventor
リオンデ，フィリップ
モントリオ，ジル
トリシェ，ジャック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2004523172A publication Critical patent/JP2004523172A/ja
Application granted granted Critical
Publication of JP4318457B2 publication Critical patent/JP4318457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

インピーダンス整合されるべき出力電流を受け取る第１のノード（２０４ａ）と、第１のノードからの出力電流を受け取る第２のノード（２１２，２１４）と、電流を第１のノードから第２のノードへ伝える第１の電流導体（２０２ｃ）と、第２のノードからの出力電流を受け取る第３のノード（２０４ｂ）と、電流を第２のノードから第３のノードへ伝える第２の電流導体（２０２ｄ）とを備え、それにより、第１及び第２の導体は、それらのインダクタンスがそれら自己インダクタンスの和とそれらの相互インダクタンスの負の和とであるように接近して位置されているインピーダンス整合（例えば、電力増幅器）のための装置及び方法である。電流導体はワイヤ・ボンドであり得て、その装置は電力増幅器ＩＣモジュールに一体化されたキャパシタを含み得て、そのキャパシタは、その電力増幅器とは別個のＩＣに設けられ得て、上記装置は、複数のインピーダンス整合セルを利用し得て、そして上記ワイヤ・ボンドが、半導体ダイに跨ってインターディジテートされ得る。これは、以下の利点、即ち、実行が容易であり、整合の精度が増大し、少数の外部構成要素しか必要でなく、専用の設計フローが必要でなく、標準ＩＣ生産及び試験ツールしか必要でなく、低損失整合回路網を用い、（キャパシタの一体化のため）ダイの大きさがほんの少し増大するが、しかし本解決策の合計の大きさは、外部構成要素の数が低減するので著しく（例えば、５０％）低減され得るという利点を与える。

Description

【技術分野】
【０００１】
［発明の分野］
本発明は、インピーダンス整合に関し、特にそれに限定されるわけではないが、電力増幅器のインピーダンス整合に関する。
【０００２】
［発明の背景］
本発明の分野においては、電力増幅器のような装置から、エネルギの最適転送のため、電力増幅器の出力インピーダンスは、その電力増幅器により駆動される回路の入力インピーダンスと整合すべきであることが知られている。実際には、集積回路（ＩＣ）電力増幅器（ＰＡ）のような電力増幅器の出力インピーダンスは、通常、当該ＩＣに対して外部に取り付けられ且つ当該ＩＣにワイヤにより接続されているインダクタ及びキャパシタのような構成要素を含む電気的／電子的回路網の使用により整合される。ワイヤ・ボンディングは、通常、ワイヤを接続するため用いられる。キャパシタは、金属酸化物半導体キャパシタ（ＭＯＳＣＡＰ）又は表面取り付けデバイス（ＳＭＤ）型キャパシタであり得る。インダクタは、一般的に、前述のキャパシタにより正確な位置で接地に分路（シャント）されるマイクロストリップ又はコプレーナ線路のような伝送線を用いて作られる。
【０００３】
しかしながら、このアプローチは、ＳＭＤキャパシタが、コストの目的のため、損失と、帯域幅を狭める無視し得ない直列寄生インダクタンスと、並びに多数の性能パラメータにわたりＰＡ ＲＦ性能偏差を低下させる大きな公差とをもたらす低品質の要因を持つという不利益を有する。その上、そのようなＳＭＤキャパシタは、それらが自動的に拾い上げられ且つ配置されるので、組み立て機械の制約に適合するため最小間隔（スペーシング）規格を持ち、従って、電力増幅器応用の全体的大きさを増大させることをもたらす。
【０００４】
従って、前述の不利益を減少させ得るインピーダンス整合に対する要求が存在する。
［発明の概要］
本発明の第１の局面に従って、請求項１に記載されたインピーダンス整合のための装置が提供される。
【０００５】
本発明の第２の局面に従って、請求項１３に記載されたインピーダンス整合のための方法が提供される。
本発明を組み込むインピーダンス整合のための４つの装置及び方法が、ここで、例としてのみで、添付図面を参照して説明される。
【０００６】
［好適な実施形態の説明］
最初に図１を参照して、電力増幅器１０２（例えば、セルラ無線応用に使用のモジュール・デュアル・バンド（２バンド）ＰＡのようなもの）のための既知のインピーダンス整合装置１００は、ある一定数のワイヤ１０４を有し、そのある一定数のワイヤ１０４は、整合されるべきＲＦ電力トランジスタ１０８を有するＩＣ１０６とプリントされた伝送線（以下、「プリント伝送線」という。）１１０との間に従来のワイヤ・ボンディング技術により取り付けられている。外部の表面取り付けデバイス（ＳＭＤ）キャパシタ１１２が、アース／接地と、ワイヤ１０４から遠く離れたプリント伝送線１１０上の正確な位置との間に接続される。
【０００７】
この構成（装置）において、インダクタ（Ｌｌｉｎｅ＋ｌｗｉｒｅ）は、プリント伝送線１１０、そのプリント伝送線１１０の長さ、及びインダクタンス値ｌｗｉｒｅを決定するワイヤからのインダクタンスを用いて実現されることが認められるであろう。プリント伝送線１１０の長さは、ＳＭＤキャパシタ１１２の正確な位置により規定される。そのような構成は、ＲＦ電力トランジスタ１０８の出力インピーダンスを増大させる整合セルを構成する。典型的には、実際に、唯１つのインピーダンス整合セルの使用によっては、出力インピーダンスが、電力増幅器１０２のＲＦ性能を低下させること無しに、（典型的な３オームの不整合から）５０オームの典型的な所望値に到達するのを可能にしない。従って、追加の整合セルが、必要とされ、そして第２のＳＭＤキャパシタが、アース／接地と、第１の正確な位置から遠隔のプリント伝送線１１０上の第２の正確な位置との間に接続される。デュアル・バンド電力増幅器応用に対して、前述した１個の構成（装置）が、各帯域に対して必要とされる。
【０００８】
このアプローチにおいて、プリント伝送線の幅に起因した低い誘導性（ｉｎｄｕｃｔｉｖｉｔｙ）を有するそのプリント伝送線の長さ、並びに、自動拾い出し／配置機械が必要とする部品対部品の間隔に適合することが必要であるＳＭＤキャパシタの使用は、その大きさを、従って電力増幅器応用のコストを著しく増大させることをもたらすことが認められるであろう。
【０００９】
更に、ＳＭＤキャパシタは、コストの理由のため、損失と、帯域幅を狭める無視し得ない直列寄生インダクタンスと、並びに多数の性能パラメータにわたりＰＡ ＲＦ性能偏差を低下させる大きな公差とをもたらす低品質の要因を有する。
【００１０】
ここで図２を参照すると、デュアル・バンド・セルラ無線電力増幅器モジュールのための第１の新規なインピーダンス整合装置２００は、ある一定数のワイヤ２０２ａ−２０２ｆを有し、それらある一定数のワイヤ２０２ａ−２０２ｆは、その上に（整合されるべき）ＲＦ電力トランジスタ２０６及び集積キャパシタ２０８があるＩＣ２０４と、プリント伝送線２１０、第１のボンディング・ゾーン・パッド２１２及び第２のボンディング・ゾーン・パッド２１４のそれぞれとの間に従来のワイヤ・ボンディング技術により取り付けられる。
【００１１】
プリント伝送線２１０、第１のボンディング・ゾーン・パッド２１２及び第２のボンディング・ゾーン・パッド２１４はそれぞれ、ＩＣ２０４（ＩＣ２０４のそれぞれの層２０４ａ、２０４ｂ、２０４ｃで）に、２つのワイヤ２０２により接続される。プリント伝送線２１０（それはコプレーナ又はマイクロストリップ伝送線であり得る。）は、集積化されたキャパシタ（以下、「集積キャパシタ」という。）２０８にＩＣ層２０４ｃで２つのワイヤ２０２ａ及び２０２ｂにより接続される。第１のボンディング・ゾーン・パッド２１２は、ＲＦ電力トランジスタ２０６にＩＣ層２０４ａにおいてワイヤ２０２ｃにより接続され、且つ集積キャパシタ２０８にＩＣ層２０４ｂにおいてワイヤ２０２ｄにより接続される。第２のボンディング・ゾーン・パッド２１４は、集積キャパシタ２０８にＩＣ層２０４ｂにおいてワイヤ２０２ｅにより接続され、且つＲＦ電力トランジスタ２０６にＩＣ層２０４ａにおいてワイヤ２０２ｆにより接続される。以下でより詳細に説明されるように、１対のワイヤ（２０２ｃと２０２ｄ、２０２ｅと２０２ｆ）において、一方のワイヤ（２０２ｃ、２０２ｆ）は、ＲＦ電流をＩＣ２０４上のＲＦ電力トランジスタ２０６から伝え、そして他方のワイヤ（２０２ｄ、２０２ｅ）は、ＲＦ電流をＩＣ２０４上の集積キャパシタ２０８に伝える。実際には、電流を伝える容量を増大させるため、２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ、２０２ｅ及び２０２ｆとして個々に説明されたワイヤは、現実にワイヤの群であってよく、各群は個々の２つのワイヤ又はそれより多いワイヤを有することが理解されるであろう。
【００１２】
インピーダンス整合装置２００において、１対のワイヤ（２０２ｃと２０２ｄ、２０２ｅと２０２ｆ）が、ＲＦ電流を逆平行（ａｎｔｉ−ｐａｒａｌｌｅｌ）で伝え、従ってそれらの間で相互インダクタンスを生成し、その相互インダクタンスは、当該ワイヤの自己インダクタンスに対して負に加わって、その結果結合のインダクタンスを生成するのが認められるであろう。この負の追加の効果は、（図１の既知の構成と比較して）各対のワイヤのその結果生じるインダクタンスを低下させることをもたらすことが認められるであろうし、そして更に、これが、第１の整合セルにとって通常必要とされる低いインダクタンス値を達成する可能性をもたらすことが認められるであろう。その上、図２の構成の対称的幾何学的形状は、ＲＦ電力トランジスタ２０６に、熱的且つ電気的に良好に平衡にされた作動条件を与える。
【００１３】
本発明がある電力増幅器の出力インピーダンスを整合させることを参照して上記で説明されたが、本発明を、代替として多段増幅器の場合における段間整合回路網に用いることができるであろうことが認められるであろう。
【００１４】
ここで図３を参照すると、インピーダンス整合装置２００の電気的等価回路３００は、１対のワイヤ（２０２ｃと２０２ｄ）及び（２０２ｅと２０２ｆ）のそれぞれにより実現されるインダクタンスＬｃｄ及びＬｅｆとを並列に置くことにより発生されるインダクタンスＬとキャパシタＣ（これはＰＡ ＩＣとして同じダイ上に一体化されている。）とにより構成される整合セル３０２を有する。
【００１５】
ここで図４を参照すると、示された整合セル３０２の概要図４００は、上記装置が外部の構成要素を用いないことを実証している。それは、前述のように、キャパシタＣがＩＣダイに一体化され、そしてインダクタンスが１対のワイヤ２０２により構成されているからである。従って、インピーダンス整合装置２００は、図１の既知の装置と比較して、高いＱの構成要素及び小さいダイ・サイズを与えることができ、且つ外部の構成要素の数を低減させることができる。
【００１６】
ここで図５を参照すると、図２のインピーダンス整合装置に類似し、デュアル・バンド・セルラ無線電力増幅器モジュールのための第２の新規なインピーダンス整合装置５００は、２つのインピーダンス整合セルを利用している。２つのセル式の装置５００においては、多数のワイヤ５０２ａ−５０２ｊが、従来のワイヤ・ボンディング技術により、整合されるべきＲＦ電力トランジスタ５０６及び集積キャパシタ５０８及び５０９（２つの部分５０９．１及び５０９．２に示されている。）がその上にあるＩＣ５０４と、プリント伝送線５２２、第１のボンディング・ゾーン・パッド５１４及び第２のボンディング・ゾーン・パッド５１６、第３のボンディング・ゾーン・パッド５１８及び第４のボンディング・ゾーン・パッド５２０のそれぞれとの間に取り付けられている。
【００１７】
第１のボンディング・ゾーン・パッド５１４及び第２のボンディング・ゾーン・パッド５１６はそれぞれ、ＲＦ電流をワイヤ５０２ｃ及び５０２ｊのそれぞれによりＩＣ層５０４ａにおけるＩＣ５０４から受け取るよう接続されている。第１のボンディング・ゾーン・パッド５１４及び第２のボンディング・ゾーン・パッド５１６はそれぞれ、ＲＦ電流をワイヤ５０２ｄ及び５２０ｉのそれぞれにより、集積キャパシタ５０８を組み込んでいるＩＣ５０４の層５０４ｂへ送るよう接続されている。第３のボンディング・ゾーン・パッド５１８及び第４のボンディング・ゾーン・パッド５２０はそれぞれ、ＲＦ電流をワイヤ５０２ｅ及び５０２ｈのそれぞれにより、集積キャパシタ５０８を組み込んでいるＩＣ５０４の層５０４ｂから受け取るよう接続されている。第３のボンディング・ゾーン・パッド５１８及び第４のボンディング・ゾーン・パッド５２０はそれぞれ、ＲＦ電流をワイヤ５０２ｆ及び５０２ｇのそれぞれにより、集積キャパシタ５０９を組み込んでいるＩＣ５０４の層５０４ｃへ送るよう接続されており、そしてその集積キャパシタ５０９は、ワイヤ５０２ａ及び５０２ｂによりプリント伝送線５２２に接続されている。
【００１８】
インピーダンス整合装置５００においては、図２の装置２００におけるように、対のワイヤ（５０２ｃ及び５０２ｄ、５０２ｅ及び５０２ｆ、５０２ｇ及び５０２ｈ、５０２ｉ及び５０２ｊ）は、ＲＦ電流を逆平行で伝え、従ってそれらの間で相互インダクタンスを生成し、その相互インダクタンスは、当該ワイヤの自己インダクタンスに対して負に加わって、前述したのと同じ利点を有する、その結果生じる結合のインダクタンスを生成するのが認められるであろう。更に、インピーダンス整合装置５００が２つのインピーダンス整合セル（５１４、５０２ｃ、５０２ｄ、５１６、５０２ｉ、５０２ｊ、５０８、及び５１８、５０２ｅ、５０２ｆ、５２０、５０２ｇ、５０２ｈ、５０９のそれぞれ）を組み込んでいるので、このことは、電力増幅器５０４の出力インピーダンスを３Ωの典型的値から、図２の単一セル式の装置２００の場合より５０Ωの所望値へより効率的に増大させるのを可能にする。
【００１９】
ここで図６を参照すると、第３の新規なインピーダンス整合装置６００は、図２の単一セル式の装置に原理的に類似しており、そしてインターディジテート（ｉｎｔｅｒｄｉｇｉｔａｔｅ）されたレイアウトを組み込んでいる。デュアル・バンド・セルラ無線電力増幅器モジュール用インピーダンス整合装置６００は、従来のワイヤ・ボンディング技術により、整合されるべきＲＦ電力トランジスタ６０８がその上にあるＩＣ６０４と、集積キャパシタ６０８と、ボンディング・ゾーン６１０と、伝送線６２２との間に取り付けられた多数のワイヤ６０２を有する。集積キャパシタ６０８は、ＩＣダイ中に分散され、そしてトランジスタ６０６からボンディング・ゾーン６１０へ、ボンディング・ゾーン６１０から集積キャパシタ６０８へ、集積キャパシタ６０８からプリント伝送線６２２へ、それぞれ電流を伝えるワイヤ６０２は、そのダイ全体にわたってインターディジテートされている。このようにして、インピーダンス整合装置６００は、上記で説明した図２の装置２００の全ての利点を持ち、更に、ＲＦ電流導通がダイ全体にわたり分散しているのでより効率的な熱及び電気的動作を可能にすることが認められるであろう。
【００２０】
図６のインピーダンス整合装置６００は、前述した図２の装置２００と似て単一のインピーダンス整合セルに基づいているので、同様に２つ又はそれより多いインピーダンス整合セルへ拡張し得る。
【００２１】
ここで図７を参照すると、第４の新規なインピーダンス整合装置７００は、図６のインピーダンス整合装置６００と原理的に類似しており、そして２つの異なるダイを利用しながらインターディジテートされたレイアウトを取り入れている。デュアル・バンド・セルラ無線電力増幅器モジュール用インピーダンス整合装置７００は、従来のワイヤ・ボンディング技術により、整合されるべきＲＦ電力トランジスタ７０６がその上にある第１のＩＣダイ７０４ａと、集積キャパシタ７０８を組み込んでいる第２のＩＣダイ７０４ｂと、ボンディング・ゾーン７１０と、プリント伝送線７２２との間に取り付けられた多数のワイヤ７０２を有する。図６のインピーダンス整合装置６００におけるのと同様に、集積キャパシタ７０８は、ＩＣダイ７０４ｂ全体にわたり分散され、そしてＩＣダイ７０４ａ上のトランジスタ７０６からボンディング・ゾーン７１０へ、ボンディング・ゾーン７１０からＩＣダイ７０４ｂ上の集積キャパシタ７０８へ、ＩＣダイ７０４ｂ上の集積キャパシタ７０８からプリント伝送線７２２へ、それぞれ電流を伝えるワイヤ７０２が、これらのダイに跨ってインターディジテートされている。このようにして、インピーダンス整合装置７００は、前述した図２の装置２００の全ての利点、及び前述した図６のインピーダンス整合装置６００の熱分散の追加の利点を有することが認められるであろう。更に、インピーダンス整合装置７００は、２つのダイ７０４ａ及び７０４ｂを用いるので、装置の全体コストを低減するのを可能にすることが認められるであろう。それは、ダイ７０４ａ（それは典型的にはよりコストが高いガリウム砒素半導体である。）の大きさが、ＲＦ電力トランジスタ７０６を設けるに必要なだけの大きさまでに低減されることができる一方、集積キャパシタ７０８を設けるダイ７０４ｂをよりコストの低いシリコン半導体にすることができるからである。
【００２２】
図７のインピーダンス整合装置７００は、前述した図２の装置２００及び図６のインピーダンス整合装置６００に似て単一のインピーダンス整合セルに基づいているので、同様に２つ又はそれより多いインピーダンス整合セルへ拡張し得ることが認められるであろう。この場合、第２（及び更なる任意のセル）に必要とされるキャパシタは、全てよりコストが低いダイ７０４ｂに設け得る。
【００２３】
本発明がＲＦ電力トランジスタに関して上記で説明されたが、本発明は、代替として、より高い又はより低い周波数で、又はインピーダンス変換、例えば、電圧制御発振器（ＶＣＯ）又は低雑音増幅器（ＬＮＡ）を必要とする他の応用に用いられることができるであろうことが認められるであろう。また、本発明は、ＧＳＭ、ＣＤＭＡ、ＴＤＭＡ、Ｗ−ＣＤＭＡ、ＧＰＲＳ、ＥＤＧＥ、ＵＭＴＳのような標準の変調、又は希望され得る他の変調スキームを含む電気通信応用に用いられることができることが認められるであろう。
【００２４】
前述したインピーダンス整合のための装置及び方法は、次の利点を与えるであろうことが理解されるであろう。
・実現が容易
・整合の精度が増大
・少ししか外部の構成要素を必要としない
・製造が容易
・専用の設計フローを必要としない
・標準のＩＣ生産及び試験ツールだけしか必要でない
・低損失の整合回路網を使用
・（キャパシタの統合化のため）ダイの大きさが少しだけ増大するが、しかし本解決策の合計の大きさは、外部の構成要素の数が低減するので、著しく（例えば、５０％）低減し得る。
【図面の簡単な説明】
【００２５】
【図１】図１は、インピーダンス整合のための既知の装置の略部分断面図を示す。
【図２】図２は、本発明を組み込む、インピーダンス整合のための第１の新規な装置の略部分断面図を示す。
【図３】図３は、図２の装置のための電気的等価回路のブロック略図を示す。
【図４】図４は、図３の回路の一部の概要図を示す。
【図５】図５は、２つのインピーダンス整合セルを利用し、且つ本発明を組み込む、インピーダンス整合のための第２の新規な装置の略部分断面図を示す。
【図６】図６は、図２の装置に原理的に類似し、インターディジテートされたレイアウトを利用し、且つ本発明を組み込む、インピーダンス整合のための第３の新規な装置の略部分断面図を示す。
【図７】図７は、図２の装置に類似し、２つのダイを有するインターディジテートされたレイアウトを利用し、且つ本発明を組み込む、インピーダンス整合のための第４の新規な装置の略部分断面図を示す。

Claims (10)

  1. インピーダンス整合されるべき出力電流を受け取る第１のノード（２０４ａ）と、
    前記第１のノードからの出力電流を受け取る第２のノード（２１２，２１４）と、
    電流を前記第１のノードから前記第２のノードへ伝える第１の電流導体（２０２ｃ）と、
    前記第２のノードからの出力電流を受け取る第３のノード（２０４ｂ）と、
    電流を前記第２のノードから前記第３のノードへ伝える第２の電流導体（２０２ｄ）と、
    前記第３のノードに結合されたキャパシタンス手段（２０８）と、を備え、
    それにより、前記第１及び第２の電流導体は、それらのインダクタンスがそれらの自己インダクタンスの和とそれらの相互インダクタンスの負の和とであるように接近して位置されている
    インピーダンス整合のための装置。
  2. 前記第１のノード及び前記第３のノードが、集積回路（２０４）に設けられている請求項１記載のインピーダンス整合のための装置。
  3. 前記第１のノード及び前記第３のノードが、それぞれの集積回路（７０４ａ，７０４ｂ）に設けられている請求項１記載のインピーダンス整合のための装置。
  4. 前記第３のノードからの出力電流を受け取る第４のノード（５１８，５２０）と、
    電流を前記第３のノードから前記第４のノードへ伝える第３の電流導体（５０２ａ，５０２ｈ）と、
    前記第４のノードからの出力電流を受け取る第５のノードと、
    電流を前記第４のノードから前記第５のノードへ伝える第４の電流導体（５０２ｆ，５０２ｇ）と、を更に備え、
    それにより、前記第３及び第４の電流導体は、それらのインダクタンスがそれらの自己インダクタンスの和とそれらの相互インダクタンスの負の和とであるように接近して位置されている
    請求項１から３のいずれか一項に記載のインピーダンス整合のための装置。
  5. 前記キャパシタンス手段が、
    前記第３のノードに結合された第１のキャパシタンス（５０８）と、
    前記第５のノードに結合され且つ伝送線（５２２）に結合するための第２のキャパシタンス（５０９）とを備える
    請求項４記載のインピーダンス整合のための装置。
  6. 前記電流導体（６０２，７０２）がインターディジテート（ｉｎｔｅｒｄｉｇｉｔａｔｅ）される請求項１から５のいずれか一項に記載のインピーダンス整合のための装置。
  7. 請求項１から６のいずれか一項に記載のインピーダンス整合のための装置を備えるモジュール。
  8. インピーダンス整合されるべき出力電流を受け取る第１のノード（２０４ａ）を設けるステップと、
    前記第１のノードからの出力電流を受け取る第２のノード（２１２，２１４）を設けるステップと、
    電流を前記第１のノードから前記第２のノードへ伝える第１の電流導体（２０２ｃ）を設けるステップと、
    前記第２のノードからの出力電流を受け取る第３のノード（２０４ｂ）を設けるステップと、
    電流を前記第２のノードから前記第３のノードへ伝える第２の電流導体（２０２ｄ）を設けるステップと、
    前記第３のノードに結合されたキャパシタンス手段（２０８）を設けるステップと、を備え、
    それにより、前記第１及び第２の電流導体は、それらのインダクタンスがそれら自己インダクタンスの和とそれらの相互インダクタンスの負の和とであるように接近して位置されている
    インピーダンス整合のための方法。
  9. 前記第１のノード及び前記第３のノードが集積回路（２０４）に設けられている請求項８記載のインピーダンス整合のための方法。
  10. 前記第１のノード及び前記第３のノードが、それぞれの集積回路（７０４ａ，７０４ｂ）に設けられている請求項８記載のインピーダンス整合のための方法。
JP2002568426A 2001-02-28 2002-01-28 インピーダンス整合のためのモジュール Expired - Fee Related JP4318457B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01400528A EP1237189A1 (en) 2001-02-28 2001-02-28 Arrangement and method for impedance matching
PCT/EP2002/001040 WO2002069403A1 (en) 2001-02-28 2002-01-28 Arrangement and method for impedance matching

Publications (2)

Publication Number Publication Date
JP2004523172A true JP2004523172A (ja) 2004-07-29
JP4318457B2 JP4318457B2 (ja) 2009-08-26

Family

ID=8182637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002568426A Expired - Fee Related JP4318457B2 (ja) 2001-02-28 2002-01-28 インピーダンス整合のためのモジュール

Country Status (8)

Country Link
US (2) US7113054B2 (ja)
EP (1) EP1237189A1 (ja)
JP (1) JP4318457B2 (ja)
KR (1) KR100862874B1 (ja)
CN (1) CN1284238C (ja)
HK (1) HK1064208A1 (ja)
TW (1) TW595095B (ja)
WO (1) WO2002069403A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003111A1 (ja) * 2016-07-01 2018-01-04 三菱電機株式会社 増幅器
WO2019202631A1 (ja) * 2018-04-16 2019-10-24 三菱電機株式会社 高周波電力増幅器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006090204A1 (en) * 2005-02-24 2006-08-31 Freescale Semiconductor, Inc. Lead-frame circuit package
US7518466B2 (en) 2005-08-29 2009-04-14 Applied Materials, Inc. Methods and apparatus for symmetrical and/or concentric radio frequency matching networks
JP2007184414A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体装置及び電子機器
US20070274059A1 (en) * 2006-05-25 2007-11-29 Chennupati Raghuram Siva Apparatus and method for shielding of electromagnetic interference of a memory module
WO2008007330A2 (en) * 2006-07-12 2008-01-17 Nxp B.V. Load-line adaptation
DE102008044845B4 (de) * 2008-08-28 2015-04-09 Epcos Ag Bias-Netzwerk
CN107079576B (zh) 2014-08-15 2020-01-21 应用材料公司 用于等离子体处理系统的紧凑型可配置式模块化射频匹配网络组件
US20240051292A1 (en) * 2021-01-11 2024-02-15 Hewlett-Packard Development Company, L.P. Matching electrically conductive line resistances to switches in fluidic dies

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6717634A (ja) * 1967-12-22 1969-06-24
US3784883A (en) * 1971-07-19 1974-01-08 Communications Transistor Corp Transistor package
US3893159A (en) * 1974-02-26 1975-07-01 Rca Corp Multiple cell high frequency power semiconductor device having bond wires of differing inductance from cell to cell
US3893459A (en) 1974-03-04 1975-07-08 Mine Safety Appliances Co Emergency breathing apparatus
JPH0482846U (ja) 1990-11-28 1992-07-20
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JPH08130419A (ja) * 1994-11-01 1996-05-21 Fujitsu Ltd 増幅器並びにこれを有する受信機及び通信機
JPH10256850A (ja) 1997-03-10 1998-09-25 Fujitsu Ltd 半導体装置及び高周波電力増幅器
JP2000510653A (ja) * 1997-04-16 2000-08-15 ザ ボード オブ トラスティーズ オブ ザ リーランド スタンフォード ジュニア ユニバーシティ 高速集積回路のための分散型ｅｓｄ保護デバイス
US6448865B1 (en) * 1999-02-25 2002-09-10 Formfactor, Inc. Integrated circuit interconnect system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003111A1 (ja) * 2016-07-01 2018-01-04 三菱電機株式会社 増幅器
JPWO2018003111A1 (ja) * 2016-07-01 2018-08-23 三菱電機株式会社 増幅器
WO2019202631A1 (ja) * 2018-04-16 2019-10-24 三菱電機株式会社 高周波電力増幅器
JPWO2019202631A1 (ja) * 2018-04-16 2020-12-17 三菱電機株式会社 高周波電力増幅器
US11296662B2 (en) 2018-04-16 2022-04-05 Mitsubishi Electric Corporation High-frequency power amplifier

Also Published As

Publication number Publication date
WO2002069403A1 (en) 2002-09-06
CN1284238C (zh) 2006-11-08
US20040085152A1 (en) 2004-05-06
EP1237189A1 (en) 2002-09-04
TW595095B (en) 2004-06-21
US20070159266A1 (en) 2007-07-12
CN1494741A (zh) 2004-05-05
US7113054B2 (en) 2006-09-26
KR20030077044A (ko) 2003-09-29
US7432778B2 (en) 2008-10-07
KR100862874B1 (ko) 2008-10-15
JP4318457B2 (ja) 2009-08-26
HK1064208A1 (en) 2005-01-21

Similar Documents

Publication Publication Date Title
US7432778B2 (en) Arrangement and method impedance matching
EP1750298B1 (en) RF power transistor with impedance matched output electrode
EP2013943B1 (en) A high power integrated rf amplifier
US6046641A (en) Parallel HV MOSFET high power stable amplifier
JP4933598B2 (ja) 分布型環状電力増幅器の構造
Jen et al. Design and analysis of a 55–71-GHz compact and broadband distributed active transformer power amplifier in 90-nm CMOS process
US7825731B2 (en) RF amplifying device
CN103907194B (zh) 用于高性能射频应用的传输线
Brama et al. A 30.5 dBm 48% PAE CMOS class-E PA with integrated balun for RF applications
EP2461335A1 (en) Bond wire transformer
TW200417134A (en) RF power transistor with internal bias feed
US20030076173A1 (en) Multi-stage, high frequency, high power signal amplifier
JP2002531948A (ja) 高周波パワー・トランジスタ・デバイス
JP4313759B2 (ja) 分布型電力増幅器のためのハイブリッド構造
US20040150489A1 (en) On-carrier impedance transform network
CN115765645A (zh) 射频放大器
EP4333055A1 (en) Packaged power amplifier device
CN118156230A (zh) 功率放大器模块
CN118381474A (zh) 射频功率匹配电路
Jones High power integration for RF infrastructure power amplifiers
JPS6399565A (ja) 高周波混成集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041228

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050304

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090526

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4318457

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees