KR100862874B1 - 임피던스 매칭 장치 및 방법 - Google Patents

임피던스 매칭 장치 및 방법 Download PDF

Info

Publication number
KR100862874B1
KR100862874B1 KR1020037011248A KR20037011248A KR100862874B1 KR 100862874 B1 KR100862874 B1 KR 100862874B1 KR 1020037011248 A KR1020037011248 A KR 1020037011248A KR 20037011248 A KR20037011248 A KR 20037011248A KR 100862874 B1 KR100862874 B1 KR 100862874B1
Authority
KR
South Korea
Prior art keywords
node
current
conductor
output
terminal
Prior art date
Application number
KR1020037011248A
Other languages
English (en)
Other versions
KR20030077044A (ko
Inventor
리옹데뜨필립
몬토리올길리스
트리체뜨자뀌
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20030077044A publication Critical patent/KR20030077044A/ko
Application granted granted Critical
Publication of KR100862874B1 publication Critical patent/KR100862874B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Abstract

임피던스 매칭(예를 들면, 전력 증폭기를 위한) 장치 및 방법은 임피던스 매칭되어야 할 출력 전류를 수신하는 제 1 노드(204a), 상기 제 1 노드로부터 출력 전류를 수신하는 제 2 노드(212, 214), 상기 제 1 노드에서 상기 제 2 노드로 전류를 전달하는 제 1 전류 컨덕터(202c), 상기 제 2 노드로부터 출력 전류를 수신하는 제 3 노드(204b), 및 상기 제 2 노드에서 상기 제 3 노드로 전류를 전달하는 제 2 전류 컨덕터(202d)를 포함하고, 상기 제 1 및 제 2 전류 컨덕터들이 가깝게 위치되어 그들의 인덕턴스가 그들 자기-인덕턴스들의 합이 된다. 전류 컨덕터들은 와이어 본드들(wire bonds)일 수도 있으며, 상기 장치는 전력 증폭기 IC 모듈(power amplifier IC module)내에 집적된 커패시터를 포함할 수 있고, 상기 모듈에서 커패시터는 전력 증폭기로부터 분리된 IC에 제공될 수 있으며, 상기 장치는 복수의 임피던스 매칭 셀들을 이용할 수 있고, 와이어 본드는 반도체 다이를 가로질러 맞물릴 수 있다. 이것은 다음 장점들을 제공한다 : 구현하기 쉽고, 매칭의 정확성을 증가시키며, 외부 구성 소자들을 거의 필요로 하지 않으며, 제조하기 쉽고, 전용 설계 흐름이 필요 없으며, 표준 IC 제품 및 테스트 툴들만을 요구하고, 저손실 매칭 네트워크들을 이용하고, 다이 크기의 작은 증가만을 포함하지만(커패시터의 집적으로 인해) 솔루션의 전체 크기는 외부 구성 소자들의 감소된 수로 인해 상당히 감소(예를 들면 50%로)될 수 있는 장점들이 있다.
Figure R1020037011248
임피던스 매칭, 전력 증폭기, 자기-인덕턴스, 상호 인덕턴스, 전류 컨덕터

Description

임피던스 매칭 장치 및 방법{Arrangement and method for impedance matching}
본 발명은 임피던스 매칭에 관한 것이며, 특히 전력 증폭기들의 임피던스 매칭에 한정되는 것은 아니다.
본 발명의 분야에서, 전력 증폭기들과 같은 디바이스들로부터 에너지의 최적 전달을 위해, 전력 증폭기의 출력 임피던스가 전력 증폭기에 의해 구동된 회로의 입력 임피던스와 매칭해야 한다는 것이 공지되어 있다. 실제로, 집적 회로(IC) 전력 증폭기(PA)와 같은 전력 증폭기의 출력 임피던스는 IC에 외부적으로 장착되고 와이어(wire)들에 의해 IC에 접속된 인덕터들 및 커패시터들과 같은 구성 소자들을 포함하는 전기/전자 네트워크의 이용에 의해 전형적으로 매칭된다. 와이어-본딩(wire-bonding)은 전형적으로 와이어들을 접속하는데 이용된다. 커패시터들은 금속 산화 반도체 커패시터들(MOSCAPs : metal-oxide-semiconductor capacitors) 또는 표면 장착 디바이스(SMD : Surface Mounted Device) 커패시터들 일 수 있다. 인덕터들은 전형적으로, 상기 언급된 커패시터들에 의해 정확한 위치에 접지되도록 분로되는, 마이크로스트립 또는 코플래너 라인들(coplanar lines)과 같은 전송 라인들과 연결된다(made with).
그러나, 이러한 접근(approach)은, SMD 커패시터들이 비용 때문에 다수의 성능 파라미터들에 대해 PA RF 성능 편차(performance deviation)를 떨어뜨리는 큰 허용 오차뿐만 아니라 대역폭을 좁게 하는 무시할 수 없는 일련의 기생 인덕턴스(parasitic inductance) 및 손실들을 유발하는 불량 인자를 가진다는 단점(들)을 가진다. 그 외에도, 자동으로 픽 앤 플레이스된(picked and placed) SMD 커패시터들은 조립 기계 제한들을 맞추기 위해 최소 간격 사양들(minimum spacing specifications)을 가지며, 따라서 전체 전력 증폭기 장치 크기를 증가시키는 원인이 된다.
따라서, 상기 언급된 단점(들)을 완화할 수 있는 임피던스 매칭이 필요하다.
본 발명의 제 1 양상에 따라, 청구항 1에 청구된 바와 같은 임피던스 매칭 장치가 제공되어 있다.
본 발명의 제 2 양상에 따라, 청구항 13에 청구된 바와 같은 임피던스 매칭 방법이 제공되어 있다.
도 1은 공지된 임피던스 매칭 장치의 개략적 부분 단면도.
도 2는 본 발명을 포함하는 임피던스 매칭용 제 1 새로운 장치의 개략적 부분 단면도.
도 3은 도 2의 장치를 위한 등가의 전기 회로의 블록도.
도 4는 도 3의 회로의 일부의 그림 표현을 도시한 도면.
도 5는 본 발명을 포함하고 두 개의 임피던스 매칭 셀들을 이용하는 임피던스 매칭용 제 2 새로운 장치의 개략적 부분 단면도.
도 6은 본 발명을 포함하고 도 2의 것과 원리적으로 유사하며 맞물린 레이아웃을 이용하는 임피던스 매칭용 제 3 새로운 장치의 부분 단면도.
도 7은 본 발명을 포함하고 도 2의 것과 원리적으로 유사하며 두 개의 다이와 맞물린 레이아웃을 이용하는 임피던스 매칭용 제 4 새로운 장치의 부분 단면도.
본 발명을 포함하는 임피던스 매칭을 위한 네 개의 장치들 및 방법들은 단지 실시예에 의해 첨부 도면들을 참고하여 설명될 것이다.
도 1을 참조하면, 공지된 전력 증폭기(102)(셀룰러 무선 애플리케이션들에 이용하는 모듈 이중 대역 PA(a module dual-band PA)와 같은)용 임피던스 매칭 장치(100)는 매칭되어야 할 RF 전력 트랜지스터(108)를 구비한 IC(106)와 인쇄된 전송 라인(110) 사이에 종래의 와이어 본딩 기술들(wire-bonding techniques)에 의해 부착된 다수의 와이어들(104)을 구비한다. 외부 표면 장착 디바이스(SMD) 커패시터(112)는 접지/그라운드와, 와이어들(104)로부터 떨어진 인쇄된 전송 라인(110)상의 정확한 위치 사이에 접속된다.
이러한 장치에서, 인덕터(Lline + lwire)가 인쇄된 전송 라인(110), 인덕턴스 값을 결정하는 길이(Lline), 및 인덕턴스 값을 결정하는 와이어(lwire)로부터의 인덕턴스로 실현된다(realized with)는 것이 인식된다. 인쇄된 전송 라인(110)의 길이는 SMD 커패시터(112)의 정확한 위치에 의해 규정된다. 그러한 장치는 RF 전력 트랜지스터(108)의 출력 임피던스를 증가시키는 매칭 셀을 구성한다. 전형적으로, 실제로, 단지 하나의 임피던스 매칭 셀의 이용은 출력 임피던스가 전력 증폭기(102)의 RF 성능을 저하시키지 않고서는 50Ω(전형적으로 매칭되지 않은 3Ω으로부터)의 전형적인 원하는 값에 도달하도록 허용하지 않는다. 추가적인 매칭 셀이 필요하며, 제 2 SMD 커패시터가 접지/그라운드와 첫 번째 것으로부터 떨어진 인쇄된 전송 라인(110) 상의 제 2 정확한 위치 사이에 접속된다. 이중 대역 전력 증폭기 애플리케이션에 대해, 상기 기술된 장치가 각 대역에 필요하다.
상기 접근에서, 인쇄된 전송 라인들의 폭으로 인한 낮은 유도성(inductivity)을 가진 인쇄된 전송 라인들의 길이뿐만 아니라, 자동 픽-앤-플레이스 기계에 의해 요구되는 구성 소자-대-구성 소자 간격을 충족시킬 필요가 있는 SMD 커패시터들의 이용은 전력 증폭기 장치의 크기 및 그로 인한 비용을 과감하게 증가시킨다.
더욱이, SMD 커패시터들은 비용 때문에, 다수의 성능 파라미터들에 대해 PA RF 성능 편차를 떨어뜨리는 큰 허용 오차뿐만 아니라, 대역폭을 좁게 하는 무시할 수 없는 일련의 기생 인덕턴스 및 손실들을 유발하는 불량 인자를 가진다.
도 2를 참조하면, 이중 대역 셀룰러 무선 전력 증폭기 모듈용 제 1 새로운 임피던스 매칭 장치(200)는, (매칭되어야 할) RF 전력 트랜지스터(206) 및 집적 커패시터(208)가 있는 IC(204)와, 각각 인쇄된 전송 라인(210), 제 1 본딩 구역 패드(212) 및 제 2 본딩 구역 패드(214) 사이에 종래의 와이어 본딩 기술들에 의해 부착된 다수의 와이어들(202a 내지 202f)을 구비한다.
인쇄된 전송 라인(210), 제 1 본딩 구역 패드(212) 및 제 2 본딩 구역 패드(214)는 두 개의 와이어들(202)에 의해 (각각의 층들 204a, 204b, 204c의) IC(204)에 각각 접속된다: 인쇄된 전송 라인(210)(코플래너 또는 마이크로스트립 전송 라인일 수 있음)은 IC 층(204c)에서 두 개의 와이어들(202a 및 202b)에 의해 집적 커패시터(208)에 접속되고, 제 1 본딩 구역 패드(212)는 IC 층(204a)에서 와이어(202c)에 의해 RF 전력 트랜지스터(206)에 접속되고 IC 층(204b)에서 와이어(202d)에 의해 집적 커패시터(208)에 접속되며, 제 2 본딩 구역 패드(214)는 IC 층(204b)에서 와이어(202e)에 의해 집적 커패시터(208)에 접속되고 IC 층(204a)에서 와이어(202f)에 의해 RF 전력 트랜지스터(206)에 접속된다. 하기에 자세히 설명되는 바와 같이, 한 쌍의 와이어들(202c 및 202d, 202e 및 202f)에서, 한 와이어(202c, 202f)는 IC(204)의 RF 전력 트랜지스터(206)로부터 RF 전류를 전달하고, 다른 와이어(202d, 202e)는 IC(204)상의 집적 커패시터(208)에 RF 전류를 전달한다. 실제로, 증가된 전류 전달 용량을 위해, 202a, 202b, 202c, 202d, 202e 및 202f로서 각각 기술된 와이어들은 실제로 와이어들의 그룹일 수 있고, 각 그룹은 두 개의 별도의 와이어들 또는 그 이상을 가질 수 있다.
임피던스 매칭 장치(200)에서, 한 쌍의 와이어들(202c 및 202d, 202e 및 202f)은 역평행으로(anti-parallel) RF 전류를 전달하고, 그 사이에 결합의 결과로서 생기는 인덕턴스를 생성하기 위하여 와이어들의 자기-인덕턴스에 음으로(negatively) 부가하는 상호 인덕턴스가 생성된다는 것을 인식한다. 이러한 반대 부가의 효과는 각 쌍의 와이어들의 결과로서 생긴 작아진 인덕턴스(도 1의 공지된 장치와 비교하여)를 유발한다는 것을 인식하며, 이것은 제 1 매칭 셀에 전형적으로 필요한 작은 인덕턴스 값들을 성취하는 것이 가능하게 된다는 것을 인식한다. 그 외에도, 도 2의 장치의 대칭적 구조(symmetrical geometry)는 열적 및 전기적으로 잘 조화된 작업 조건들을 RF 전력 트랜지스터(206)에 제공한다.
본 발명이 전력 증폭기의 출력 임피던스를 매칭하는 것에 관하여 상기 기술되었지만, 본 발명은 다단 증폭기들의 경우, 단간(interstage) 매칭 네트워크들에 대안적으로 이용될 수 있다는 것을 인식한다.
도 3을 참조하면, 임피던스 매칭 장치(200)의 등가 전기 회로(300)는 한 쌍의 와이어들(202c 및 202d)과 (202e 및 202f)에 의해 각각 실현된 인덕턴스들(Lcd 및 Lef)을 병렬로 둠으로써 발생되는 인덕턴스 L, 및 커패시터 C(PA IC와 동일한 다이 상에 집적됨)에 의해 구성되는 매칭 셀(302)를 갖는다.
도 4를 참조하면, 도시된 매칭 셀(302)의 그림 표현(400)은 커패시터 C가 IC 다이에 포함되고, 인덕턴스들이 상기 기술한 바와 같이 와이어들의 쌍들(202)에 의해 구성되기 때문에, 상기 장치가 외부 구성 소자들을 이용하지 않는 것을 설명한다. 따라서, 임피던스 매칭 장치(200)가 높은 Q 성분들(elements)과 작은 다이 크기를 제공할 수 있고, 도 1의 공지된 장치와 비교하여 감소된 수의 외부 구성 소자들을 필요로 한다는 것을 이해한다.
도 5를 참조하면, 이중 대역 셀룰러 무선 전력 증폭기 모듈용의 도 2의 것과 유사한 제 2 새로운 임피던스 매칭 장치(500)는 두 개의 임피던스 매칭 셀들을 이용한다. 두 개의 셀들을 이용하는 장치(500)에서, 다수의 와이어들(502a 내지 502j)은, 매칭되어야 할 RF 전력 트랜지스터(506) 및 집적 커패시터들(508 및 509)(두 부분들 509.1 및 509.2로 도시됨)이 있는 IC(504)(각각 504a, 504b 및 504c)와, 각각 인쇄된 전송 라인(522), 제 1 본딩 구역 패드(514) 및 제 2 본딩 구역 패드(516), 제 3 본딩 구역 패드(518) 및 제 4 본딩 구역 패드(520) 사이에 종래의 와이어 본딩 기술들에 의해 부착된다.
제 1 본딩 구역 패드(514) 및 제 2 본딩 구역 패드(516)는 각각 IC 층(504a)에서 와이어들(502c 및 502j)에 의해 IC(504)로부터 RF 전류를 수신하도록 각각 접속되고, 제 1 본딩 구역 패드(514) 및 제 2 본딩 구역 패드(516)는 각각 집적 커패시터(508)를 포함하는 IC(504)의 층(504b)에 와이어들(502d 및 502i)에 의해 RF 전류를 송신하도록 각각 접속된다. 제 3 본딩 구역 패드(518) 및 제 4 본딩 구역 패드(520)는 각각 집적 커패시터(508)를 포함하는 IC(504)의 층(504b)으로부터 와이어들(502e 및 502h)에 의해 RF 전류를 수신하도록 각각 접속되고, 제 3 본딩 구역 패드(518) 및 제 4 본딩 구역 패드(520)는 각각 집적 커패시터(509)를 포함하는 IC(504)의 층(504c)에 와이어들(502f 및 502g)에 의해 RF 전류를 송신하도록 각각 접속되며, 상기 집적 커패시터(509)는 와이어들(502a 및 502b)에 의해 인쇄된 전송 라인(522)에 접속된다.
임피던스 매칭 장치(500)에서, 와이어들의 쌍들(202c 및 202d, 202e 및 202f, 202g 및 202h, 202i 및 202j)이 역평행 RF 전류를 전달하고, 상기 설명된 바와 같은 동일한 장점들을 가진 도 2의 장치(200)에서와 같이, 그 사이에 결합의 결과로서 생긴 인덕턴스를 제공하기 위하여 와이어들의 자기-인덕턴스에 음으로 부가하는 상호 인덕턴스를 생성한다는 것을 인식한다. 장치(500)가 두 개의 임피던스 매칭 셀들(각각 514, 502c, 502d, 516, 502i, 502j, 508 및 518, 502e, 502f, 520, 502g, 502h, 509)을 포함하기 때문에, 이것은 도 2의 단일 셀 장치보다 전형적인 값 3Ω에서 원하는 값 50Ω으로 더욱 더 효율적으로 증가되도록 전력 증폭기(504)의 출력 임피던스를 허용한다는 것을 또한 인식한다.
도 6을 참조하면, 제 3 새로운 임피던스 매칭 장치(600)는 도 2의 단일 셀 장치와 원리적으로 유사하며, 맞물리는 레이아웃을 포함한다. 이중 대역 셀룰러 무선 전력 증폭기 모듈용 임피던스 매칭 장치(600)는 매칭되어야 할 RF 전력 트랜지스터(606) 및 집적 커패시터(608)가 있는 IC(604), 본딩 구역(610) 및 인쇄된 전송 라인(622) 사이에 종래의 와이어 본딩 기술들에 의해 부착된 다수의 와이어들(602)을 가진다. 집적 커패시터(608)는 IC 다이 전역에 분포되며, 트랜지스터(606)에서 본딩 구역(610)으로, 본딩 구역(610)에서 집적 커패시터(608)로, 집적 커패시터(608)에서 인쇄된 전송 라인(622)으로 각각 전류를 전달하는 와이어들(602)은 다이를 가로질러 맞물려 있다. 이러한 방식으로, 장치(600)는 상기 설명된 도 2의 장치(200)의 모든 장점들은 가지며, 부가적으로 RF 전류 전도(RF current conduction)가 다이를 가로질러 퍼지므로, 보다 효율적인 열적 및 전기적 동작을 허용한다.
도 6의 임피던스 매칭 장치(600)가 상기 기술된 도 2의 장치(200)와 같은 단일 임피던스 매칭 셀에 기초하기 때문에, 둘 또는 그 이상의 임피던스 매칭 셀들에 연장될 수 있다는 것을 인식한다.
도 7을 참조하면, 제 4 새로운 임피던스 매칭 장치(700)는 도 6의 장치(600)의 원리와 유사하고 두 개의 서로 다른 다이를 이용하면서 맞물리는 레이아웃을 포함한다. 이중 대역 셀룰러 무선 전력 증폭기 모듈용 임피던스 매칭 장치(700)는 매칭되어야 할 RF 전력 트랜지스터(706)가 있는 제 1 IC 다이(704a), 집적 커패시터(708)를 포함하는 제 2 IC 다이(704b), 본딩 구역(710) 및 인쇄된 전송 라인(722) 사이에 종래의 와이어 본딩 기술들에 의해 부착된 다수의 와이어들(702)을 가진다. 도 6의 장치(600)에서와 같이, 집적 커패시터(708)가 IC 다이(704b) 전역에 분포되고, IC 다이(704a) 상의 트랜지스터(706)에서 본딩 구역(710)으로, 본딩 구역(710)에서 IC 다이(704b) 상의 집적 커패시터(708)로, IC 다이(704b) 상의 집적 커패시터(708)에서 인쇄된 전송 라인(722)으로 각각 전류를 전달하는 와이어들(702)은 다이들을 가로질러 맞물린다. 이러한 방식으로, 장치(700)는 도 2의 장치(200)의 모든 장점들과 상기 기술된 도 6의 장치(600)의 부가된 열 분포 장점들을 포함한다. 게다가 장치(700)는 두 개의 다이(704a 및 704b)를 이용하기 때문에, 다이(704a)의 크기(전형적으로, 고가의 갈륨 비화물 반도체임)가 RF 전력 트랜지스터(706)만을 제공하는데 필요하여 감소되면서, 집적 커패시터(708)를 제공하는 다이(704b)가 저가의 실리콘 반도체일 수 있기 때문에 장치의 전체 비용이 감소되도록 허용한다는 것을 인식한다.
도 7의 임피던스 매칭 장치(700)는, 도 2의 장치(200)와 같은 단일 임피던스 매칭 셀 및 상기 기술된 도 6의 장치(600)에 기초하기 때문에, 둘 또는 그 이상의 임피던스 매칭 셀들에 연장될 수 있다는 것을 인식한다. 이러한 경우, 제 2(및 임의의 또 다른 셀들)에 요구된 커패시터들은 저가의 다이(704b)에 모두 제공될 수 있다.
본 발명이 RF 전력 증폭기에 대해 상기 기술되었지만, 본 발명은 고주파수 또는 저주파수에서, 또는 예를 들면 전압 제어 발진기들(VCOs) 또는 낮은 노이즈 증폭기들(LNAs : low noise amplifiers)인, 임피던스 트랜스포메이션(transformation)을 요구하는 다른 장치들에 대안적으로 이용될 수 있다는 것을 인식할 것이다. 또한, 본 발명은 GSM, CDMA, TDMA, W-CDMA, GPRS, EDGE, UMTS와 같은 표준 변조 방식들 또는 원하는 다른 변조 방식들을 포함하는 전자 통신 장치들에 이용될 수 있다는 것을 인식한다.
상기 기술된 임피던스 매칭 장치 및 방법들이 다음 장점들을 제공할 수 있다는 것을 이해한다:
구현하기 쉽다
매칭의 정확성을 증가시킨다
외부 구성 소자들을 거의 필요로 하지 않는다
제조하기 쉽다
전용 설계 흐름을 필요로 하지 않는다
표준 IC 제품 및 테스트 툴들만을 요구한다
저손실 매칭 네트워크들을 이용한다
다이의 크기가 작게 증가되지만(커패시터의 집적에 의해), 솔루션의 전체 크기는 외부 구성 소자들의 감소된 수로 인해 상당히 감소(예를 들면 50%만큼)될 수 있다.

Claims (14)

  1. 회로로서:
    집적 회로 상에 트랜지스터를 포함하는 증폭기;
    임피던스 매칭될 상기 트랜지스터로부터 출력 전류를 수신하기 위한 제 1 노드;
    상기 제 1 노드로부터 출력 전류를 수신하기 위한 제 2 노드;
    상기 제 1 노드로부터 상기 제 2 노드로 전류를 전달하기 위한 제 1 전류 컨덕터; 및
    상기 제 2 노드로부터 출력 전류를 수신하기 위한 제 3 노드;
    상기 제 2 노드로부터 상기 제 3 노드로 전류를 전달하기 위한 제 2 전류 컨덕터; 및
    상기 제 3 노드에 결합된 상기 집적 회로 상의 커패시턴스 수단을 포함하고,
    상기 제 1 및 제 2 전류 컨덕터들은 자기-인덕턴스들뿐만 아니라 상호 인덕턴스를 나타내도록 근접하게 위치되고, 상기 커패시턴스 수단들에 평행하게 나타나는 그들의 전체 인덕턴스는 그들의 상호 인덕턴스만큼 감소된 그들의 자기-인덕턴스들의 합을 포함하는, 회로.
  2. 제 1 항에 있어서,
    상기 제 1 노드 및 상기 제 3 노드는 집적 회로 내에 제공되는, 회로.
  3. 제 1 항에 있어서,
    상기 제 1 및 상기 제 2 전류 컨덕터들은 서로 맞물리는(interdigitated), 회로.
  4. 제 1 항에 있어서,
    상기 커패시턴스 수단은 상기 제 1 및 제 2 전류 컨덕터들에 평행한 제 1 및 제 3 노드들에 결합되는, 회로.
  5. 제 1 항에 있어서,
    상기 제 3 노드로부터 출력 전류를 수신하기 위한 제 4 노드;
    상기 제 3 노드로부터 상기 제 4 노드로 전류를 전달하기 위한 제 3 전류 컨덕터;
    상기 제 4 노드로부터 출력 전류를 수신하기 위한 제 5 노드; 및
    상기 제 4 노드로부터 상기 제 5 노드로 전류를 전달하기 위한 제 4 전류 컨덕터를 더 포함하며,
    상기 제 3 및 제 4 전류 컨덕터들은 자기-인덕턴스들뿐만 아니라 상호 인덕턴스를 나타내도록 근접하게 위치되고, 그들의 전체 인덕턴스는 그들의 상호 인덕턴스만큼 감소된 그들의 자기-인덕턴스들의 합을 포함하는, 회로.
  6. 제 4 항에 있어서, 상기 커패시턴스 수단은,
    상기 제 3 노드에 결합된 제 1 단자, 및 접지 단자에 결합된 제 2 단자를 갖는 제 1 커패시터를 포함하는, 회로.
  7. 집적 회로 상의 증폭기와 출력 임피던스 매칭 장치를 포함하는 모듈에 있어서,
    상기 출력 임피던스 매칭 장치는:
    전력 증폭기로부터 임피던스 매칭될 출력 전류를 수신하기 위한 제 1 노드;
    상기 제 1 노드로부터 출력 전류를 수신하기 위한 제 2 노드;
    상기 제 1 노드로부터 상기 제 2 노드로 전류를 전달하기 위한 제 1 전류 컨덕터;
    상기 제 2 노드로부터 출력 전류를 수신하기 위한 제 3 노드;
    상기 제 2 노드로부터 상기 제 3 노드로 전류를 전달하기 위한 제 2 전류 컨덕터; 및
    상기 제 3 노드에 결합된 제 1 단자와 접지 단자에 결합된 제 2 단자를 갖는 커패시턴스 수단을 포함하고,
    상기 제 1 및 제 2 전류 컨덕터들은 자기-인덕턴스들뿐만 아니라 상호 인덕턴스를 나타내도록 근접하게 위치되고, 상기 커패시턴스 수단과 평행하게 나타나는 그들의 전체 인덕턴스는 그들의 상호 인덕턴스만큼 감소된 자기-인덕턴스들의 합을 포함하고,
    상기 커패시턴스 수단은 상기 집적 회로 상에 있는, 모듈.
  8. 회로로서:
    집적 회로 상에 트랜지스터를 포함하고, 출력을 갖는 증폭기;
    제 1 단자 및 제 2 단자를 갖는 상기 집적 회로 내에 포함된 집적된 커패시터로서, 상기 제 1 단자는 제 1 전력 공급 단자에 결합되는, 상기 집적된 커패시터;
    상기 집적된 커패시터의 상기 제 2 단자와 증폭기의 출력 사이에 결합된 제 1 컨덕터를 포함하고, 상기 제 1 컨덕터는 역평행(anti-parallel)으로 RF 전류를 전달하도록 구성되어, 상기 제 1 컨덕터의 자기-인덕턴스에 음으로(negatively) 부가되는 상호 인덕턴스를 생성하는, 회로.
  9. 제 8 항에 있어서,
    입력 임피던스를 매칭하기 위해 출력 임피던스를 갖는 것을 또한 특징으로 하는, 회로.
  10. 제 8 항에 있어서,
    상기 제 1 컨덕터는 상기 증폭기의 출력과 도전 패드 사이에 결합되는 제 1 와이어(wire) 및 제 2 와이어를 포함하고, 상기 제 1 와이어는 하나의 단부에서 상기 도전 패드에 접속되고, 다른 단부에서 상기 집적된 커패시터의 제 2 단자에 전기적으로 결합되는, 회로.
  11. 제 10 항에 있어서,
    상기 도전 패드는 집적 회로의 외부에 있는, 회로.
  12. 제 8 항에서,
    상기 집적된 커패시터의 제 2 단자와 상기 증폭기의 출력 사이에 결합된 제 2 컨덕터를 더 포함하고, 상기 제 2 컨덕터는 역평행으로 RF 전류를 전달하도록 구성되어, 상기 제 2 컨덕터의 자기-임피던스에 음으로 부가되는 상호 인덕턴스를 생성하는, 회로.
  13. 제 12 항에서,
    상기 제 1 컨덕터 및 상기 제 2 컨덕터는 상기 집적된 커패시터의 제 2 단자의 대향하는 측면들에 위치되는, 회로.
  14. 노드(204a), 출력(210), 및 상호 인덕턴스에 관련된 제 1 및 제 2 전류 컨덕터들(202c, 202d)를 포함하는 모듈에 있어서,
    상기 제 1 및 제 2 전류 컨덕터들은 상기 노드(204a)를 상기 출력(210)과 접속시키는 임피던스 매칭 장치(200) 내에 배열되어,
    상기 제 1 전류 컨덕터(202c)가 상기 노드(204a)로부터 전류를 전달하고,
    상기 제 2 전류 컨덕터(202d)가 상기 제 1 전류 컨덕터로부터 전류를 전달하며,
    상기 임피던스 매칭 장치(200)는 상기 제 2 전류 컨덕터와 결합된 커패시턴스 수단(208)을 포함하고,
    상기 제 1 및 제 2 전류 컨덕터들은, 그들의 전체 인덕턴스가 그들의 상호 인덕턴스만큼 감소된 그들의 자기-인덕턴스들의 합을 포함하도록 근접하게 위치되고,
    상기 임피던스 매칭 장치(200)는 상기 노드(204a)의 임피던스를 상기 출력(210)의 더 높은 임피던스에 매칭시키는, 모듈.
KR1020037011248A 2001-02-28 2002-01-28 임피던스 매칭 장치 및 방법 KR100862874B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01400528A EP1237189A1 (en) 2001-02-28 2001-02-28 Arrangement and method for impedance matching
EP01400528.4 2001-02-28
PCT/EP2002/001040 WO2002069403A1 (en) 2001-02-28 2002-01-28 Arrangement and method for impedance matching

Publications (2)

Publication Number Publication Date
KR20030077044A KR20030077044A (ko) 2003-09-29
KR100862874B1 true KR100862874B1 (ko) 2008-10-15

Family

ID=8182637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037011248A KR100862874B1 (ko) 2001-02-28 2002-01-28 임피던스 매칭 장치 및 방법

Country Status (8)

Country Link
US (2) US7113054B2 (ko)
EP (1) EP1237189A1 (ko)
JP (1) JP4318457B2 (ko)
KR (1) KR100862874B1 (ko)
CN (1) CN1284238C (ko)
HK (1) HK1064208A1 (ko)
TW (1) TW595095B (ko)
WO (1) WO2002069403A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736034B2 (en) * 2005-02-24 2014-05-27 Freescale Semiconductor, Inc. Lead-frame circuit package
US7518466B2 (en) * 2005-08-29 2009-04-14 Applied Materials, Inc. Methods and apparatus for symmetrical and/or concentric radio frequency matching networks
JP2007184414A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体装置及び電子機器
US20070274059A1 (en) * 2006-05-25 2007-11-29 Chennupati Raghuram Siva Apparatus and method for shielding of electromagnetic interference of a memory module
WO2008007330A2 (en) * 2006-07-12 2008-01-17 Nxp B.V. Load-line adaptation
DE102008044845B4 (de) * 2008-08-28 2015-04-09 Epcos Ag Bias-Netzwerk
CN107079576B (zh) 2014-08-15 2020-01-21 应用材料公司 用于等离子体处理系统的紧凑型可配置式模块化射频匹配网络组件
WO2018003111A1 (ja) * 2016-07-01 2018-01-04 三菱電機株式会社 増幅器
DE112018007483T5 (de) * 2018-04-16 2020-12-31 Mitsubishi Electric Corporation Hochfrequenz-Leistungsverstärker
EP4274740A4 (en) * 2021-01-11 2024-02-21 Hewlett Packard Development Co MATCHING ELECTRICALLY CONDUCTIVE LINE RESISTORS AND SWITCHES IN FLUIDIC CHIPS

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3555375A (en) 1967-12-22 1971-01-12 Philips Corp High frequency power transistor having crossing input and output leads
US3784883A (en) 1971-07-19 1974-01-08 Communications Transistor Corp Transistor package
EP0578108A1 (en) * 1992-06-30 1994-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893159A (en) * 1974-02-26 1975-07-01 Rca Corp Multiple cell high frequency power semiconductor device having bond wires of differing inductance from cell to cell
US3893459A (en) 1974-03-04 1975-07-08 Mine Safety Appliances Co Emergency breathing apparatus
JPH0482846U (ko) 1990-11-28 1992-07-20
JPH08130419A (ja) * 1994-11-01 1996-05-21 Fujitsu Ltd 増幅器並びにこれを有する受信機及び通信機
JPH10256850A (ja) 1997-03-10 1998-09-25 Fujitsu Ltd 半導体装置及び高周波電力増幅器
WO1998047190A1 (en) * 1997-04-16 1998-10-22 The Board Of Trustees Of The Leland Stanford Junior University Distributed esd protection device for high speed integrated circuits
US6448865B1 (en) * 1999-02-25 2002-09-10 Formfactor, Inc. Integrated circuit interconnect system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3555375A (en) 1967-12-22 1971-01-12 Philips Corp High frequency power transistor having crossing input and output leads
US3784883A (en) 1971-07-19 1974-01-08 Communications Transistor Corp Transistor package
EP0578108A1 (en) * 1992-06-30 1994-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module

Also Published As

Publication number Publication date
EP1237189A1 (en) 2002-09-04
KR20030077044A (ko) 2003-09-29
TW595095B (en) 2004-06-21
US7432778B2 (en) 2008-10-07
WO2002069403A1 (en) 2002-09-06
US20070159266A1 (en) 2007-07-12
US20040085152A1 (en) 2004-05-06
CN1284238C (zh) 2006-11-08
HK1064208A1 (en) 2005-01-21
JP4318457B2 (ja) 2009-08-26
US7113054B2 (en) 2006-09-26
JP2004523172A (ja) 2004-07-29
CN1494741A (zh) 2004-05-05

Similar Documents

Publication Publication Date Title
US7372334B2 (en) Output match transistor
US7432778B2 (en) Arrangement and method impedance matching
JP4567119B2 (ja) 高出力無線周波増幅器及び無線周波増幅回路
EP1145314B1 (en) High frequency power transistor device
US6614308B2 (en) Multi-stage, high frequency, high power signal amplifier
TW200417134A (en) RF power transistor with internal bias feed
EP3780387A1 (en) Integrated multiple-path power amplifier with interdigitated transistors
EP2802075A1 (en) Dual-band semiconductor RF amplifier device
CN110581690A (zh) 具有短截线电路的放大器和放大器模块
US4213141A (en) Hybrid transistor
Lee et al. A 1.8-GHz 2-watt fully integrated CMOS push-pull parallel-combined power amplifier design
JPWO2020202674A1 (ja) 高周波増幅器
US20040150489A1 (en) On-carrier impedance transform network
EP4343837A1 (en) Power amplifier device having dies with elongated bondpads connected through a device substrate
EP4333055A1 (en) Packaged power amplifier device
RU2190899C1 (ru) Мощный вч- и свч-транзистор
KR20150137033A (ko) Hbt-cmos 하이브리드 전력 증폭기
CN113261200A (zh) 高频功率晶体管和高频功率放大器
JPS6399565A (ja) 高周波混成集積回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 12