JPWO2020202674A1 - 高周波増幅器 - Google Patents

Abstract

高周波増幅器（３０）は、第一信号を増幅するキャリアアンプ（１１）と、第二信号を増幅するピークアンプ（１２）と、キャリアアンプ（１１）の出力端子に接続された第一整合回路（３３）と、ピークアンプ（１２）の出力端子に接続された第二整合回路（３６）と、第一整合回路（３３）と第二整合回路（３６）との間に接続された所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第一伝送線路（４０）とを備え、第一整合回路（３３）および第二整合回路（３６）を構成する一端が接地された並列インダクタ（３５）および（３８）による位相回転は第一伝送線路（４０）による位相回転と逆向きである。

Description

本開示は、高周波増幅器に関し、特に、ドハティ増幅器に代表される高周波増幅器に関する。

無線通信等に用いられる高効率な高周波増幅器として、ＡＢ級動作又はＢ級動作をするキャリアアンプと、Ｃ級動作をするピークアンプとを組み合わせて構成されるドハティ増幅器が知られている。ドハティ増幅器では、出力電力が低い動作領域では、キャリアアンプだけが動作し、出力電力が高い動作領域では、キャリアアンプとピークアンプの両方が動作し、キャリアアンプ及びピークアンプの出力信号が合成される。

出力信号の合成のために、ドハティ増幅器では、キャリアアンプの出力端子とピークアンプの出力端子との間に、通信周波数帯における中心周波数の１／４波長の電気長を有する第一伝送線路が接続される。ここでは、１／４波長の第一伝送線路を使用する問題として、キャリアアンプの負荷インピーダンスが分散することによる広帯域特性の低下と、高周波電力の損失が増加することによる効率の低下と、さらに伝送線路が長くなることによる回路の大型化が挙げられる。なお、ある回路要素の「負荷インピーダンス」とは、その回路要素から出力側（つまり、負荷側）を見たインピーダンスである。また、「分散」とは、周波数依存性を意味し、「分散する」とは、周波数依存性が大きくなることをいう。

そこで、従来、ドハティ増幅器の広帯域化を図るために、様々な技術が提案されている（例えば、特許文献１参照）。

特許文献１の技術では、第一伝送線路とピークアンプの出力端子との間に、通信周波数帯における中心周波数の１／２波長の電気長を有する第二伝送線路が接続される。これにより、ピークアンプが動作しないドハティ増幅器の出力電力が低い動作領域においては、キャリアアンプの負荷インピーダンスの周波数特性が補償され、ドハティ増幅器の広帯域特性が改善される。

特開２０１４−１９７７５５号公報

しかしながら、特許文献１の技術では、キャリアアンプとピークアンプの両方が動作するドハティ増幅器の出力電力が高い動作領域においては、キャリアアンプの出力信号が第二伝送線路に流れなくなるために、キャリアアンプの負荷インピーダンスの周波数特性が補償されなくなる。そのために、このような出力電力が高い動作領域においては、依然として、ドハティ増幅器の広帯域特性の低下に問題がある。また特許文献１の技術では、ドハティ増幅器の効率の低下と、回路の大型化に問題が残る。なお、増幅器の「効率」とは、電力変換効率（つまり、入力電力に対する出力電力の比）をいう。

そこで、本開示は、従来よりも広帯域、高効率および小型を可能にする高周波増幅器を提供することを目的とする。

上記目的を達成するために、本開示の一形態に係る高周波増幅器は、所定の周波数帯の第一信号及び第二信号を増幅して出力端子から信号を出力する高周波増幅器であって、前記第一信号を増幅する第一アンプと、前記第二信号を増幅する第二アンプと、前記第一アンプの出力端子に接続された第一整合回路と、前記第二アンプの出力端子に接続された第二整合回路と、前記第一整合回路の出力端子と前記第二整合回路の出力端子との間に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第一伝送線路と、前記第一アンプおよび前記第二アンプの一方の入力端子に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第二伝送線路と、前記第一伝送線路の一端と前記出力端子との間に接続された前記所定の周波数帯の中心周波数の１／４波長の電気長を有する第三伝送線路とを備え、前記第一アンプおよび前記第二アンプの他方の出力端子に接続された前記第一整合回路または前記第二整合回路による位相回転は、前記第一伝送線路による位相回転と逆向きである。

また、上記目的を達成するために、本開示の他の一形態に係る高周波増幅器は、所定の周波数帯の第一信号及び第二信号を増幅して出力端子から信号を出力する高周波増幅器であって、基板と、前記基板上に実装された一又は二の半導体チップと、前記半導体チップに形成され前記第一信号を増幅する第一アンプと、前記半導体チップに形成され前記第二信号を増幅する第二アンプと、前記半導体チップに形成され前記第一アンプの出力端子に一端が接続された第八伝送線路と、前記半導体チップに形成され前記第二アンプの出力端子に一端が接続された第九伝送線路と、前記半導体チップに形成された第一キャパシタと、前記半導体チップに形成された第二キャパシタと、前記基板上に形成され前記第八伝送線路の他端に一端が接続された第四伝送線路と、前記基板上に形成され前記第九伝送線路の他端に一端が接続された第五伝送線路と、前記基板上に形成され前記第四伝送線路の一端と前記第五伝送線路の一端との間に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第一伝送線路と、前記第一アンプまたは前記第二アンプのいずれかの入力端子に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第二伝送線路と、前記第一伝送線路の一端と前記出力端子との間に接続された前記所定の周波数帯の中心周波数の１／４波長の電気長を有する第三伝送線路とを備え、前記第四伝送線路の他端と前記第一キャパシタとは、接続され、前記第五伝送線路の他端と前記第二キャパシタとは、接続されている。

本開示により、従来よりも広帯域、高効率および小型を可能にする高周波増幅器が提供される。

図１は、比較例に係る高周波増幅器の回路図である。 図２は、比較例に係る高周波増幅器におけるインピーダンス変換を示すスミスチャートである。 図３は、比較例に係る高周波増幅器が備える整合回路の位相角を示す図である。 図４Ａは、比較例に係る高周波増幅器におけるＰＡオン時のＺｃ１１を示すスミスチャートである。 図４Ｂは、比較例に係る高周波増幅器におけるＰＡオン時の効率の周波数特性を示す図である。 図５Ａは、比較例に係る高周波増幅器におけるＰＡオフ時のＺｃ１１を示すスミスチャートである。 図５Ｂは、比較例に係る高周波増幅器におけるＰＡオフ時の効率の周波数特性を示す図である。 図６は、実施の形態１に係る高周波増幅器の回路図である。 図７は、実施の形態１に係る高周波増幅器におけるインピーダンス変換を示すスミスチャートである。 図８は、実施の形態１に係る高周波増幅器が備える整合回路の位相角を示す図である。 図９Ａは、実施の形態１に係る高周波増幅器におけるＰＡオン時のＺｃ１１を示すスミスチャートである。 図９Ｂは、実施の形態１に係る高周波増幅器におけるＰＡオン時の効率の周波数特性を示す図である。 図１０Ａは、実施の形態１に係る高周波増幅器におけるＰＡオフ時のＺｃ１１を示すスミスチャートである。 図１０Ｂは、実施の形態１に係る高周波増幅器におけるＰＡオフ時の効率の周波数特性を示す図である。 図１１は、実施の形態２に係る高周波増幅器の回路図である。 図１２は、実施の形態３に係る高周波増幅器の回路図である。 図１３は、実施の形態４に係る高周波増幅器の回路図である。 図１４は、実施の形態５に係る高周波増幅器の回路図である。 図１５は、実施の形態１〜５に係る高周波増幅器における負荷インピーダンスの領域を示すスミスチャートである。 図１６は、実施の形態６に係る高周波増幅器のレイアウト図である。 図１７は、実施の形態７に係る高周波増幅器のレイアウト図である。 図１８は、実施の形態８に係る高周波増幅器が備えるキャリアアンプ用およびピークアンプ用の半導体チップのレイアウト図である。 図１９は、実施の形態８に係る高周波増幅器のレイアウト図である。

図１は、比較例に係る高周波増幅器１０の回路図である。図中の矢印とその近くに記された符号Ｚｃｉ、Ｚｐｉ（ｉは、数字）は、その箇所から矢印の方向に見たインピーダンス（つまり、負荷インピーダンス）を示す。高周波増幅器１０は、所定の周波数帯の第一信号及び第二信号を増幅して出力端子２２から信号を出力するドハティ増幅器であって、キャリアアンプ（ＣＡ）１１、ピークアンプ（ＰＡ）１２、第一整合回路１３、第二整合回路１６、第一伝送線路２０、第二伝送線路１９、第三伝送線路２１、出力端子２２、第一入力端子２３及び第二入力端子２４を備える。第一整合回路１３は、直列インダクタ１４と一端が接地された並列キャパシタ１５とから構成されている。第二整合回路１６は、直列インダクタ１７と一端が接地された並列キャパシタ１８とから構成されている。なお、「直列インダクタ」とは、入力端子から出力端子までの伝送経路上に挿入されるインダクタである。また、「並列キャパシタ」とは、入力端子から出力端子までの伝送経路と基準電位（つまり、接地電位）との間に接続されるキャパシタである。また、「接地する」とは、直流的に接地すること（つまり、基準電位に直接接続すること）だけでなく、高周波的に接地すること（つまり、所定の周波数帯で極めて低いインピーダンスとなるキャパシタ等を介して基準電位に接続すること）も含まれる。

キャリアアンプ１１は、ＡＢ級又はＢ級動作をし、第一信号を増幅するアンプであり、高周波増幅器１０の出力電力の全領域で動作する。ピークアンプ１２は、Ｃ級動作をし、第二信号を増幅するアンプであり、高周波増幅器１０の出力電力の高い動作領域で動作する。

第一伝送線路２０は、キャリアアンプ１１の出力端子とピークアンプ１２の出力端子との間に接続され、所定の周波数帯の中心周波数の１／４波長の電気長を有する。第一伝送線路２０の特性インピーダンスＺｏ１は５０Ωである。高周波増幅器１０では第一伝送線路２０の長さが１／４波長と長いため、キャリアアンプの負荷の分散が大きく広帯域特性の低下が問題となる。また、高周波電力損失が大きくアンプ効率の低下が問題となる。また、回路面積の増大が問題となる。

第二伝送線路１９は、ピークアンプ１２の入力側に接続され、第一伝送線路２０による位相回転を補償するために第一伝送線路２０と同じ電気長に設定される。この場合、第二伝送線路１９の長さが１／４波長と長いため、高周波電力損失が大きくアンプ利得の低下が問題となる。また、回路面積の増大が問題となる。なお、ある回路要素による「位相回転」とは、その回路要素に入力された信号の位相角とその回路要素から出力される信号の位相角との差（つまり、（出力信号の位相角）−（入力信号の位相角））である。

いま、第一伝送線路２０と第二整合回路１６との接続箇所を端子Ｘとする。第三伝送線路２１は、端子Ｘと出力端子２２との間に接続され、所定の周波数帯の中心周波数の１／４波長の電気長を有する。第三伝送線路２１の特性インピーダンスＺｏ３は、端子Ｘのインピーダンス（例えば、２５Ω）を出力端子２２のインピーダンス（例えば、５０Ω）に変換する値（例えば、３５．３６Ω）である。

ピークアンプ１２が動作する時（ＰＡオン時）には、Ｚｃ１４は５０Ω＋ｊ０Ωに設計される。ピークアンプ１２が動作しない時（ＰＡオフ時）には、Ｚｃ１４は２５Ω＋ｊ０Ωに設計される。

ここで、高周波増幅器１０において、キャリアアンプ１１及びピークアンプ１２にそれぞれ総ゲート幅３ｍｍのＧａＮを用いた場合の具体的な回路定数を説明する。所定の周波数帯の中心周波数４．５ＧＨｚにおいて、ＰＡオン時にはＺｃ１１＝１０Ω＋ｊ４３Ω、Ｚｐ１１＝１０Ω＋ｊ４３Ω、ＰＡオフ時にはＺｃ１１＝６Ω＋ｊ３９Ωに設定することにより最適な特性が得られる。なお、得られる特性については、図４Ａ、図４Ｂ、図５Ａ、図５Ｂを用いて後述する。このためには、直列インダクタ１４を２．２ｎＨ、並列キャパシタ１５を１．４ｐＦ、直列インダクタ１７を２．２ｎＨ、並列キャパシタ１８を１．４ｐＦに設定すればよい。

図２は、比較例に係る高周波増幅器１０におけるインピーダンス変換を示すスミスチャートであり、より詳しくは、第一整合回路１３および第一伝送線路２０によるインピーダンス変換を示している。図２の（ａ）に示すＰＡオン時には、Ｚｃ１４＝５０Ω＋ｊ０ΩからＺｃ１１＝１０Ω＋ｊ４３Ωに変換される。ここで、Ｚｃ１４からＺｃ１３への変換は、第一伝送線路２０の特性インピーダンスが５０Ωであるため、５０Ωのまま変換されない。図２の（ｂ）に示すＰＡオフ時には、Ｚｃ１４＝２５Ω＋ｊ０ΩからＺｃ１１＝６Ω＋ｊ３９Ωに変換される。第一伝送線路２０により、Ｚｃ１４＝２５Ω＋ｊ０ΩからＺｃ１３＝１００Ω＋ｊ０Ωに変換される。

図３は、比較例に係る高周波増幅器１０が備える整合回路の位相角を示す図である。ＰＡオン時には、Ｚｃ１４の位相角は０°、Ｚｃ１１の位相角は１８９°であり、Ｚｃ１４とＺｃ１１との間の位相差は１８９°である（図３の実線）。同様に、ＰＡオフ時にはＺｃ１４とＺｃ１１との間の位相差は２０１°である（図３の破線）。いずれも１８０°を超える大きな位相差がある。このように高周波増幅器１０では、端子Ｘからキャリアアンプ１１までの位相差が大きくなるため、Ｚｃ１１の分散が大きいことが問題となる（Ｚｃ１１の分散については、図４Ａで後述する）。

図４Ａは比較例に係る高周波増幅器１０におけるＰＡオン時のＺｃ１１の分散を示すスミスチャートである。周波数４．３ＧＨｚ、４．５ＧＨｚ、４．７ＧＨｚにおけるＺｃ１１の分散を示している。Ｚｃ１１の分散が大きい場合、例えば中心周波数４．５ＧＨｚで最適設計した場合に、両端の周波数４．３ＧＨｚ、４．７ＧＨｚでは最適設計から外れ高周波増幅器１０の特性が低下する。周波数４．３ＧＨｚから４．７ＧＨｚまでのＺｃ１１の変化量（ΔＺｃ１１）を見ると、ΔＺｃ１１＝−１．４Ω＋ｊ６．７Ωである。

図４Ｂは比較例に係る高周波増幅器１０におけるＰＡオン時の効率の周波数特性を示す。中心周波数４．５ＧＨｚでは効率７０％が得られているが、両端の周波数４．３ＧＨｚと４．７ＧＨｚでは、効率が６０％に低下している。この特性の低下は、図４Ａで示すようにΔＺｃ１１が大きいことに起因している。

図５Ａは比較例に係る高周波増幅器１０におけるＰＡオフ時のＺｃ１１の分散を示すスミスチャートである。周波数４．３ＧＨｚから４．７ＧＨｚまでのΔＺｃ１１を見ると、ΔＺｃ１１＝−１．６Ω＋ｊ８．６Ωである。図５Ｂより、中心周波数４．５ＧＨｚでは効率５０％が得られているが、両端の周波数４．３ＧＨｚと４．７ＧＨｚでは、効率が４２％に低下している。この特性の低下は、ΔＺｃ１１が大きいことに起因している。

そこで、本開示は、本開示の一形態に係る高周波増幅器は、所定の周波数帯の第一信号及び第二信号を増幅して出力端子から信号を出力する高周波増幅器であって、前記第一信号を増幅する第一アンプと、前記第二信号を増幅する第二アンプと、前記第一アンプの出力端子に接続された第一整合回路と、前記第二アンプの出力端子に接続された第二整合回路と、前記第一整合回路の出力端子と前記第二整合回路の出力端子との間に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第一伝送線路と、前記第一アンプおよび前記第二アンプの一方の入力端子に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第二伝送線路と、前記第一伝送線路の一端と前記出力端子との間に接続された前記所定の周波数帯の中心周波数の１／４波長の電気長を有する第三伝送線路とを備え、前記第一アンプおよび前記第二アンプの他方の出力端子に接続された前記第一整合回路または前記第二整合回路による位相回転は、前記第一伝送線路による位相回転と逆向きである。

これにより、第一整合回路による位相回転は、第一伝送線路による位相回転と逆向きであるため、キャリアアンプの負荷インピーダンスの分散が低減され、従来よりも広帯域、高効率および小型が可能になる。

以下、本開示の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される周波数、インピーダンス、特性インピーダンス、回路部品の定数、材料等は、一例であり、本開示を限定する主旨ではない。また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略又は簡略化する場合がある。所定の周波数帯は、通信に用いられる周波数帯であり、例えば、無線通信に用いられる３ＴＨｚ以下の周波数帯である。

（実施の形態１）
図６は、実施の形態１に係る高周波増幅器３０の回路図である。高周波増幅器３０は、所定の周波数帯（例えば中心周波数が４．５ＧＨｚの周波数帯）の第一信号及び第二信号を増幅して出力端子２２から信号を出力するドハティ増幅器であって、第一アンプの一例であるキャリアアンプ１１、第二アンプの一例であるピークアンプ１２、第一整合回路３３、第二整合回路３６、第一伝送線路４０、第二伝送線路３９、第三伝送線路２１、出力端子２２、第一入力端子２３及び第二入力端子２４を備える。第一整合回路３３は、直列インダクタ３４と一端が接地された並列インダクタ３５とから構成されている。第二整合回路３６は、直列インダクタ３７と一端が接地された並列インダクタ３８とから構成されている。

高周波増幅器３０で用いられるキャリアアンプ１１及びピークアンプ１２は、具体的には、ＧａＮ、ＧａＡｓ、ＳｉＧｅまたはＳｉ等からなるＦＥＴ又はＢＪＴ等の高周波増幅をするデバイスで構成される。また、伝送線路（第一伝送線路４０、第二伝送線路３９および第三伝送線路２１）は、例えば、マイクロストリップラインまたはストリップラインであり、半導体系、セラミック系又は樹脂系等の一般的な高周波回路に用いられる基板材料と、電気的特性に優れたＣｕ等の材料からなる高周波信号を伝送する伝送ラインとで構成される。実際の回路において、並列インダクタ３５および３８はグランド用のキャパシタを介して接地されるが、本図ではグランド用のキャパシタを省略している。また、電源からの電力供給用の線路を省略している。

以下、本実施の形態に係る高周波増幅器３０について、比較例に係る高周波増幅器１０との違いを中心に述べる。比較例に係る高周波増幅器１０では、第一整合回路１３が直列インダクタ１４と一端が接地された並列キャパシタ１５とから構成されているのに対し、本実施の形態に係る高周波増幅器３０では、第一整合回路３３は、直列インダクタ３４と一端が接地された並列インダクタ３５とから構成されている。また、比較例に係る高周波増幅器１０では、第二整合回路１６が直列インダクタ１７と一端が接地された並列キャパシタ１８とから構成されているのに対し、本実施の形態に係る高周波増幅器３０では、第二整合回路３６は、直列インダクタ３７と一端が接地された並列インダクタ３８とから構成されている。なお、「並列インダクタ」とは、入力端子から出力端子までの伝送経路と基準電位（つまり、接地電位）との間に接続されるインダクタである。

ここで、本実施の形態に係る高周波増幅器３０について、キャリアアンプ１１及びピークアンプ１２にそれぞれ総ゲート幅３ｍｍのＧａＮ（つまり、比較例に係る高周波増幅器１０と同一のＧａＮ）を用いた場合の具体的な回路定数を説明する。

周波数４．５ＧＨｚにおいて最適な特性を得るための条件は、比較例に係る高周波増幅器１０と同一であり、ＰＡオン時にはＺｃ２１＝１０Ω＋ｊ４３Ω、Ｚｐ２１＝１０Ω＋ｊ４３Ω、ＰＡオフ時にはＺｃ２１＝６Ω＋ｊ３９Ωである。このためには、直列インダクタ３４を０．８２ｎＨ、並列インダクタ３５を０．８９ｎＨ、直列インダクタ３７を０．８２ｎＨ、並列インダクタ３８を０．８９ｎＨに設定すればよい。第一伝送線路４０の電気長は１／４波長ではなく、１／４波長未満に設定すればよく、ここでは、１／１０波長に設定される。また、第二伝送線路３９は、第一伝送線路４０による位相回転を補償するために、第一伝送線路４０と同じ電気長、つまり、電気長を１／１０波長に設定される。第一伝送線路４０および第二伝送線路３９の特性インピーダンスはともに５０Ωである。第一伝送線路４０の電気長が１／１０波長と比較例に比べて短いため、Ｚｃ２１の分散が小さくなり広帯域特性が向上する。また、高周波電力の損失が小さくなりアンプの効率が向上する。さらに回路の小型化が可能となる。

図７は、実施の形態１に係る高周波増幅器３０におけるインピーダンス変換を示すスミスチャートであり、より詳しくは、第一整合回路３３および第一伝送線路４０によるインピーダンスの変換を示している。図７の（ａ）に示すように、ＰＡオン時にはＺｃ２４＝５０Ω＋ｊ０ΩからＺｃ２１＝１０Ω＋ｊ４３Ωに変換される。詳細にみると、Ｚｃ２４からＺｃ２３へ変換は、特性インピーダンスが５０Ωの第一伝送線路４０によるものであるため、Ｚｃ２４とＺｃ２３は共に５０Ωである。Ｚｃ２３からＺｃ２２への変換は、一端が接地された並列インダクタ３５によるものであり、反時計回りの回転となっている。図２の（ａ）では、Ｚｃ１３からＺｃ１２への変換は時計回りであるのと比較して、Ｚｃ２３からＺｃ２２への変換は、回転の向きが逆になっている。また、Ｚｃ２２からＺｃ２１への変換は直列インダクタ３４によるものである。図２の（ａ）のＺｃ１２からＺｃ１１への変換と比較して、直列インダクタ３４のインダクタンスが２．２ｎＨから０．８２Ｈへ小さくなっているため、Ｚｃ２２からＺｃ２１への変換は、変換量が小さくなっている。

図７の（ｂ）に示すように、ＰＡオフ時にはＺｃ２４＝２５Ω＋ｊ０ΩからＺｃ２１＝６Ω＋ｊ３９Ωに変換される。詳細にみると、第一伝送線路４０によるＺｃ２４からＺｃ２３への変換は、図２の（ｂ）の第一伝送線路２０によるＺｃ１４からＺｃ１３への変換と比較して、変換量が１／４波長から１／１０波長へ小さくなっている。Ｚｃ２３からＺｃ２２への変換は、一端が接地された並列インダクタ３５によるものであり、反時計回りの回転となる。図２の（ｂ）で示すＺｃ１３からＺｃ１２への変換と比較して、Ｚｃ２３からＺｃ２２への変換は、逆向きの回転となる。また、Ｚ２２からＺ２１への変換は、直列インダクタ３４によるものであり、図２の（ｂ）のＺｃ１２からＺｃ１１への変換と比較して変換量が小さくなっている。

図８は、実施の形態１に係る高周波増幅器３０が備える整合回路の位相角を示す図である。ＰＡオン時には、Ｚｃ２４とＺｃ２１との位相差はわずか７°である（図８の実線）。図３で示した比較例に係る高周波増幅器１０の位相差１８９°と比較して大幅に低減される。比較例に係る高周波増幅器１０では、第一伝送線路２０による位相差が９０°であり、これに第一整合回路１３による位相差が加わることから、位相差の和は必然的に９０°以上になる。これに対して、本実施の形態に係る高周波増幅器３０では、第一整合回路３３による位相差と第一伝送線路４０による位相差との和が９０°未満になることは明らかな違いといえる。この要因を以下に分析する。

つまり、本実施の形態に係る高周波増幅器３０では、Ｚｃ２４とＺｃ２３との位相差は３６°であり、比較例に係る高周波増幅器１０の場合のＺｃ１４とＺｃ１３との位相差である９０°と比較して大幅に低減されている。これは第一伝送線路４０の長さが、１／１０波長に短縮された効果である。第一整合回路３３による変換はＺｃ２３からＺｃ２１への位相回転であり、位相差＝２０°−３６°＝−１６°となる。第一整合回路３３による位相回転は、第一伝送線路４０による位相回転と逆向きであり、第一伝送線路４０の位相差を補償する働きがある。さらに詳しく見ると、第一整合回路３３による位相差が負となる理由は、一端が接地された並列インダクタ３５による位相差が負になるからである。その位相差は、Ｚｃ２３からＺｃ２２への変換を見ると０°−３６°＝−３６°である。このように、第一伝送線路４０と逆向きの位相回転を持つ構成要素を備えることは第一伝送線路４０による位相差を補償するのに有効である。Ｚｃ２２とＺｃ２１との位相差が小さいことは、直列インダクタ３７のインダクタンスが小さいことを反映している。

同図において、ＰＡオフ時についても、本実施の形態に係る高周波増幅器３０では、Ｚｃ２４とＺｃ２１との間の位相差は、図２で示す比較例に係る高周波増幅器１０の位相差と比較して大幅に低減される（図８の破線）。この理由として、ＰＡオン時と同様に、第一伝送線路４０が短縮されていること、第一整合回路３３が第一伝送線路４０の位相差を補償していること、第一整合回路３３の構成要素である並列インダクタ３５が第一伝送線路４０による位相回転と逆向きの位相回転をもつこと、および直列インダクタ３７のインダクタンスが小さいことが挙げられる。

図９Ａは実施の形態１に係る高周波増幅器３０におけるＰＡオン時のＺｃ１１の分散を示すスミスチャートである。周波数４．３ＧＨｚ、４．５ＧＨｚ、４．７ＧＨｚにおけるＺｃ１１の分散を示している。各周波数でのＺｃ１１はそれぞれ、９．３Ω＋ｊ４１．５Ω、１０．０Ω＋ｊ４３．１Ω、１０．７Ω＋ｊ４４．６Ωである。周波数４．３ＧＨｚから４．７ＧＨｚまでのΔＺｃ１１を見ると、ΔＺｃ１１＝１．４Ω＋ｊ３．１Ωであり、図４Ａで示した比較例に係る高周波増幅器１０と比較して分散が低減されている。この理由は、図８で示したように、第一整合回路３３が第一伝送線路４０による位相回転を補償しているためである。すなわち、第一整合回路３３は第一伝送線路４０によるＺｃ１１の分散を低減するように作用している。

図９Ｂは実施の形態１に係る高周波増幅器３０におけるＰＡオン時の効率の周波数特性を示す。中心周波数４．５ＧＨｚでは効率７２％が得られている。図４Ｂと比較して分かるように、比較例に係る高周波増幅器１０と比較して効率が２％改善している。この理由は、第一伝送線路４０の短縮により高周波損失が低減されたことによる。両端の周波数４．３ＧＨｚと４．７ＧＨｚでは、効率６７％を維持しており、図９Ａで示したようにΔＺｃ１１が低減された効果である。

図１０Ａは実施の形態１に係る高周波増幅器３０におけるＰＡオフ時のＺｃ１１の分散を示すスミスチャートである。周波数４．３ＧＨｚから４．７ＧＨｚまでのΔＺｃ１１を見ると、ΔＺｃ１１＝０．５Ω＋ｊ３．３Ωであり、図５Ａで示した比較例に係る高周波増幅器１０と比較して分散が低減されている。ＰＡオン時と同様に、第一整合回路３３は第一伝送線路４０によるＺｃ１１の分散を低減するように作用している。

図１０Ｂは実施の形態１に係る高周波増幅器３０におけるＰＡオフ時の効率の周波数特性を示す。中心周波数４．５ＧＨｚでは効率５２％が得られている。図４Ｂと比較して分かるように、比較例に係る高周波増幅器１０と比較して効率が２％改善している。この理由は、第一伝送線路４０の短縮により高周波損失が低減されたことによる。両端の周波数４．３ＧＨｚと４．７ＧＨｚでも、効率４８％を維持しており、図１０Ａで示したようにΔＺｃ１１が低減された効果である。

なお、上記例では、第一伝送線路４０の電気長を１／１０波長としたが、第一伝送線路４０の電気長は、１／４波長未満であれば、同様の効果が奏される。例として、第一伝送線路４０の電気長を１／８波長に設定し、他の回路定数を最適に調整してＺｃ１１の分散を検証した。周波数４．３ＧＨｚから４．７ＧＨｚまでのΔＺｃ１１を見ると、ＰＡオン時についてΔＺｃ１１＝１．２Ω＋ｊ４．５Ωであり、ＰＡオフ時についてΔＺｃ１１＝０．３Ω＋ｊ４．８Ωであった。第一伝送線路４０の電気長を１／８波長に設定した場合にも、図４Ａおよび図５Ａで示した比較例に係る高周波増幅器１０と比較して分散が低減されている。第一伝送線路４０の電気長を１／１０波長、１／８波長、１／４波長に設定した場合について、各ΔＺｃ１１の値を表１にまとめる。

第一伝送線路４０の電気長を１／４波長未満とすることで、ＰＡオン時およびＰＡオフ時のΔＺｃ１１は、電気長が１／４波長の第一伝送線路２０を備える比較例に係る高周波増幅器１０と比較して、ΔＺｃ１１が低減される。その結果、本実施の形態に係る高周波増幅器３０は、比較例に係る高周波増幅器１０と比較して、広帯域、高効率および小型が可能になる。

以上のように、本実施の形態に係る高周波増幅器３０は、所定の周波数帯の第一信号及び第二信号を増幅して出力端子２２から信号を出力する増幅器であって、第一信号を増幅する第一アンプと、第二信号を増幅する第二アンプと、第一アンプの出力端子に接続された第一整合回路３３と、第二アンプの出力端子に接続された第二整合回路３６と、第一整合回路３３の出力端子と第二整合回路３６の出力端子との間に接続された所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第一伝送線路４０と、第一アンプおよび第二アンプの一方（本実施の形態では、第二アンプ）の入力端子に接続された所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第二伝送線路３９と、第一伝送線路４０の一端と出力端子２２との間に接続された所定の周波数帯の中心周波数の１／４波長の電気長を有する第三伝送線路２１とを備え、第一アンプおよび第二アンプの他方の出力端子に接続された第一整合回路３３または第二整合回路３６（本実施の形態では、第一整合回路３３）による位相回転は、第一伝送線路４０による位相回転と逆向きである。

これにより、第一伝送線路４０の電気長が１／４波長未満であるため、第一伝送線路４０での高周波電力の損失が小さくなり高周波増幅器３０の効率が向上し、かつ、高周波増幅器３０の小型化が可能となる。さらに、第一アンプおよび第二アンプの他方の出力端子に接続された第一整合回路３３または第二整合回路３６（本実施の形態では、第一整合回路３３）による位相回転は、第一伝送線路４０による位相回転と逆向きであるので、第一伝送線路４０による位相回転が第一整合回路３３または第二整合回路３６（本実施の形態では、第一整合回路３３）によって補償される（つまり、打ち消すように作用される）。具体的には、第一アンプおよび第二アンプの他方の出力端子に接続された第一整合回路３３または第二整合回路３６（本実施の形態では、第一整合回路３３）による位相回転量と第一伝送線路４０による位相回転量との和は、９０°未満である。よって、第一アンプおよび第二アンプの他方の出力端子に接続された第一整合回路３３または第二整合回路３６（本実施の形態では、第一整合回路３３）は、第一伝送線路４０による、第一アンプの出力端子から出力側を見たインピーダンスの周波数依存性である分散を低減することができ、高周波増幅器の広帯域特性が向上する。

ここで、第一アンプは、キャリアアンプ１１であり、第二アンプは、ピークアンプ１２である。これにより、従来よりも広帯域、高効率および小型を可能にするドハティ増幅器が実現される。

また、第一整合回路３３および第二整合回路３６は、それぞれ、一端が接地された第四伝送線路および第五伝送線路を有する。ここで、第四伝送線路および第五伝送線路の少なくとも一方（本実施の形態では、両方）は、インダクタ（並列インダクタ３５および３８）により構成されている。これにより、第一伝送線路４０による位相回転と逆向きの位相回転を起こす第一整合回路３３または第二整合回路３６（本実施の形態では、第一整合回路３３）がインダクタを用いて簡易に実現される。

なお、第一整合回路３３および第二整合回路３６は、それぞれは、直列インダクタ３４および直列インダクタ３７を有する。これにより、第一伝送線路４０による位相回転と逆向きの位相回転を起こす第一整合回路３３および第二整合回路３６は、いずれも、少なくとも２つインダクタで構成することができる。

（実施の形態２）
図１１は、実施の形態２に係る高周波増幅器５０の回路図である。図６で示した実施の形態１に係る高周波増幅器３０との違いを中心に説明する。同図に示す高周波増幅器５０では、図６に示す並列インダクタ３５に代えて一端が接地された第四伝送線路５５を備え、同様に並列インダクタ３８に代えて一端が接地された第五伝送線路５８を備えている。第四伝送線路５５および第五伝送線路５８については、周波数４．５ＧＨｚおいて、それぞれ線路長を１／１５波長に設定すれば所望の特性を得ることができる。また、同図に示す高周波増幅器５０では、図６に示す直列インダクタ３４および３７に代えて、それぞれ、等価なインピーダンス変換を有する第八伝送線路５４および第九伝送線路５７が使用されている。なお、第四伝送線路５５、第五伝送線路５８、第八伝送線路５４および第九伝送線路５７は、本実施の形態では、いずれも、マイクロストリップラインまたはストリップラインである。

一端が接地された第四伝送線路５５による位相回転は、一端が接地された並列インダクタ３５と等価であり、図７および図８と同様の変換を得ることが出来る。このようにインダクタは伝送線路の一種として扱うことが出来る。また、高周波増幅器５０は図９Ａ、図９Ｂ、図１０Ａおよび図１０Ｂに示される効率特性と同様の効率特性を得ることが出来る。

以上のように、本実施の形態に係る高周波増幅器５０では、第一整合回路５３および第二整合回路５６は、それぞれ、一端が接地された第四伝送線路５５および第五伝送線路５８を有する。これにより、第一伝送線路４０による位相回転と逆向きの位相回転を起こす第一整合回路５３は、マイクロストリップライン等の第四伝送線路５５を用いて簡易に実現される。

（実施の形態３）
図１２は、実施の形態３に係る高周波増幅器６０の回路図である。一般に、図６で示した高周波増幅器３０を順ドハティ増幅器、図１２で示す高周波増幅器６０を逆ドハティ増幅器と区別することがある。高周波増幅器３０との違いを中心に説明する。同図において、第一伝送線路４０と第一整合回路３３との接続箇所を端子Ｙとする。第三伝送線路２１は端子Ｙと出力端子２２との間に接続される。第二伝送線路３９は、キャリアアンプ１１の入力側に接続され、第一伝送線路４０による位相回転を補償するために第一伝送線路４０と同じ電気長に設定される。

第一伝送線路４０について、従来の逆ドハティ増幅器では１／４波長の伝送線路を必要とするが、本実施の形態に係る高周波増幅器６０では１／４波長未満に短縮できる。さらに、第二整合回路３６が第一伝送線路４０の位相差を補償していること、第二整合回路３６の構成要素である一端が接地された並列インダクタ３８が第一伝送線路４０による位相回転と逆向きの位相回転をもつこと、および直列インダクタ３７のインダクタンスが従来の逆ドハティ増幅器より小さいことなど、図７および図８を用いて説明した内容と同様の特徴がある。これらの結果として、高周波増幅器６０においても、第一整合回路３３、第二整合回路３６、第一伝送線路４０、第二伝送線路３９を最適に設定することにより、図９Ａ、図９Ｂ、図１０Ａおよび図１０Ｂに示される効率特性と同様の効率特性を得ることが出来る。

以上のように、本実施の形態に係る高周波増幅器６０では、逆ドハティ増幅器である。そして、実施の形態１と同様に、第一伝送線路４０の電気長が１／４波長未満であるため、第一伝送線路４０での高周波電力の損失が小さくなり高周波増幅器６０の効率が向上し、かつ、高周波増幅器６０の小型化が可能となる。さらに、第一アンプおよび第二アンプの他方の出力端子に接続された第一整合回路３３または第二整合回路３６（本実施の形態では、第二整合回路３６）による位相回転は、第一伝送線路４０による位相回転と逆向きであるので、第一伝送線路４０による位相回転が第一整合回路３３または第二整合回路３６（本実施の形態では、第二整合回路３６）によって補償される（つまり、打ち消すように作用される）。よって、第一アンプおよび第二アンプの他方の出力端子に接続された第一整合回路３３または第二整合回路３６（本実施の形態では、第二整合回路３６）は、第一伝送線路４０による、第二アンプの出力端子から出力側を見たインピーダンスの周波数依存性である分散を低減することができ、高周波増幅器の広帯域特性が向上する。

（実施の形態４）
図１３は、実施の形態４に係る高周波増幅器７０の回路図である。高周波増幅器７０では、第四伝送線路５５および第五伝送線路５８が、それぞれ電源端子７５および電源端子７６に接続されている。電源端子７５と第四伝送線路５５との間に一端が接地されたグランド用の第一キャパシタ７２が接続されている。また、電源端子７６と第五伝送線路５８との間に一端が接地されたグランド用の第二キャパシタ７４が接続されている。これにより、第四伝送線路５５および第五伝送線路５８は、一端が高周波的に接地されるので、高周波増幅器７０においても、実施の形態１に係る高周波増幅器３０と同様の特性を得ることが出来る。このように、第四伝送線路５５および第五伝送線路５８をインピーダンスマッチングと電源からの電力供給の両方の目的に使用することにより、回路の小型化を図ることが出来る。

以上のように、本実施の形態に係る高周波増幅器７０は、実施の形態２に係る高周波増幅器５０の構成に加えて、第四伝送線路５５の一端を接地するためのキャパシタであって第四伝送線路５５の一端と基準電位との間に接続された第一キャパシタ７２と、第五伝送線路５８の一端を接地するためのキャパシタであって第五伝送線路５８の一端と基準電位との間に接続された第二キャパシタ７４とを備える。これにより、第四伝送線路５５および第五伝送線路５８は、高周波的に接地され、高周波増幅器７０は、実施の形態２に係る高周波増幅器５０と同じ効果を発揮できる。

また、本実施の形態に係る高周波増幅器７０は、第四伝送線路５５および第五伝送線路５８の少なくとも一方（本実施の形態では、両方）は、インピーダンス変換の用途の他に電源からの電力供給の用途にも使用されている。これにより、高周波増幅器７０に必要な回路要素を削減でき、回路の小型化ができる。

（実施の形態５）
図１４は、実施の形態５に係る高周波増幅器７７の回路図である。図１３で示した実施の形態４に係る高周波増幅器７０との違いは、高周波増幅器７７では、第四伝送線路５５と第一キャパシタ７２との接続点である点Ｓと電源端子７５との間に第一電源用インダクタ７８が接続されていることである。実施の形態４に係る高周波増幅器７０では、第四伝送線路５５の長さはインピーダンスマッチングを優先して選定するため、第四伝送線路５５の長さが短い場合、高周波信号が電源端子７５から電源側に漏れることが問題となる。本実施の形態では、図１４に示すように、第一電源用インダクタ７８を使用することにより高周波信号の漏洩を防止することが出来る。同様に、第五伝送線路５８と第二キャパシタ７４との接続点である点Ｓ’と電源端子７６との間に第二電源用インダクタ７９が接続されている。第二電源用インダクタ７９を使用することにより高周波信号の電源側への漏洩を防止することが出来る。

以上のように、本実施の形態に係る高周波増幅器７７は、実施の形態４に係る高周波増幅器７０の構成に加えて、第四伝送線路５５と第一キャパシタ７２との接続点と電源との間に接続された第一電源用インダクタ７８と、第五伝送線路５８と第二キャパシタ７４との接続点と電源との間に接続された第二電源用インダクタ７９とを備える。これにより、高周波増幅器７７から電源側への高周波信号の漏洩を防止することができる。

（負荷インピーダンスについて）
本開示に至る経緯について、図１５で示す、実施の形態１〜５に係る高周波増幅器における負荷インピーダンスの領域を示すスミスチャートを用いて説明する。ここでは、実施の形態１を参照して説明する。図６で示す高周波増幅器３０では、第一整合回路３３および第二整合回路３６に、それぞれ一端が接地された並列インダクタ３５および３８を用いることが特徴である。このような第一整合回路３３および第二整合回路３６を用いることが出来るのは、キャリアアンプ１１およびピークアンプ１２の負荷インピーダンスが、図１５に示すように、Ｒ＝５０Ωの点と短絡の点との中点を中心とし、Ｒ＝５０Ωの点と短絡の点とを通る円（つまり、Ｒ＝５０Ωを通る等アドミッタンス円）の内部を除くマッチング可能領域（斜線領域）にある場合に限られる。これまで高出力用途を中心に研究されてきたドハティ増幅器においては、扱うトランジスタのサイズが大きいためアンプの負荷が上記円の内部にあり、高周波増幅器３０が備えるような第一整合回路３３および第二整合回路３６を用いることが出来なかった。

今後の発展が期待される第５世代通信（通称５Ｇ）では、無線基地局装置に使用されるアンテナ数が大幅に増加する（例えば従来の４個から２５６個に増加する）。このような無線基地局装置においては、複数の高周波増幅器から出力される高周波信号を、アレーアンテナを用いてビームフォーミングにより出力するため、個々の高周波増幅器は低出力化する傾向にある。かつ、使用するアンプの広帯域、高効率および小型化がこれまでになく重要となり、本課題を解決するために本開示に係る高周波増幅器を考案するに至った。

ここで、高周波増幅器の出力の低下と本開示に係る高周波増幅器との関係を詳しく説明する。発明者らの研究により、高周波トランジスタにＧａＮのＦＥＴを用いる場合、総ゲート幅が５ｍｍ以下のＦＥＴでは最適負荷が図１５に示すマッチング可能領域に入ることを明らかにした。総ゲート幅が５ｍｍのＧａＮのＦＥＴで出力される飽和電力は３０Ｗであり、これをキャリアアンプ１１およびピークアンプ１２に使用する場合に得られる高周波増幅器３０の飽和出力は６０Ｗであり、第５世代通信の無線基地局装置用の高周波増幅器として高周波増幅器３０を使用することが出来る。このことは、本明細書の全ての実施の形態で開示する高周波増幅器についていえる。

以上のように、本実施の形態に係る高周波増幅器では、第一アンプの出力端子から出力側を見たインピーダンスおよび第二アンプの出力端子から出力側を見たインピーダンスの少なくとも一方は、スミスチャート上の等アドミッタンス円の外側にある。

これを満足するために、第一アンプおよび第二アンプは、ＧａＮを用いたＦＥＴで構成し、そのＦＥＴの高周波の最大出力を３０Ｗ以下とするのが好ましい。これにより、実施の形態に係る高周波増幅器は、アレーアンテナを用いて高周波信号を出力する第５世代通信等の用途の無線基地局装置に使用され得る。

（実施の形態６）
図１６は、実施の形態６に係る高周波増幅器８０のレイアウト図である。本実施の形態に係る高周波増幅器８０は、図１４に示す実施の形態５に係る高周波増幅器７７と同じ回路を備える。よって、図１６は、図１４に示す実施の形態５に係る高周波増幅器７７の回路図について、基板８０ａ上の具体的なレイアウトを示したものに相当する。

図１４と図１６との対応は、次の通りである。つまり、図１４における第八伝送線路５４は、図１６の線路ＡＢに対応する。同様に、図１４の第四伝送線路５５は、図１６の線路ＢＣに対応する。また、図１４の第一伝送線路４０は、図１６の線路ＢＸに対応する。図１４のグランド用の第一キャパシタ７２は、図１６における、一端が接地部８７に接続された部品キャパシタ８２で構成している。図１４の第一電源用インダクタ７８は、図１６における部品インダクタ８５と第六伝送線路の一例である線路ＣＤとの二つが接続されたものに対応する。ここでは、線路ＣＤを併用することにより、部品インダクタ８５のインダクタンスを小さくすることが出来、結果として部品インダクタ８５のＱ値を高くすることが出来る。キャリアアンプ１１の出力端子（点Ｐ）と線路ＡＢの入力端子（点Ａ）とはボンディングワイヤーにより接続されている。なお、キャリアアンプ１１は、半導体チップ８０ｂ上に形成されている。

同様に、図１４における第九伝送線路５７は、図１６の線路Ａ’Ｂ’ に対応する。図１４の第五伝送線路５８は、図１６の線路Ｂ’Ｃ’ に対応する。図１４のグランド用の第二キャパシタ７４は、図１６における、一端が接地部８８に接続された部品キャパシタ８４に対応する。図１４の第二電源用インダクタ７９は、図１６における部品インダクタ８６と第七伝送線路の一例である線路Ｃ’Ｄ’との二つが接続されたものに対応する。ここでは、線路Ｃ’Ｄ’を併用することにより、部品インダクタ８６のインダクタンスを小さくすることが出来、結果として部品インダクタ８６のＱ値を高くすることが出来る。ピークアンプ１２の出力端子（点Ｐ’）と線路Ａ’Ｂ’の入力端子（点Ａ’）とはボンディングワイヤーにより接続されている。なお、ピークアンプ１２は、半導体チップ８０ｃ上に形成されている。

図１６から分かる様に、本実施の形態に係る高周波増幅器８０のレイアウトにおいては、キャリアアンプ１１から電源端子７５までの配置、すなわち、チップ８０ｂ、第八伝送線路５４に相当する線路ＡＢ、第四伝送線路５５に相当する線路ＢＣ、第六伝送線路に相当する線路ＣＤ、第一キャパシタ８２及び第一電源用インダクタ８５の配置と、ピークアンプ１２から電源端子７６までの配置、すなわち、チップ８０ｃ、第九伝送線路５７に相当する線路Ａ’Ｂ’、第五伝送線路５８に相当する線路Ｂ’Ｃ’、第七伝送線路に相当する線路Ｃ’Ｄ’、第二キャパシタ８４及び第二電源用インダクタ８６の配置が線対称に作られている。また、線路ＢＸは１／１０波長（基板８０ａ上では周波数４．５ＧＨｚで３ｍｍ程度）で実現しているため短くて済む。

以上のように、本実施の形態に係る高周波増幅器８０では、実施の形態５における第一電源用インダクタ７８に代えて部品インダクタ８５と第六伝送線路の一例である線路ＣＤとから構成され、実施の形態５における第二電源用インダクタ７９に代えて部品インダクタ８６と第七伝送線路の一例である線路Ｃ’Ｄ’とから構成される。つまり、実施の形態５における第一電源用インダクタ７８は第六伝送線路（線路ＣＤ）を含み、実施の形態５における第二電源用インダクタ７９が第七伝送線路（線路Ｃ’Ｄ’）を含む。

これにより、キャリアアンプ１１およびピークアンプ１２の近くに、従来よりも線路長が短縮化された伝送線路を配置することが可能となり、高周波増幅器８０の回路の小型化が実現される。

なお、本実施の形態では、キャリアアンプ１１が形成された半導体チップ８０ｂとピークアンプ１２が形成された半導体チップ８０ｃとは、別チップであったが、これに限られず、同一チップであってもよい。

また、図１６に例示されている第八伝送線路５４、第九伝送線路５７、第四伝送線路５５、第五伝送線路５８、第一伝送線路４０、第二伝送線路３９（図１６には図示せず）及び第三伝送線路２１は同一の素材（例えば銅）であってもよい。

（実施の形態７）
図１７は、実施の形態７に係る高周波増幅器９０のレイアウト図である。本実施の形態に係る高周波増幅器９０は、図１４に示す実施の形態５に係る高周波増幅器７７と同じ回路を備える。よって、図１７は、図１４に示す実施の形態５に係る高周波増幅器７７の回路図について、基板９０ａ上の具体的なレイアウトを示したものに相当する。

本実施の形態に係る高周波増幅器９０においては、キャリアアンプ９１が形成された半導体チップ９０ｂ上に、キャリアアンプ９１としてのＦＥＴだけでなく、線路ＰＱと、第一キャパシタ９５とが形成されている。第一キャパシタ９５の一端は貫通孔（図１７には図示せず）を介して半導体チップ９０ｂの裏面の接地に接続されている。同様に、ピークアンプ９２が形成された半導体チップ９０ｃ上に、ピークアンプ９２としてのＦＥＴだけでなく、線路Ｐ’Ｑ’と、第二キャパシタ９６とが形成されている。第二キャパシタ９６の一端は貫通孔（図１７には図示せず）を介して半導体チップ９０ｃの裏面の接地に接続されている。

図１４と図１７との対応は、次の通りである。つまり、図１４における第八伝送線路５４は、図１７では半導体チップ上の線路ＰＱと点Ｑ−点Ｈ間のボンディングワイヤーが接続されたものに対応する。同様に、図１４の第四伝送線路５５は、図１７の線路ＨＪに対応する。図１４の第一伝送線路４０は、図１７の線路ＨＸに対応する。図１４のグランド用の第一キャパシタ７２は、図１７における、半導体チップ９０ｂ上に形成された第一キャパシタ９５に対応する。同様に、図１４における第九伝送線路５７は、図１７では半導体チップ上の線路Ｐ’Ｑ’と点Ｑ’−点Ｈ’間のボンディングワイヤーで構成している。図１４の第五伝送線路５８は、図１７の線路Ｈ’Ｊ’に対応する。図１４のグランド用の第二キャパシタ７４は、図１７における、半導体チップ９０ｃ上に形成された第二キャパシタ９６に対応する。

また、図１７における点Ｊと電源端子７５の間の線路が第六伝送線路、及び点Ｊ’と電源端子７６の間の線路が第七伝送線路に対応する。

ミリ波帯以上の高い周波数帯においては、波長が短くなることから伝送線路を半導体チップ上に形成することが出来る。また、波長と比較してボンディングワイヤーの長さが有意になることから、ボンディングワイヤーを用いて整合回路の一部を構成することが出来る。また、高い周波数帯においては接地用のキャパシタを小さい容量値で実現できるため半導体チップ上に形成することができる。

以上のように、本実施の形態７に係る高周波増幅器９０は、所定の周波数帯の第一信号及び第二信号を増幅して出力端子２２から信号を出力する増幅器であって、基板９０ａと、基板９０ａ上に実装された一又は二の半導体チップ（本実施の形態では、半導体チップ９０ｂおよび９０ｃ）と、半導体チップ９０ｂに形成され第一信号を増幅する第一アンプと、半導体チップ９０ｃに形成され第二信号を増幅する第二アンプと、半導体チップ９０ｂに形成され第一アンプの出力端子に一端が接続された第八伝送線路５４（線路ＰＱ）と、半導体チップ９０ｃに形成され第二アンプの出力端子に一端が接続された第九伝送線路５７（線路Ｐ’Ｑ’）と、半導体チップ９０ｂに形成された第一キャパシタ９５と、半導体チップ９０ｃに形成された第二キャパシタ９６と、基板９０ａ上に形成され第八伝送線路５４（線路ＰＱ）の他端に一端が接続された第四伝送線路５５（線路ＨＪ）と、基板９０ａ上に形成され第九伝送線路５７（線路Ｐ’Ｑ’）の他端に一端が接続された第五伝送線路５８（線路Ｈ’Ｊ’）と、基板９０ａ上に形成され第四伝送線路５５の一端（点Ｈ）と第五伝送線路５８の一端（点Ｈ’）との間に接続された所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第一伝送線路４０（線路ＨＸ）と、第一アンプまたは第二アンプのいずれかの入力端子に接続された所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第二伝送線路３９（図１７には図示せず）と、第一伝送線路４０（線路ＨＸ）の一端と出力端子２２との間に接続された所定の周波数帯の中心周波数の１／４波長の電気長を有する第三伝送線路２１（点Ｘと出力端子２２との間の伝送線路）とを備え、第四伝送線路５５の他端と第一キャパシタ９５とは接続され、第五伝送線路５８の他端と第二キャパシタ９６とは接続されている。より具体的には、第四伝送線路５５の他端と第一キャパシタ９５とは第一ボンディングワイヤー９７で接続され、第五伝送線路５８の他端と第二キャパシタ７４とは、第二ボンディングワイヤー９８で接続されている。

これにより、ボンディングワイヤーを用いて整合回路の一部を構成することができ、整合回路に必要となる伝送線路の長さが短縮化される。また、接地用のキャパシタがアンプを形成する半導体チップ上に形成されるので、アンプおよびキャパシタについて、他の回路から独立した部品として設計しておくことができる。

なお、本実施の形態では、キャリアアンプ９１が形成された半導体チップ９０ｂとピークアンプ９２が形成された半導体チップ９０ｃとは、別チップであったが、これに限られず、同一チップであってもよい。 また、図１７に例示されている第八伝送線路５４、第九伝送線路５７、第四伝送線路５５、第五伝送線路５８、第一伝送線路４０、第二伝送線路３９（図１７には図示せず）及び第三伝送線路２１は同一の素材（例えば銅）であってもよい。

（実施の形態８）
図１８は、実施の形態８に係るキャリアアンプ用の半導体チップ１０１のレイアウト図（図１８の（ａ））、およびピークアンプ用の半導体チップ１０２のレイアウト図（図１８の（ｂ））である。図１８の（ａ）に示すキャリアアンプ用の半導体チップ１０１には、増幅用ＦＥＴだけでなく、線路ＰＱと、第一キャパシタ１０５が形成されている。また、半導体チップ１０１と外部伝送線路の接続点である点Ｑ、第一キャパシタ１０５の一端である上部電極１０６、及び他端である下部電極１０７にはバンプが形成されている。同様に、図１８の（ｂ）に示すピークアンプ用の半導体チップ１０２には、増幅用ＦＥＴだけでなく、線路Ｐ’Ｑ’と、第二キャパシタ１０８が形成されている。また、半導体チップ１０２と外部伝送線路の接続点である点Ｑ’、第二キャパシタ１０８の一端である上部電極１０９、及び他端である下部電極１１０にはバンプが形成されている。

図１９は、実施の形態８に係る高周波増幅器１００のレイアウト図である。本実施の形態に係る高周波増幅器１００は、図１４に示す実施の形態５に係る高周波増幅器７７と同じ回路を備える。よって、図１９は、図１４に示す実施の形態５に係る高周波増幅器７７の回路図について、基板１００ａ上の具体的なレイアウトを示したものに相当する。

本図に示されるように、図１８に示したキャリアアンプ用の半導体チップ１０１およびピークアンプ用の半導体チップ１０２がフェースダウンの形で基板１００ａ上に実装されている。ここで、点Ｑ上のバンプが点Ｈに、上部電極１０６のバンプが点Ｊに、点Ｑ’のバンプが点Ｈ’に、上部電極１０９のバンプが点Ｊ’に重なるように実装している。また、第一キャパシタ１０５および第二キャパシタ１０８の他端である下部電極１０７および１１０のバンプはそれぞれ基板１００ａを介して接地されている。

図１４と図１９の対応は、次の通りである。つまり、図１４における第八伝送線路５４は、図１９では線路ＰＱに対応する。また、図１４の第四伝送線路５５は、図１９の線路ＨＪに対応する。また、図１４の第一伝送線路４０は、図１９の線路ＨＸに対応する。同様に、図１４における第九伝送線路５７は、図１９では線路Ｐ’Ｑ’で構成している。また、図１４の第五伝送線路５８は、図１９の線路Ｈ’Ｊ’に対応する。

このように、キャリアアンプ用の半導体チップ１０１は、平面視で半導体チップ１０１の少なくとも一部が第四伝送線路５５の他端（つまり、点Ｊ）と重なる領域に形成された第一導体であるバンプを有し、同様に、ピークアンプ用の半導体チップ１０２は、平面視で半導体チップ１０２の少なくとも一部が第五伝送線路５８の他端（つまり、点Ｊ’）と重なる領域に形成された第二導体であるバンプを有している。そして、第四伝送線路５５の他端（つまり、点Ｊ）と第一キャパシタ７２とは、第一導体であるバンプを介して接続され、同様に、第五伝送線路５８の他端（つまり、点Ｊ’）と第二キャパシタ７４とは、第二導体であるバンプを介して接続されている。

実施の形態７では、第一ボンディングワイヤー９７および第二ボンディングワイヤー９８を用いて整合回路の一部を構成したが、周波数が更に高くなるとボンディングワイヤーのインダクタンスが大きすぎて整合が取りにくくなる。その場合は、ボンディングワイヤーよりもバンプのほうが、インダクタンスがはるかに小さいため、本実施の形態のように、ボンディングワイヤーの代わりにバンプを用いて外部回路とのコンタクトを取ればよい。

以上、本開示に係る高周波増幅器について、実施の形態１〜８に基づいて説明したが、本開示は、これらの実施の形態１〜８に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、各実施の形態における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲内に含まれる。

例えば、上記実施の形態では、高周波増幅器は、５０Ωの負荷を対象として設計されたが、対象の負荷インピーダンスは５０Ωに限定されず、７５Ω等の他の負荷を対象として設計されてもよい。その場合には、高周波増幅器を構成する各伝送線路の特性インピーダンスを対象の負荷インピーダンスに一致させればよい。

本開示に係る高周波増幅器は、例えば、無線通信に用いられる小型、高効率および広帯域なドハティ増幅器及び逆ドハティ増幅器として、より具体的には、第５世代通信の無線基地局装置用の高周波増幅器として、利用できる。

１１、９１ キャリアアンプ
１２、９２ ピークアンプ
２１ 第三伝送線路
２２ 出力端子
２３ 第一入力端子
２４ 第二入力端子
３０、５０、６０、７０、７７、８０、９０、１００ 高周波増幅器
３３、５３ 第一整合回路
３４、３７ 直列インダクタ
３５、３８ 並列インダクタ
３６、５６ 第二整合回路
３９ 第二伝送線路
４０ 第一伝送線路
５４ 第八伝送線路
５５ 第四伝送線路
５７ 第九伝送線路
５８ 第五伝送線路
７２、９５、１０５ 第一キャパシタ
７４、９６、１０８ 第二キャパシタ
７５、７６ 電源端子
７８ 第一電源用インダクタ
７９ 第二電源用インダクタ
８０ａ、９０ａ、１００ａ 基板
８０ｂ、８０ｃ、９０ｂ、９０ｃ、１０１、１０２ 半導体チップ
８２、８４ 部品キャパシタ
９７ 第一ボンディングワイヤー
９８ 第二ボンディングワイヤー
１０６、１０９ 上部電極
１０７、１１０ 下部電極
線路ＣＤ 第七伝送線路
線路Ｃ’Ｄ’ 第八伝送線路

図１は、比較例に係る高周波増幅器の回路図である。 図２は、比較例に係る高周波増幅器におけるインピーダンス変換を示すスミスチャートである。 図３は、比較例に係る高周波増幅器が備える整合回路の位相角を示す図である。 図４Ａは、比較例に係る高周波増幅器におけるＰＡオン時のＺｃ１１を示すスミスチャートである。 図４Ｂは、比較例に係る高周波増幅器におけるＰＡオン時の効率の周波数特性を示す図である。 図５Ａは、比較例に係る高周波増幅器におけるＰＡオフ時のＺｃ１１を示すスミスチャートである。 図５Ｂは、比較例に係る高周波増幅器におけるＰＡオフ時の効率の周波数特性を示す図である。 図６は、実施の形態１に係る高周波増幅器の回路図である。 図７は、実施の形態１に係る高周波増幅器におけるインピーダンス変換を示すスミスチャートである。 図８は、実施の形態１に係る高周波増幅器が備える整合回路の位相角を示す図である。 図９Ａは、実施の形態１に係る高周波増幅器におけるＰＡオン時のＺｃ２１を示すスミスチャートである。 図９Ｂは、実施の形態１に係る高周波増幅器におけるＰＡオン時の効率の周波数特性を示す図である。 図１０Ａは、実施の形態１に係る高周波増幅器におけるＰＡオフ時のＺｃ２１を示すスミスチャートである。 図１０Ｂは、実施の形態１に係る高周波増幅器におけるＰＡオフ時の効率の周波数特性を示す図である。 図１１は、実施の形態２に係る高周波増幅器の回路図である。 図１２は、実施の形態３に係る高周波増幅器の回路図である。 図１３は、実施の形態４に係る高周波増幅器の回路図である。 図１４は、実施の形態５に係る高周波増幅器の回路図である。 図１５は、実施の形態１〜５に係る高周波増幅器における負荷インピーダンスの領域を示すスミスチャートである。 図１６は、実施の形態６に係る高周波増幅器のレイアウト図である。 図１７は、実施の形態７に係る高周波増幅器のレイアウト図である。 図１８は、実施の形態８に係る高周波増幅器が備えるキャリアアンプ用およびピークアンプ用の半導体チップのレイアウト図である。 図１９は、実施の形態８に係る高周波増幅器のレイアウト図である。

そこで、本開示の一形態に係る高周波増幅器は、所定の周波数帯の第一信号及び第二信号を増幅して出力端子から信号を出力する高周波増幅器であって、前記第一信号を増幅する第一アンプと、前記第二信号を増幅する第二アンプと、前記第一アンプの出力端子に接続された第一整合回路と、前記第二アンプの出力端子に接続された第二整合回路と、前記第一整合回路の出力端子と前記第二整合回路の出力端子との間に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第一伝送線路と、前記第一アンプおよび前記第二アンプの一方の入力端子に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第二伝送線路と、前記第一伝送線路の一端と前記出力端子との間に接続された前記所定の周波数帯の中心周波数の１／４波長の電気長を有する第三伝送線路とを備え、前記第一アンプおよび前記第二アンプの他方の出力端子に接続された前記第一整合回路または前記第二整合回路による位相回転は、前記第一伝送線路による位相回転と逆向きである。

図９Ａは実施の形態１に係る高周波増幅器３０におけるＰＡオン時のＺｃ２１の分散を示すスミスチャートである。周波数４．３ＧＨｚ、４．５ＧＨｚ、４．７ＧＨｚにおけるＺｃ２１の分散を示している。各周波数でのＺｃ２１はそれぞれ、９．３Ω＋ｊ４１．５Ω、１０．０Ω＋ｊ４３．１Ω、１０．７Ω＋ｊ４４．６Ωである。周波数４．３ＧＨｚから４．７ＧＨｚまでのΔＺｃ２１を見ると、ΔＺｃ２１＝１．４Ω＋ｊ３．１Ωであり、図４Ａで示した比較例に係る高周波増幅器１０と比較して分散が低減されている。この理由は、図８で示したように、第一整合回路３３が第一伝送線路４０による位相回転を補償しているためである。すなわち、第一整合回路３３は第一伝送線路４０によるＺｃ２１の分散を低減するように作用している。

図９Ｂは実施の形態１に係る高周波増幅器３０におけるＰＡオン時の効率の周波数特性を示す。中心周波数４．５ＧＨｚでは効率７２％が得られている。図４Ｂと比較して分かるように、比較例に係る高周波増幅器１０と比較して効率が２％改善している。この理由は、第一伝送線路４０の短縮により高周波損失が低減されたことによる。両端の周波数４．３ＧＨｚと４．７ＧＨｚでは、効率６７％を維持しており、図９Ａで示したようにΔＺｃ２１が低減された効果である。

図１０Ａは実施の形態１に係る高周波増幅器３０におけるＰＡオフ時のＺｃ２１の分散を示すスミスチャートである。周波数４．３ＧＨｚから４．７ＧＨｚまでのΔＺｃ２１を見ると、ΔＺｃ２１＝０．５Ω＋ｊ３．３Ωであり、図５Ａで示した比較例に係る高周波増幅器１０と比較して分散が低減されている。ＰＡオン時と同様に、第一整合回路３３は第一伝送線路４０によるＺｃ２１の分散を低減するように作用している。

図１０Ｂは実施の形態１に係る高周波増幅器３０におけるＰＡオフ時の効率の周波数特性を示す。中心周波数４．５ＧＨｚでは効率５２％が得られている。図４Ｂと比較して分かるように、比較例に係る高周波増幅器１０と比較して効率が２％改善している。この理由は、第一伝送線路４０の短縮により高周波損失が低減されたことによる。両端の周波数４．３ＧＨｚと４．７ＧＨｚでも、効率４８％を維持しており、図１０Ａで示したようにΔＺｃ２１が低減された効果である。

なお、上記例では、第一伝送線路４０の電気長を１／１０波長としたが、第一伝送線路４０の電気長は、１／４波長未満であれば、同様の効果が奏される。例として、第一伝送線路４０の電気長を１／８波長に設定し、他の回路定数を最適に調整してＺｃ２１の分散を検証した。周波数４．３ＧＨｚから４．７ＧＨｚまでのΔＺｃ２１を見ると、ＰＡオン時についてΔＺｃ２１＝１．２Ω＋ｊ４．５Ωであり、ＰＡオフ時についてΔＺｃ２１＝０．３Ω＋ｊ４．８Ωであった。第一伝送線路４０の電気長を１／８波長に設定した場合にも、図４Ａおよび図５Ａで示した比較例に係る高周波増幅器１０と比較して分散が低減されている。第一伝送線路４０の電気長を１／１０波長、１／８波長、１／４波長に設定した場合について、各ΔＺｃ２１の値を表１にまとめる。

第一伝送線路４０の電気長を１／４波長未満とすることで、ＰＡオン時およびＰＡオフ時のΔＺｃ２１は、電気長が１／４波長の第一伝送線路２０を備える比較例に係る高周波増幅器１０と比較して、ΔＺｃ２１が低減される。その結果、本実施の形態に係る高周波増幅器３０は、比較例に係る高周波増幅器１０と比較して、広帯域、高効率および小型が可能になる。

以上のように、本実施の形態７に係る高周波増幅器９０は、所定の周波数帯の第一信号及び第二信号を増幅して出力端子２２から信号を出力する増幅器であって、基板９０ａと、基板９０ａ上に実装された一又は二の半導体チップ（本実施の形態では、半導体チップ９０ｂおよび９０ｃ）と、半導体チップ９０ｂに形成され第一信号を増幅する第一アンプと、半導体チップ９０ｃに形成され第二信号を増幅する第二アンプと、半導体チップ９０ｂに形成され第一アンプの出力端子に一端が接続された第八伝送線路５４の一部（線路ＰＱ）と、半導体チップ９０ｃに形成され第二アンプの出力端子に一端が接続された第九伝送線路５７の一部（線路Ｐ’Ｑ’）と、半導体チップ９０ｂに形成された第一キャパシタ９５と、半導体チップ９０ｃに形成された第二キャパシタ９６と、基板９０ａ上に形成され第八伝送線路５４の一部（線路ＰＱ）の他端に一端が接続された第四伝送線路５５（線路ＨＪ）と、基板９０ａ上に形成され第九伝送線路５７の一部（線路Ｐ’Ｑ’）の他端に一端が接続された第五伝送線路５８（線路Ｈ’Ｊ’）と、基板９０ａ上に形成され第四伝送線路５５の一端（点Ｈ）と第五伝送線路５８の一端（点Ｈ’）との間に接続された所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第一伝送線路４０（線路ＨＸ）と、第一アンプまたは第二アンプのいずれかの入力端子に接続された所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第二伝送線路３９（図１７には図示せず）と、第一伝送線路４０（線路ＨＸ）の一端と出力端子２２との間に接続された所定の周波数帯の中心周波数の１／４波長の電気長を有する第三伝送線路２１（点Ｘと出力端子２２との間の伝送線路）とを備え、第四伝送線路５５の他端と第一キャパシタ９５とは接続され、第五伝送線路５８の他端と第二キャパシタ９６とは接続されている。より具体的には、第四伝送線路５５の他端と第一キャパシタ９５とは第一ボンディングワイヤー９７で接続され、第五伝送線路５８の他端と第二キャパシタ７４とは、第二ボンディングワイヤー９８で接続されている。

Claims (17)

1. 所定の周波数帯の第一信号及び第二信号を増幅して出力端子から信号を出力する高周波増幅器であって、
   前記第一信号を増幅する第一アンプと、
   前記第二信号を増幅する第二アンプと、
   前記第一アンプの出力端子に接続された第一整合回路と、
   前記第二アンプの出力端子に接続された第二整合回路と、
   前記第一整合回路の出力端子と前記第二整合回路の出力端子との間に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第一伝送線路と、
   前記第一アンプおよび前記第二アンプの一方の入力端子に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第二伝送線路と、
   前記第一伝送線路の一端と前記出力端子との間に接続された前記所定の周波数帯の中心周波数の１／４波長の電気長を有する第三伝送線路とを備え、
   前記第一アンプおよび前記第二アンプの他方の出力端子に接続された前記第一整合回路または前記第二整合回路による位相回転は、前記第一伝送線路による位相回転と逆向きである
   高周波増幅器。
2. 前記第一アンプは、キャリアアンプであり、
   前記第二アンプは、ピークアンプである
   請求項１記載の高周波増幅器。
3. 前記第一整合回路および前記第二整合回路は、それぞれ、一端が接地された第四伝送線路および第五伝送線路を有する
   請求項１または２記載の高周波増幅器。
4. 前記第四伝送線路および前記第五伝送線路の少なくとも一方は、インダクタにより構成されている
   請求項３記載の高周波増幅器。
5. 前記第一整合回路および前記第二整合回路のそれぞれは、直列インダクタを有する
   請求項１〜４のいずれか１項に記載の高周波増幅器。
6. 前記第一アンプおよび前記第二アンプの他方の出力端子に接続された前記第一整合回路または前記第二整合回路は、前記第一伝送線路による、前記第一アンプの出力端子から出力側を見たインピーダンスまたは前記第二アンプの出力端子から出力側を見たインピーダンスの周波数依存性である分散を低減する
   請求項１〜５のいずれか１項に記載の高周波増幅器。
7. 前記第一アンプおよび前記第二アンプの他方の出力端子に接続された前記第一整合回路または前記第二整合回路による位相回転量と前記第一伝送線路による位相回転量との和は、９０°未満である
   請求項１〜６のいずれか１項に記載の高周波増幅器。
8. 前記第四伝送線路および前記第五伝送線路の少なくとも一方は、インピーダンス変換の用途の他に電源からの電力供給の用途にも使用される
   請求項３または４記載の高周波増幅器。
9. 前記第一アンプの出力端子から出力側を見たインピーダンスおよび前記第二アンプの出力端子から出力側を見たインピーダンスの少なくとも一方は、スミスチャート上のＲ＝５０Ωを通る等アドミタンス円の外側にある
   請求項１〜８のいずれか１項に記載の高周波増幅器。
10. 前記第一アンプおよび前記第二アンプは、ＧａＮを用いたＦＥＴを有し、前記ＦＥＴの高周波の最大出力は、３０Ｗ以下である
    請求項１〜９のいずれか１項に記載の高周波増幅器。
11. アレーアンテナを用いて高周波信号を出力する無線基地局装置に使用される
    請求項１〜１０のいずれか１項に記載の高周波増幅器。
12. さらに、
    前記第四伝送線路の一端を接地するための第一キャパシタであって、前記第四伝送線路の前記一端と基準電位との間に接続された第一キャパシタと、
    前記第五伝送線路の一端を接地するための第二キャパシタであって、前記第五伝送線路の前記一端と基準電位との間に接続された第二キャパシタとを備える
    請求項３または４記載の高周波増幅器。
13. さらに、
    前記第四伝送線路と前記第一キャパシタとの接続点と電源との間に接続された第一電源用インダクタと、
    前記第五伝送線路と前記第二キャパシタとの接続点と電源との間に接続された第二電源用インダクタとを備える
    請求項１２記載の高周波増幅器。
14. 前記第一電源用インダクタは、第六伝送線路を含み、
    前記第二電源用インダクタは、第七伝送線路を含む
    請求項１３記載の高周波増幅器。
15. 所定の周波数帯の第一信号及び第二信号を増幅して出力端子から信号を出力する高周波増幅器であって、
    基板と、
    前記基板上に実装された一又は二の半導体チップと、
    前記半導体チップに形成され前記第一信号を増幅する第一アンプと、
    前記半導体チップに形成され前記第二信号を増幅する第二アンプと、
    前記半導体チップに形成され前記第一アンプの出力端子に一端が接続された第八伝送線路と、
    前記半導体チップに形成され前記第二アンプの出力端子に一端が接続された第九伝送線路と、
    前記半導体チップに形成された第一キャパシタと、
    前記半導体チップに形成された第二キャパシタと、
    前記基板上に形成され前記第八伝送線路の他端に一端が接続された第四伝送線路と、
    前記基板上に形成され前記第九伝送線路の他端に一端が接続された第五伝送線路と、
    前記基板上に形成され前記第四伝送線路の一端と前記第五伝送線路の一端との間に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第一伝送線路と、
    前記第一アンプまたは前記第二アンプのいずれかの入力端子に接続された前記所定の周波数帯の中心周波数の１／４波長未満の電気長を有する第二伝送線路と、
    前記第一伝送線路の一端と前記出力端子との間に接続された前記所定の周波数帯の中心周波数の１／４波長の電気長を有する第三伝送線路とを備え、
    前記第四伝送線路の他端と前記第一キャパシタとは、接続され、
    前記第五伝送線路の他端と前記第二キャパシタとは、接続されている
    高周波増幅器。
16. 前記第四伝送線路の前記他端と前記第一キャパシタとは、第一ボンディングワイヤーで接続され、
    前記第五伝送線路の前記他端と前記第二キャパシタとは、第二ボンディングワイヤーで接続されている
    請求項１５記載の高周波増幅器。
17. 前記半導体チップは、平面視で前記半導体チップの少なくとも一部が前記第四伝送線路の前記他端と重なる領域に形成された第一導体、および、平面視で前記半導体チップの少なくとも一部が前記第五伝送線路の前記他端と重なる領域に形成された第二導体を有し、
    前記第四伝送線路の前記他端と前記第一キャパシタとは、前記第一導体を介して接続され、
    前記第五伝送線路の前記他端と前記第二キャパシタとは、前記第二導体を介して接続されている
    請求項１５記載の高周波増幅器。

Images