JP4757530B2

JP4757530B2 - 高周波増幅器

Info

Publication number: JP4757530B2
Application number: JP2005132499A
Authority: JP
Inventors: 一富森; 真太郎新庄; 憲治末松; 直高木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-04-28
Filing date: 2005-04-28
Publication date: 2011-08-24
Anticipated expiration: 2025-04-28
Also published as: JP2006311300A

Description

この発明は、例えば、送信機に搭載され、送信信号を増幅する高周波増幅器に関するものである。

従来の高周波増幅器における諸特性（例えば、出力電力特性、効率特性、利得特性、相互変調ひずみ（ＩＭ：Ｉｎｔｅｒ−ＭｏｄｕｌａｔｉｏｎＤｉｓｔｏｒｔｉｏｎ）や隣接チャネル漏洩電力（ＡＣＰＲ：ＡｄｊａｃｅｎｔＣｈａｎｎｅｌＬｅａｋａｇｅＰｏｗｅｒＲａｔｉｏ）などのひずみ特性）は、高周波増幅器の内部の増幅素子から出力側を見たインピーダンス（出力負荷インピーダンス）に依存する。

例えば、送信機では、アンテナインピーダンスが電波環境によって大きく変動するため、高周波増幅器を送信機に実装する場合、高周波増幅器の出力負荷インピーダンスが大きく変動する。そのため、高周波増幅器の特性が大きく変動して劣化することがある。
高周波増幅器の出力負荷インピーダンスの変動に対処する方法としては、例えば、高周波増幅器の出力側にアイソレータを挿入する方法が一般的に知られている。
アイソレータがアンテナインピーダンスの変動を吸収し、高周波増幅器の出力負荷インピーダンスの変動を抑えることによって、高周波増幅器の変動や劣化を抑制する（例えば、特許文献１参照）。

特開２００４−２６０５８４号公報（段落番号［０００９］、図１）

従来の高周波増幅器は以上のように構成されているので、アイソレータがアンテナインピーダンスの変動を吸収して、出力負荷インピーダンスの変動を抑えることができる。しかし、アイソレータを出力側に実装する必要があるため小型化が困難になるとともに、コスト高を招くなどの課題があった。

この発明は上記のような課題を解決するためになされたもので、出力側にアイソレータを実装することなく、出力負荷インピーダンスの変動を抑えることができる高周波増幅器を得ることを目的とする。

この発明に係る高周波増幅器は、第１の出力整合回路が第１の増幅素子により増幅された入力信号のインピーダンス整合を図る１段ローパスフィルタ形整合回路を内蔵し、第２の出力整合回路が第２の増幅素子により増幅された入力信号のインピーダンス整合を図る１段ハイパスフィルタ形整合回路を内蔵するようにしたものである。
また、第１及び第２の増幅素子が多段接続され、第１の増幅素子の段間に接続される第１の段間整合回路が１段ハイパスフィルタ形整合回路を用いて構成され、第２の増幅素子の段間に接続される第２の段間整合回路が１段ローパスフィルタ形整合回路を用いて構成されているものである。

この発明によれば、第１の出力整合回路が第１の増幅素子により増幅された入力信号のインピーダンス整合を図る１段ローパスフィルタ形整合回路を内蔵し、第２の出力整合回路が第２の増幅素子により増幅された入力信号のインピーダンス整合を図る１段ハイパスフィルタ形整合回路を内蔵するように構成したので、出力側にアイソレータを実装することなく、出力負荷インピーダンスの変動を抑えることができる効果がある。
また、第１及び第２の増幅素子が多段接続され、第１の増幅素子の段間に接続される第１の段間整合回路が１段ハイパスフィルタ形整合回路を用いて構成され、第２の増幅素子の段間に接続される第２の段間整合回路が１段ローパスフィルタ形整合回路を用いて構成されているので、第１及び第２の増幅素子を多段接続して、高い利得を得る場合でも、第１及び第２の増幅素子により増幅された入力信号を合成する際の損失の発生を防止することができる効果がある。

実施の形態１．
図１はこの発明の実施の形態１による高周波増幅器を示す構成図であり、図において、入力端子１は例えば送信機が送信する信号を入力する。
入力整合回路２は入力端子１から入力された信号（以下、入力信号という）のインピーダンス整合を図る。
分配回路３は入力整合回路２の出力側の線路を分岐する分岐線路から構成され、入力整合回路２による整合後の入力信号を２分配して、一方の入力信号を増幅素子４に出力し、他方の入力信号を増幅素子６に出力する。

第１の増幅素子である増幅素子４はＦＥＴ、ＨＥＭＴ、ＨＢＴ、ＢＪＴなどの増幅素子であり、分配回路３により２分配された一方の入力信号を増幅する。なお、増幅素子４のベースが分配回路３に接続され、増幅素子４のコレクタが出力整合回路８に接続され、増幅素子４のエミッタがグランド５に接地されている。
第２の増幅素子である増幅素子６は増幅素子４と同一サイズの増幅素子であり、分配回路３により２分配された他方の入力信号を増幅する。なお、増幅素子６のベースが分配回路３に接続され、増幅素子４のコレクタが出力整合回路１１に接続され、増幅素子６のエミッタがグランド７に接地されている。

第１の出力整合回路である出力整合回路８は整合回路９と１段ローパスフィルタ形整合回路１０から構成されており、増幅素子４により増幅された入力信号のインピーダンス整合を図る。
第２の出力整合回路である出力整合回路１１は整合回路１２と１段ハイパスフィルタ形整合回路１３から構成されており、増幅素子６により増幅された入力信号のインピーダンス整合を図る。
なお、整合回路９と整合回路１２の種類は問わないが、整合回路９と整合回路１２の構成は同一である。

合成回路１４は出力整合回路８の出力側の線路と出力整合回路１１の出力側の線路とを結合する結合線路から構成され、出力整合回路８による整合後の入力信号と出力整合回路１１による整合後の入力信号を合成する。
出力端子１５は合成回路１４により合成された入力信号を出力する。

次に動作について説明する。
入力整合回路２は、入力端子１から入力信号を受けると、その入力信号のインピーダンス整合を図り、整合後の入力信号を分配回路３に出力する。
分配回路３は、入力整合回路２から整合後の入力信号を受けると、その入力信号を２分配して、一方の入力信号を増幅素子４に出力し、他方の入力信号を増幅素子６に出力する。

増幅素子４は、分配回路３により２分配された一方の入力信号を受けると、その入力信号を増幅し、増幅後の入力信号を出力整合回路８に出力する。
増幅素子６は、分配回路３により２分配された他方の入力信号を受けると、その入力信号を増幅し、増幅後の入力信号を出力整合回路１１に出力する。

出力整合回路８は、増幅素子４から増幅後の入力信号を受けると、整合回路９と１段ローパスフィルタ形整合回路１０を用いて、増幅後の入力信号のインピーダンス整合を図り、整合後の入力信号を合成回路１４に出力する。
出力整合回路１１は、増幅素子６から増幅後の入力信号を受けると、整合回路１２と１段ハイパスフィルタ形整合回路１３を用いて、増幅後の入力信号のインピーダンス整合を図り、整合後の入力信号を合成回路１４に出力する。
合成回路１４は、出力整合回路８による整合後の入力信号と出力整合回路１１による整合後の入力信号を合成し、その合成信号を出力端子１５に出力する。

ここで、高周波増幅器における諸特性（例えば、出力電力特性、効率特性、利得特性、相互変調ひずみＩＭや隣接チャネル漏洩電力ＡＣＰＲなどのひずみ特性）は、増幅素子４，６から出力側を見たインピーダンス（出力負荷インピーダンス）に依存する。
例えば、出力整合回路８が、図２（ａ）に示すように、直列インダクタ１０ａと並列キャパシタ１０ｂからなる１段ローパスフィルタ形整合回路１０のみで構成されているとき、出力負荷インピーダンスＺＬを適宜変化させながら、入力電力に対する出力電力、効率、隣接チャネル漏洩電力ＡＣＰＲを計算すると、その計算結果は図３（ａ）のように表される。
図３（ａ）は出力負荷インピーダンスＺＬに対する同一出力電力時の効率と隣接チャネル漏洩電力ＡＣＰＲの等高線を出力負荷インピーダンスＺＬのスミスチャート上に模式的に示している。

図３（ａ）において、△の点は効率が最大となる出力負荷インピーダンスであり、そのインピーダンスよりも、出力負荷インピーダンスＺＬが離れるに従って効率が低下する。
一方、○の点はひずみである隣接チャネル漏洩電力ＡＣＰＲが最小となる出力負荷インピーダンスであり、そのインピーダンスよりも、出力負荷インピーダンスＺＬが離れるに従って隣接チャネル漏洩電力ＡＣＰＲが増加する。
このように、高周波増幅器の特性は、出力負荷インピーダンスＺＬに大きく影響を受けることがわかる。
送信機において、隣接チャネル漏洩電力ＡＣＰＲや、相互変調ひずみＩＭなどのひずみ特性は、出力負荷インピーダンスＺＬが変動しても、仕様値以下に抑える必要がある。そのため、一般的には、高周波増幅器の出力側にアイソレータを挿入することによって、出力負荷インピーダンスの変動自体を抑圧している。

また、出力整合回路１１が、図２（ｂ）に示すように、直列キャパシタ１３ａと並列インダクタ１３ｂからなる１段ハイパスフィルタ形整合回路１３のみで構成されているとき、出力負荷インピーダンスＺＬを適宜変化させながら、入力電力に対する出力電力、効率、隣接チャネル漏洩電力ＡＣＰＲを計算すると、その計算結果は図３（ｂ）のように表される。
図３（ｂ）は出力負荷インピーダンスＺＬに対する同一出力電力時の効率と隣接チャネル漏洩電力ＡＣＰＲの等高線を出力負荷インピーダンスＺＬのスミスチャート上に模式的に示している。

図３（ｂ）において、△の点は効率が最大となる出力負荷インピーダンスであり、そのインピーダンスよりも、出力負荷インピーダンスＺＬが離れるに従って効率が低下する。
一方、○の点はひずみである隣接チャネル漏洩電力ＡＣＰＲが最小となる出力負荷インピーダンスであり、そのインピーダンスよりも、出力負荷インピーダンスＺＬが離れるに従って隣接チャネル漏洩電力ＡＣＰＲが増加する。

図３（ａ）の計算結果と図３（ｂ）の計算結果を比較すると、効率と隣接チャネル漏洩電力ＡＣＰＲの出力負荷インピーダンス依存性が、丁度、１８０度回転していることがわかる。
即ち、図２（ａ）の増幅器における１段ローパスフィルタ形整合回路と、図２（ｂ）の増幅器における１段ハイパスフィルタ形整合回路では、基本波周波数において、設計のターゲットインピーダンスである出力負荷インピーダンスＺＬを、同一サイズの増幅素子４，６の出力負荷インピーダンスＺＬｔｒにインピーダンス変換している。しかし、設計のターゲットインピーダンス以外のインピーダンスは、発生する通過位相の変化量が異なるため、設計のインピーダンスとの反射係数の振幅は同一であるが、反射係数の位相は、整合回路の通過位相差の２倍だけ異なるインピーダンスに変換される。そのため、高周波増幅器の出力負荷インピーダンスＺＬが同じインピーダンスであっても、増幅素子４，６から見た出力負荷インピーダンスＺＬｔｒは異なるインピーダンスに変換される。

したがって、図２（ａ）の増幅器と図２（ｂ）の増幅器を合成すれば、高周波増幅器の出力負荷インピーダンスＺＬが変動しても、ある出力負荷インピーダンスＺＬにおいて、１段ローパスフィルタ形整合回路１０を用いている増幅素子４では、効率が高くなって隣接チャネル漏洩電力ＡＣＰＲが劣化するが、１段ハイパスフィルタ形整合回路１３を用いている増幅素子６では、逆に、効率が低くなって隣接チャネル漏洩電力ＡＣＰＲが向上する。
この結果、増幅素子４，６の特性が相互に補間し合うようになり、出力負荷インピーダンスＺＬの変動に対する高周波増幅器の特性の変動や劣化を抑えることが可能になる。
特に、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相の差が９０度の場合には、インピーダンスの回転量が１８０度となり、出力負荷インピーダンスＺＬの変動に対して、高周波増幅器の諸特性が逆の動きをするため、最も、出力負荷インピーダンスＺＬの変動に対して影響を受けなくすることができる。

図１の高周波増幅器においても、出力整合回路８が１段ローパスフィルタ形整合回路１０を含む一方、出力整合回路１１が１段ハイパスフィルタ形整合回路１３を含み、それ以外の構成は同一である。
そのため、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相に差があることによって、２つの増幅素子４，６の特性を相互に補間し合うようになる。

以上で明らかなように、この実施の形態１によれば、出力整合回路１０が増幅素子４により増幅された入力信号のインピーダンス整合を図る１段ローパスフィルタ形整合回路１０を内蔵し、出力整合回路１１が増幅素子６により増幅された入力信号のインピーダンス整合を図る１段ハイパスフィルタ形整合回路１３を内蔵するように構成したので、出力側にアイソレータを実装することなく、出力負荷インピーダンスＺＬの変動を抑えることができるようになり、その結果、小型化や低コスト化を図ることができる効果を奏する。

なお、この実施の形態１では、入力整合回路２が入力信号のインピーダンス整合を図り、分配回路３が整合後の入力信号を２分配するものについて示したが、図４に示すように、分配回路３が入力信号を２分配し、第１の入力整合回路である入力整合回路１６が分配回路３により２分配された一方の入力信号のインピーダンス整合を図り、第２の入力整合回路である入力整合回路１７が分配回路３により２分配された他方の入力信号のインピーダンス整合を図るようにしてもよく、同様の効果を奏することができる。

また、この実施の形態１では、１段ローパスフィルタ形整合回路１０が整合回路９の後段に挿入され、１段ハイパスフィルタ形整合回路１３が整合回路１２の後段に挿入されているものについて示したが、１段ローパスフィルタ形整合回路１０が整合回路９の前段に挿入され、１段ハイパスフィルタ形整合回路１３が整合回路１２の前段に挿入されていてもよい。
また、出力整合回路８が１段ローパスフィルタ形整合回路１０のみから構成され、出力整合回路１１が１段ハイパスフィルタ形整合回路１３のみから構成されていてもよい。

実施の形態２．
図５はこの発明の実施の形態２による高周波増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
第１の入力整合回路である入力整合回路１８は１段ハイパスフィルタ形整合回路１９と整合回路２０から構成されており、分配回路３により２分配された一方の入力信号のインピーダンス整合を図る。
第２の入力整合回路である入力整合回路２１は１段ローパスフィルタ形整合回路２２と整合回路２３から構成されており、分配回路３により２分配された他方の入力信号のインピーダンス整合を図る。
なお、整合回路２０と整合回路２３の種類は問わないが、整合回路２０と整合回路２３の構成は同一である。

この実施の形態２における図５の高周波増幅器と、図４の高周波増幅器を比較すると、図４の高周波増幅器では、入力整合回路１６，１７が１段ハイパスフィルタ形整合回路や１段ローパスフィルタ形整合回路を内蔵していないのに対して、図５の高周波増幅器では、入力整合回路１８が１段ハイパスフィルタ形整合回路１９を内蔵し、入力整合回路２１が１段ローパスフィルタ形整合回路２２を内蔵している点で相違している。その他の点では同一である。

図４の高周波増幅器では、上述したように、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相に差があることによって、２つの増幅素子４，６の特性が相互に補間し合うようになるが、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相に差があるため、増幅素子４，６により増幅された入力信号を合成する際、損失が発生する可能性がある。
しかし、図５の高周波増幅器では、１段ローパスフィルタ形整合回路１０を含む出力整合回路８の入力段に設けられている入力整合回路１８に１段ハイパスフィルタ形整合回路１９を実装し、１段ハイパスフィルタ形整合回路１３を含む出力整合回路１１の入力段に設けられている入力整合回路２１に１段ローパスフィルタ形整合回路２２を実装しているので、出力整合回路８と出力整合回路１１の間で発生する位相差と逆の位相差が、入力整合回路１８と入力整合回路２１の間で発生するようになる。
これにより、増幅素子４により増幅された入力信号の位相と、増幅素子６により増幅された入力信号の位相とを合わせることができるようになる。

以上で明らかなように、この実施の形態２によれば、入力整合回路１８が１段ハイパスフィルタ形整合回路１９を内蔵し、入力整合回路２１が１段ローパスフィルタ形整合回路２２を内蔵するように構成したので、増幅素子４により増幅された入力信号の位相と、増幅素子６により増幅された入力信号の位相とを合わせて、それらの入力信号を合成する際の損失の発生を防止することができる効果を奏する。

実施の形態３．
図６はこの発明の実施の形態３による高周波増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
増幅素子２４はＦＥＴ、ＨＥＭＴ、ＨＢＴ、ＢＪＴなどの増幅素子であり、入力整合回路２による整合後の入力信号を増幅する。なお、増幅素子２４のベースが入力整合回路２に接続され、増幅素子２４のコレクタが分配回路３に接続され、増幅素子２４のエミッタがグランド２５に接地されている。

第１の段間整合回路である段間整合回路２６は１段ハイパスフィルタ形整合回路２７と整合回路２８から構成されており、分配回路３により２分配された一方の入力信号のインピーダンス整合を図る。
第２の段間整合回路である段間整合回路２９は１段ローパスフィルタ形整合回路３０と整合回路３１から構成されており、分配回路３により２分配された他方の入力信号のインピーダンス整合を図る。
なお、整合回路２８と整合回路３１の種類は問わないが、整合回路２８と整合回路３１の構成は同一である。

上記実施の形態１，２では、増幅素子が１段構成であるものについて示したが、図６に示すように、増幅素子を多段接続して、高い利得が得られるようにしてもよい。
増幅素子４，６の前段に増幅素子２４を挿入する場合、分配回路３と増幅素子４，６の間に段間整合回路２６，２９を挿入する。
なお、図６の高周波増幅器では、１段ローパスフィルタ形整合回路１０を含む出力整合回路８の前段に設けられている段間整合回路２６に１段ハイパスフィルタ形整合回路２７を実装し、１段ハイパスフィルタ形整合回路１３を含む出力整合回路１１の前段に設けられている段間整合回路２９に１段ローパスフィルタ形整合回路３０を実装しているので、出力整合回路８と出力整合回路１１の間で発生する位相差と逆の位相差が、段間整合回路２６と段間整合回路２９の間で発生するようになる。
これにより、増幅素子４により増幅された入力信号の位相と、増幅素子６により増幅された入力信号の位相とを合わせることができるようになる。

以上で明らかなように、この実施の形態３によれば、増幅素子を多段接続して、高い利得を得る場合、段間整合回路２６が１段ハイパスフィルタ形整合回路２７を内蔵し、段間整合回路２９が１段ローパスフィルタ形整合回路３１を内蔵するように構成したので、増幅素子４により増幅された入力信号の位相と、増幅素子６により増幅された入力信号の位相とを合わせて、それらの入力信号を合成する際の損失の発生を防止することができる効果を奏する。

実施の形態４．
図７はこの発明の実施の形態４による高周波増幅器を示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。
第１の段間整合回路である段間整合回路３２は多段接続されている２つの増幅素子４の間に接続され、入力信号のインピーダンス整合を図る。
第２の段間整合回路である段間整合回路３３は多段接続されている２つの増幅素子６の間に接続され、入力信号のインピーダンス整合を図る。
なお、段間整合回路３２と段間整合回路３３の種類は問わないが、段間整合回路３２と段間整合回路３３の構成は同一である。

上記実施の形態１，２では、増幅素子が１段構成であるものについて示したが、図７に示すように、増幅素子４，６を多段接続して、高い利得が得られるようにしてもよい。
増幅素子４，６を多段接続する場合、２つの増幅素子４の間に段間整合回路３２を挿入し、２つの増幅素子６の間に段間整合回路３３を挿入する。

実施の形態５．
上記実施の形態４では、増幅素子４，６を多段接続して、高い利得が得られるようにするものについて示したが、上記実施の形態４における図７の高周波増幅器では、上述したように、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相に差があることによって、２つの増幅素子４，６の特性が相互に補間し合うようになるが、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相に差があるため、増幅素子４，６により増幅された入力信号を合成する際、損失が発生する可能性がある。

そこで、この実施の形態５では、図８に示すように、入力整合回路１８が１段ハイパスフィルタ形整合回路１９を内蔵し、入力整合回路２１が１段ローパスフィルタ形整合回路２２を内蔵するようにしている。
これにより、出力整合回路８と出力整合回路１１の間で発生する位相差と逆の位相差が、入力整合回路１８と入力整合回路２１の間で発生するようになる。
このため、増幅素子４により増幅された入力信号の位相と、増幅素子６により増幅された入力信号の位相とを合わせることができるようになる。
よって、この実施の形態５によれば、増幅素子４，６を多段接続して、高い利得を得る場合でも、増幅素子４，６により増幅された入力信号を合成する際の損失の発生を防止することができる効果を奏する。

実施の形態６．
上記実施の形態４では、増幅素子４，６を多段接続して、高い利得が得られるようにするものについて示したが、上記実施の形態４における図７の高周波増幅器では、上述したように、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相に差があることによって、２つの増幅素子４，６の特性が相互に補間し合うようになるが、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相に差があるため、増幅素子４，６により増幅された入力信号を合成する際、損失が発生する可能性がある。

そこで、この実施の形態６では、図９に示すように、段間整合回路２６が１段ハイパスフィルタ形整合回路２７を内蔵し、段間整合回路２９が１段ローパスフィルタ形整合回路３０を内蔵するようにしている。
これにより、出力整合回路８と出力整合回路１１の間で発生する位相差と逆の位相差が、段間整合回路２６と段間整合回路２９の間で発生するようになる。
このため、増幅素子４により増幅された入力信号の位相と、増幅素子６により増幅された入力信号の位相とを合わせることができるようになる。
よって、この実施の形態６によれば、増幅素子４，６を多段接続して、高い利得を得る場合でも、増幅素子４，６により増幅された入力信号を合成する際の損失の発生を防止することができる効果を奏する。

実施の形態７．
図１０はこの発明の実施の形態７による高周波増幅器を示す構成図であり、図において、図７と同一符号は同一または相当部分を示すので説明を省略する。
９０度ハイブリッド３４は入力端子１と終端器３５に接続され、入力端子１から入力された入力信号を２分配する分配回路を構成している。

上記実施の形態４における図７の高周波増幅器では、分配回路３が入力端子１に接続されている線路を分岐する分岐線路から構成されているものについて示したが、この実施の形態７における図１０の高周波増幅器では、９０度ハイブリッド３４から構成されている分配回路を用いている点で相違している。その他の構成は同一である。

この実施の形態７では、分配回路として９０度ハイブリッド３４を用いているため、９０度ハイブリッド３４が入力信号を分配する際に発生する９０度の位相差によって、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３で発生する通過位相差を補償することができる。
このため、増幅素子４により増幅された入力信号の位相と、増幅素子６により増幅された入力信号の位相とを合わせることができるようになる。
よって、この実施の形態７によれば、増幅素子４，６により増幅された入力信号を合成する際の損失の発生を防止することができる効果を奏する。

なお、この実施の形態７では、増幅素子４，６が多段接続されている高周波増幅器の分配回路として９０度ハイブリッド３４を用いるものについて示したが、例えば、図４の高周波増幅器のように、増幅素子４，６が１段接続されている高周波増幅器の分配回路として９０度ハイブリッド３４を用いるようにしてもよく、同様の効果を奏することができる。

実施の形態８．
図１１はこの発明の実施の形態８による高周波増幅器を示す構成図であり、図において、図５と同一符号は同一または相当部分を示すので説明を省略する。
ウィルキンソン合成分配器３６は１／４波長線路３７，３８とアイソレーション抵抗３９から構成され、入力端子１から入力された入力信号を２分配する分配回路を構成している。

上記実施の形態２における図５の高周波増幅器では、分配回路３が入力端子１に接続されている線路を分岐する分岐線路から構成されているものについて示したが、この実施の形態８における図１１の高周波増幅器では、ウィルキンソン合成分配器３６から構成されている分配回路を用いている点で相違している。その他の構成は同一である。

この実施の形態８では、分配回路としてウィルキンソン合成分配器３６を用いているため、入力整合回路１８と入力整合回路２１間の特性の相違、特に、高調波インピーダンスの相違により発生する増幅素子４と増幅素子６間の特性のアンバランスを吸収することが可能になり、高周波増幅器の動作の安定化を更に図ることができる効果を奏する。

なお、この実施の形態８では、図５の高周波増幅器の分配回路としてウィルキンソン合成分配器３６を用いるものについて示したが、これに限るものではなく、例えば、図１、図４、図６〜図９の高周波増幅器の分配回路としてウィルキンソン合成分配器３６を用いるようにしてもよく、同様の効果を奏することができる。

実施の形態９．
図１２はこの発明の実施の形態９による高周波増幅器を示す構成図であり、図において、図１１と同一符号は同一または相当部分を示すので説明を省略する。
ウィルキンソン合成分配器４０は１／４波長線路４１，４２とアイソレーション抵抗４３から構成され、出力整合回路８による整合後の入力信号と出力整合回路１１による整合後の入力信号を合成する合成回路を構成している。

上記実施の形態８における図１１の高周波増幅器では、合成回路１４が出力整合回路８の出力側の線路と出力整合回路１１の出力側の線路とを結合する結合線路から構成されているものについて示したが、この実施の形態９における図１２の高周波増幅器では、ウィルキンソン合成分配器４０から構成されている合成回路を用いている点で相違している。その他の構成は同一である。

この実施の形態９では、合成回路としてウィルキンソン合成分配器４０を用いているため、出力整合回路８と出力整合回路１１間の特性の相違、特に、高調波インピーダンスの相違により発生する増幅素子４と増幅素子６間の特性のアンバランスを吸収することが可能になり、高周波増幅器の動作の安定化を更に図ることができる効果を奏する。

なお、この実施の形態９では、図１１の高周波増幅器の分配回路としてウィルキンソン合成分配器４０を用いるものについて示したが、これに限るものではなく、例えば、図１、図４〜図１０の高周波増幅器の分配回路としてウィルキンソン合成分配器４０を用いるようにしてもよく、同様の効果を奏することができる。

実施の形態１０．
上記実施の形態９では、合成回路としてウィルキンソン合成分配器４０を用いるものについて示したが、ウィルキンソン合成分配器４０が、出力整合回路８，１１から出力される入力信号のインピーダンスを、増幅素子４，６から出力される入力信号のインピーダンスの２倍に設定するようにしてもよい。

図１３は１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３のインピーダンス変成比Ｚｏｕｔ／Ｚｉｎをパラメータにして、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相差を計算した結果を示す説明図である。
図１３から明らかなように、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３のインピーダンス変成比Ｚｏｕｔ／Ｚｉｎが２であるとき、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相差が９０度になる。
また、１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３の通過位相差が９０度になると、出力負荷インピーダンスＺＬが丁度１８０度になり、出力負荷インピーダンスＺＬの変動による影響を小さくすることができる。

ウィルキンソン合成分配器４０における１／４波長線路４１，４２の抵抗値Ｚ₀₁とアイソレーション抵抗４３の抵抗値Ｒ_isoを設定することにより、出力整合回路８，１１の入力インピーダンスＺｉｎを設定することができるので（図１４を参照）、１／４波長線路４１，４２の抵抗値Ｚ₀₁とアイソレーション抵抗４３の抵抗値Ｒ_isoを適切に設定することにより、出力整合回路８，１１のインピーダンス変成比を“２”もしくは“１／２”に設定する。
この場合、特に１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３を実装することなく、出力整合回路８と出力整合回路１１の位相差が丁度９０度になるので、出力整合回路８と出力整合回路１１の構成を簡略化することができる効果を奏する。

ここで、ウィルキンソン合成分配器４０は、図１５に示すように、１／４波長線路４１，４２を並列キャパシタＣ₁、直列インダクタＬ₁、並列キャパシタＣ₂で構成すると、集中定数回路として小型化が可能になる。
図１６に示すように、この集中定数回路であるウィルキンソン合成分配器４０と、出力整合回路８，１１における１段ローパスフィルタ形整合回路１０及び１段ハイパスフィルタ形整合回路１３とを組み合せると、この組み合せ回路は、図１７のように表すことができる。
このとき、１段ハイパスフィルタ形整合回路１３内の並列インダクタＬｐと、１段ローパスフィルタ形整合回路１０内の並列キャパシタＣｐと、ウィルキンソン合成分配器４０内の並列キャパシタＣ₂とは共通化が可能である。

１段ハイパスフィルタ形整合回路１３内の並列インダクタＬｐは、共通化が行われると、図１８に示すように、並列インダクタＬ_paraまたは並列キャパシタＣ_paraで表される。
・１／ωＬｐ＞ ωＣ₁である場合
１／ｊωＬ_para＝１／ｊωＬｐ＋ωＣ₁
・１／ωＬｐ＜ ωＣ₁である場合
ｊωＣ_para＝１／ｊωＬｐ＋ωＣ₁
また、１段ローパスフィルタ形整合回路１０内の並列キャパシタＣｐは、共通化が行われると、図１８に示すように、Ｃ＝Ｃｐ＋Ｃ₁で表される。
さらに、ウィルキンソン合成分配器４０内の並列キャパシタＣ₂は、共通化が行われると、図１８に示すように、２Ｃ₂で表される。
図１８から明らかなように、回路構成の簡略化を図ることができる。

この実施の形態１０では、合成回路であるウィルキンソン合成分配器４０が、出力整合回路８，１１の出力インピーダンスを、出力整合回路８，１１の入力インピーダンスの２倍に設定するものについて示したが、分配回路であるウィルキンソン合成分配器３６が、入力整合回路１８，２１の入力インピーダンスを、入力整合回路１８，２１の出力インピーダンスの２倍（又は１／２倍）に設定するようにしてもよい。
この場合、特に１段ハイパスフィルタ形整合回路１９と１段ローパスフィルタ形整合回路２２を実装することなく、入力整合回路１８と入力整合回路２１の位相差が丁度９０度になるので、入力整合回路１８と入力整合回路２１の構成を簡略化することができる効果を奏する。

また、この実施の形態１０では、合成回路であるウィルキンソン合成分配器４０が、出力整合回路８，１１の出力インピーダンスを、出力整合回路８，１１の入力インピーダンスの２倍に設定するものについて示したが、出力整合回路８，１１における１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３として、インピーダンス変成比が２である１段ローパスフィルタ形整合回路と１段ハイパスフィルタ形整合回路を採用するようにしてもよい。
また、入力整合回路１８，２１における１段ハイパスフィルタ形整合回路１９と１段ローパスフィルタ形整合回路２２として、インピーダンス変成比が２である１段ハイパスフィルタ形整合回路と１段ローパスフィルタ形整合回路を採用するようにしてもよい。
また、段間整合回路２６，２９における１段ハイパスフィルタ形整合回路２７と１段ローパスフィルタ形整合回路３０として、インピーダンス変成比が２である１段ハイパスフィルタ形整合回路と１段ローパスフィルタ形整合回路を採用するようにしてもよい。
これらの場合も、位相差が丁度９０度になるので、出力負荷インピーダンスＺＬの変動による影響を小さくすることができる。

実施の形態１１．
図１９はこの発明の実施の形態１１による高周波増幅器を示す構成図であり、図において、図１２と同一符号は同一または相当部分を示すので説明を省略する。
インピーダンス設定回路４４は増幅素子４と出力整合回路８の間に挿入され、２倍波のインピーダンスを設定する。
なお、インピーダンス設定回路４４は、一端が増幅素子４のコレクタに接続されている略１／４波長の長さの線路４５と、一端が線路４５の他端に接続され、他端がグランド４７に接続されているＤＣカットキャパシタ４６とから構成されている。
インピーダンス設定回路４８は増幅素子６と出力整合回路１１の間に挿入され、２倍波のインピーダンスを設定する。
なお、インピーダンス設定回路４８は、一端が増幅素子６のコレクタに接続されている略１／４波長の長さの線路４９と、一端が線路４９の他端に接続され、他端がグランド５１に接続されているＤＣカットキャパシタ５０とから構成されている。

この実施の形態１１における図１９の高周波増幅器では、上記実施の形態９における図１２の高周波増幅器と比較して、インピーダンス設定回路４４，４８が増幅素子４，６と出力整合回路８，１１の間に挿入されている点で相違している。その他の構成は同一である。
図１２の高周波増幅器では、出力整合回路８が１段ローパスフィルタ形整合回路１０を内蔵し、出力整合回路１１が１段ハイパスフィルタ形整合回路１３を内蔵しているので、基本波に対する増幅素子４，６から見た出力負荷インピーダンスＺＬｔｒを一致させることができるが、高調波に対する増幅素子４，６から見た出力負荷インピーダンスＺＬｔｒは一般的には異なる。高調波インピーダンスが異なる場合、２つの増幅素子４，６の間で特性が異なり、合成する際に損失が発生する可能性がある。

しかし、この実施の形態１１における図１９の高周波増幅器では、増幅素子４，６の出力側に２倍波のインピーダンスを設定するインピーダンス設定回路４４，４８を設けているので、基本波だけでなく高調波に対しても、増幅素子４，６から見た出力負荷インピーダンスＺＬｔｒを一致させることができるようになる。
これにより、２つの増幅素子４，６の間で特性を合わせることができるため、入力信号を合成する際に発生する損失を低減して、高周波増幅器の高出力化や高効率化を図ることができる効果を奏する。

なお、この実施の形態１１では、図１２の高周波増幅器にインピーダンス設定回路４４，４８を設けているものについて示したが、これに限るものではなく、例えば、図１、図４〜図１１の高周波増幅器にインピーダンス設定回路４４，４８を設けるようにしてもよく、同様の効果を奏することができる。

実施の形態１２．
上記実施の形態１１における図１９の高周波増幅器では、増幅素子４，６の出力側に２倍波のインピーダンスを設定するインピーダンス設定回路４４，４８を設けているものについて示したが、図２０に示すように、１段ハイパスフィルタ形整合回路１９を実装している入力整合回路１８と増幅素子４の間にインピーダンス設定回路４４を挿入するとともに、１段ローパスフィルタ形整合回路２２を実装している入力整合回路２１と増幅素子６の間にインピーダンス設定回路４８を挿入するようにしてもよい。

この場合も、入力整合回路１８，２１と増幅素子４，６の間に挿入されたインピーダンス設定回路４４，４８が２倍波のインピーダンスを設定することにより、基本波だけでなく高調波に対しても、増幅素子４，６から見た出力負荷インピーダンスＺＬｔｒを一致させることができるようになる。
これにより、２つの増幅素子４，６の間で特性を合わせることができるため、入力信号を合成する際に発生する損失を低減して、高周波増幅器の高出力化や高効率化を図ることができる効果を奏する。

なお、この実施の形態１２では、１段ハイパスフィルタ形整合回路１９又は１段ローパスフィルタ形整合回路２２を実装している入力整合回路１８，２１と増幅素子４，６の間にインピーダンス設定回路４４，４８を挿入するものについて示したが、１段ハイパスフィルタ形整合回路２７又は１段ローパスフィルタ形整合回路３０を実装している段間整合回路２６，２９と増幅素子４，６の間にインピーダンス設定回路４４，４８を挿入するようにしてもよく、同様の効果を奏することができる。

実施の形態１３．
図２１はこの発明の実施の形態１３による高周波増幅器を示す構成図であり、図において、図２０と同一符号は同一または相当部分を示すので説明を省略する。
位相調整線路５２は入力整合回路１８の内部に挿入された位相調整用の線路である。
この実施の形態１３における図２１の高周波増幅器では、上記実施の形態１２における図２０の高周波増幅器と比較して、位相調整線路５２が入力整合回路１８の内部に挿入されている点で相違している。その他の構成は同一である。

この実施の形態１３における図２１の高周波増幅器では、２つの増幅パスのうち、通過位相量が小さい側の増幅パスの入力整合回路１８の内部に位相調整線路５２が挿入されているので、２つの増幅パスの通過位相量を合わすことができる。
このため、入力信号を合成する際に発生する損失を低減して、高周波増幅器の高出力化や高効率化を図ることができる効果を奏する。

なお、この実施の形態１３では、図２０の高周波増幅器に位相調整線路５２を設けているものについて示したが、これに限るものではなく、例えば、図１、図４〜図１３、図１９の高周波増幅器に位相調整線路５２を設けるようにしてもよく、同様の効果を奏することができる。
また、この実施の形態１３では、２つの増幅パスのうち、通過位相量が小さい側の増幅パスの入力整合回路１８の内部に位相調整線路５２が挿入されているものについて示したが、２つの増幅パスのうち、通過位相量が小さい側の増幅パスの段間整合回路２６，３２や出力整合回路８などの内部に位相調整線路５２が挿入されていてもよく、同様の効果を奏することができる。

また、入力整合回路１８、段間整合回路２６，３２や出力整合回路８における位相調整線路５２の挿入位置は特に問うものではなく、いずれの位置に挿入してもよい。
ただし、インピーダンスが実数となる位置に挿入し、位相調整線路５２の特性インピーダンスをそのインピーダンスに合わせた場合には、整合条件を変化させることなく位相調整線路５２を挿入することができるので望ましい。
なお、位相調整線路５２の長さは１／４線路長以下であり、特に、入力整合回路１８や段間整合回路２６が１段ハイパスフィルタ形整合回路１９，２７等を実装している場合や、入力信号の分配回路として９０度ハイブリッド３４を用いている場合には、更に短い線路長となり、小型化が可能である。

実施の形態１４．
図２２はこの発明の実施の形態１４による高周波増幅器に用いられる１段ローパスフィルタ形整合回路を示す構成図である。
即ち、入力整合回路２１、段間整合回路２９又は出力整合回路８に実装される１段ローパスフィルタ形整合回路２２，３０，１０の内部を示す構成図である。
図において、１段ローパスフィルタ形整合回路の直列インダクタ６１は線路に直列に接続されており、並列キャパシタ６２は一端が線路に接続され、他端がグランド６３に接続されている。
図２２の例では、並列キャパシタ６２の一端が直列インダクタ６１の出力側に接続されているが、並列キャパシタ６２の一端が直列インダクタ６１の入力側に接続されていてもよい。

また、図２２の例では、直列インダクタ６１が線路に直列に接続されているが、図２３に示すように、直列線路６４が線路に直列に接続されていてもよい。
さらに、図２４に示すように、直列抵抗６５が線路に直列に接続されていてもよい。
図２３及び図２４においても、並列キャパシタ６２の一端が直列線路６４又は直列抵抗６５の入力側に接続されていてもよい。

実施の形態１５．
図２５はこの発明の実施の形態１５による高周波増幅器に用いられる１段ハイパスフィルタ形整合回路を示す構成図である。
即ち、入力整合回路１８、段間整合回路２６又は出力整合回路１１に実装される１段ハイパスフィルタ形整合回路１９，２７，１３の内部を示す構成図である。
図において、１段ハイパスフィルタ形整合回路の直列キャパシタ７１は線路に直列に接続されており、並列インダクタ７２は一端が線路に接続され、他端がグランド７３に接続されている。
図２５の例では、並列インダクタ７２の一端が直列キャパシタ７１の出力側に接続されているが、並列インダクタ７２の一端が直列キャパシタ７１の入力側に接続されていてもよい。

また、図２５の例では、並列インダクタ７２が線路に並列に接続されているが、図２６に示すように、ショートスタブ７４が線路に並列に接続されていてもよい。ショートスタブ７４には、必要に応じてＤＣカットの容量を挿入してもよい。
図２６においても、ショートスタブ７４の一端が直列キャパシタ７１の入力側に接続されていてもよい。

この発明の実施の形態１による高周波増幅器を示す構成図である。この発明の実施の形態１による高周波増幅器の特性を説明するための説明図である。出力負荷インピーダンスＺＬに対する同一出力電力時の効率と隣接チャネル漏洩電力ＡＣＰＲの等高線を出力負荷インピーダンスＺＬのスミスチャート上に模式的に示す説明図である。この発明の実施の形態１による他の高周波増幅器を示す構成図である。この発明の実施の形態２による高周波増幅器を示す構成図である。この発明の実施の形態３による高周波増幅器を示す構成図である。この発明の実施の形態４による高周波増幅器を示す構成図である。この発明の実施の形態５による高周波増幅器を示す構成図である。この発明の実施の形態６による高周波増幅器を示す構成図である。この発明の実施の形態７による高周波増幅器を示す構成図である。この発明の実施の形態８による高周波増幅器を示す構成図である。この発明の実施の形態９による高周波増幅器を示す構成図である。１段ローパスフィルタ形整合回路１０と１段ハイパスフィルタ形整合回路１３における位相差のインピーダンス変成比依存性の計算結果を示す説明図である。ウィルキンソン合成分配器４０の内部を示す構成図である。集中定数回路で表されたウィルキンソン合成分配器４０を示す構成図である。ウィルキンソン合成分配器４０と１段ローパスフィルタ形整合回路１０等の組み合せ回路を示す概略構成図である。ウィルキンソン合成分配器４０と１段ローパスフィルタ形整合回路１０等の組み合せ回路を示す詳細構成図である。素子が共通化された組み合せ回路を示す詳細構成図である。この発明の実施の形態１１による高周波増幅器を示す構成図である。この発明の実施の形態１２による高周波増幅器を示す構成図である。この発明の実施の形態１３による高周波増幅器を示す構成図である。この発明の実施の形態１４による高周波増幅器に用いられる１段ローパスフィルタ形整合回路を示す構成図である。この発明の実施の形態１４による高周波増幅器に用いられる１段ローパスフィルタ形整合回路を示す構成図である。この発明の実施の形態１４による高周波増幅器に用いられる１段ローパスフィルタ形整合回路を示す構成図である。この発明の実施の形態１５による高周波増幅器に用いられる１段ハイパスフィルタ形整合回路を示す構成図である。この発明の実施の形態１５による高周波増幅器に用いられる１段ハイパスフィルタ形整合回路を示す構成図である。

符号の説明

１入力端子、２入力整合回路、３分配回路、４増幅素子（第１の増幅素子）、５グランド、６増幅素子（第２の増幅素子）、７グランド、８出力整合回路（第１の出力整合回路）、９整合回路、１０１段ローパスフィルタ形整合回路、１０ａ直列インダクタ、１０ｂ並列キャパシタ、１１出力整合回路（第２の出力整合回路）、１２整合回路、１３１段ハイパスフィルタ形整合回路、１３ａ直列キャパシタ、１３ｂ並列インダクタ、１４合成回路、１５出力端子、１６入力整合回路（第１の入力整合回路）、１７入力整合回路（第２の入力整合回路）、１８入力整合回路（第１の入力整合回路）、１９１段ハイパスフィルタ形整合回路、２０整合回路、２１入力整合回路（第２の入力整合回路）、２２１段ローパスフィルタ形整合回路、２３整合回路、２４増幅素子、２５グランド、２６段間整合回路（第１の段間整合回路）、２７１段ハイパスフィルタ形整合回路、２８整合回路、２９段間整合回路（第２の段間整合回路）、３０１段ローパスフィルタ形整合回路、３１整合回路、３２段間整合回路（第１の段間整合回路）、３３段間整合回路（第２の段間整合回路）、３４９０度ハイブリッド（分配回路）、３５終端器、３６ウィルキンソン合成分配器（分配回路）、３７，３８１／４波長線路、３９アイソレーション抵抗、４０ウィルキンソン合成分配器（合成回路）、４１，４２１／４波長線路、４３アイソレーション抵抗、４４インピーダンス設定回路、４５線路、４６ＤＣカットキャパシタ、４７グランド、４８インピーダンス設定回路、４９線路、５０ＤＣカットキャパシタ、５１グランド、５２位相調整線路、６１直列インダクタ、６２並列キャパシタ、６３グランド、６４直列線路、６５直列抵抗、７１直列キャパシタ、７２並列インダクタ、７３グランド、７４ショートスタブ。

Claims

入力信号のインピーダンス整合を図る入力整合回路と、上記入力整合回路による整合後の入力信号を２分配する分配回路と、上記分配回路により２分配された一方の入力信号を増幅する第１の増幅素子と、上記分配回路により２分配された他方の入力信号を増幅する第２の増幅素子と、上記第１の増幅素子により増幅された入力信号のインピーダンス整合を図る１段ローパスフィルタ形整合回路を含む第１の出力整合回路と、上記第２の増幅素子により増幅された入力信号のインピーダンス整合を図る１段ハイパスフィルタ形整合回路を含む第２の出力整合回路と、上記第１の出力整合回路による整合後の入力信号と上記第２の出力整合回路による整合後の入力信号を合成する合成回路とを備えた高周波増幅器において、
上記第１及び第２の増幅素子が多段接続され、上記第１の増幅素子の段間に接続される第１の段間整合回路が１段ハイパスフィルタ形整合回路を用いて構成され、上記第２の増幅素子の段間に接続される第２の段間整合回路が１段ローパスフィルタ形整合回路を用いて構成されていることを特徴とする高周波増幅器。
分配回路がウィルキンソン合成分配器で構成されていることを特徴とする請求項１記載の高周波増幅器。
合成回路がウィルキンソン合成分配器で構成されていることを特徴とする請求項１または請求項２記載の高周波増幅器。
第１及び第２の増幅素子と第１及び第２の出力整合回路の間に、２倍波のインピーダンスを設定するインピーダンス設定回路がそれぞれ挿入されていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の高周波増幅器。
第１及び第２の入力整合回路と第１及び第２の増幅素子の間、あるいは、第１及び第２の段間整合回路と第１及び第２の増幅素子の間に、２倍波のインピーダンスを設定するインピーダンス設定回路がそれぞれ挿入されていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の高周波増幅器。
入力整合回路、段間整合回路又は出力整合回路に位相調整用の線路が挿入されていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の高周波増幅器。
第１及び第２の入力整合回路、第１及び第２の段間整合回路又は第１及び第２の出力整合回路に含まれている１段ハイパスフィルタ形整合回路及び１段ローパスフィルタ形整合回路における入力信号のインピーダンスＺｉｎと出力信号のインピーダンスＺｏｕｔとの比であるインピーダンス変成比Ｚｏｕｔ／Ｚｉｎが２であることを特徴とする請求項１から請求項６のうちのいずれか１項記載の高周波増幅器。
１段ローパスフィルタ形整合回路が線路に直列に接続されているインダクタと、線路に並列に接続されているキャパシタから構成されていることを特徴とする請求項１から請求項７のうちのいずれか１項記載の高周波増幅器。
１段ローパスフィルタ形整合回路が線路に直列に接続されている直列線路と、線路に並列に接続されているキャパシタから構成されていることを特徴とする請求項１から請求項７のうちのいずれか１項記載の高周波増幅器。
１段ローパスフィルタ形整合回路が線路に直列に接続されている抵抗と、線路に並列に接続されているキャパシタから構成されていることを特徴とする請求項１から請求項７のうちのいずれか１項記載の高周波増幅器。
１段ハイパスフィルタ形整合回路が線路に直列に接続されているキャパシタと、線路に並列に接続されているインダクタから構成されていることを特徴とする請求項１から請求項１０のうちのいずれか１項記載の高周波増幅器。
１段ハイパスフィルタ形整合回路が線路に直列に接続されているキャパシタと、線路に並列に接続されているショートスタブから構成されていることを特徴とする請求項１から請求項１０のうちのいずれか１項記載の高周波増幅器。