JP4757530B2 - 高周波増幅器 - Google Patents

高周波増幅器 Download PDF

Info

Publication number
JP4757530B2
JP4757530B2 JP2005132499A JP2005132499A JP4757530B2 JP 4757530 B2 JP4757530 B2 JP 4757530B2 JP 2005132499 A JP2005132499 A JP 2005132499A JP 2005132499 A JP2005132499 A JP 2005132499A JP 4757530 B2 JP4757530 B2 JP 4757530B2
Authority
JP
Japan
Prior art keywords
matching circuit
pass filter
circuit
filter type
frequency amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005132499A
Other languages
English (en)
Other versions
JP2006311300A (ja
Inventor
一富 森
真太郎 新庄
憲治 末松
直 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005132499A priority Critical patent/JP4757530B2/ja
Publication of JP2006311300A publication Critical patent/JP2006311300A/ja
Application granted granted Critical
Publication of JP4757530B2 publication Critical patent/JP4757530B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

この発明は、例えば、送信機に搭載され、送信信号を増幅する高周波増幅器に関するものである。
従来の高周波増幅器における諸特性(例えば、出力電力特性、効率特性、利得特性、相互変調ひずみ(IM:Inter−Modulation Distortion)や隣接チャネル漏洩電力(ACPR:Adjacent Channel Leakage Power Ratio)などのひずみ特性)は、高周波増幅器の内部の増幅素子から出力側を見たインピーダンス(出力負荷インピーダンス)に依存する。
例えば、送信機では、アンテナインピーダンスが電波環境によって大きく変動するため、高周波増幅器を送信機に実装する場合、高周波増幅器の出力負荷インピーダンスが大きく変動する。そのため、高周波増幅器の特性が大きく変動して劣化することがある。
高周波増幅器の出力負荷インピーダンスの変動に対処する方法としては、例えば、高周波増幅器の出力側にアイソレータを挿入する方法が一般的に知られている。
アイソレータがアンテナインピーダンスの変動を吸収し、高周波増幅器の出力負荷インピーダンスの変動を抑えることによって、高周波増幅器の変動や劣化を抑制する(例えば、特許文献1参照)。
特開2004−260584号公報(段落番号[0009]、図1)
従来の高周波増幅器は以上のように構成されているので、アイソレータがアンテナインピーダンスの変動を吸収して、出力負荷インピーダンスの変動を抑えることができる。しかし、アイソレータを出力側に実装する必要があるため小型化が困難になるとともに、コスト高を招くなどの課題があった。
この発明は上記のような課題を解決するためになされたもので、出力側にアイソレータを実装することなく、出力負荷インピーダンスの変動を抑えることができる高周波増幅器を得ることを目的とする。
この発明に係る高周波増幅器は、第1の出力整合回路が第1の増幅素子により増幅された入力信号のインピーダンス整合を図る1段ローパスフィルタ形整合回路を内蔵し、第2の出力整合回路が第2の増幅素子により増幅された入力信号のインピーダンス整合を図る1段ハイパスフィルタ形整合回路を内蔵するようにしたものである。
また、第1及び第2の増幅素子が多段接続され、第1の増幅素子の段間に接続される第1の段間整合回路が1段ハイパスフィルタ形整合回路を用いて構成され、第2の増幅素子の段間に接続される第2の段間整合回路が1段ローパスフィルタ形整合回路を用いて構成されているものである。
この発明によれば、第1の出力整合回路が第1の増幅素子により増幅された入力信号のインピーダンス整合を図る1段ローパスフィルタ形整合回路を内蔵し、第2の出力整合回路が第2の増幅素子により増幅された入力信号のインピーダンス整合を図る1段ハイパスフィルタ形整合回路を内蔵するように構成したので、出力側にアイソレータを実装することなく、出力負荷インピーダンスの変動を抑えることができる効果がある。
また、第1及び第2の増幅素子が多段接続され、第1の増幅素子の段間に接続される第1の段間整合回路が1段ハイパスフィルタ形整合回路を用いて構成され、第2の増幅素子の段間に接続される第2の段間整合回路が1段ローパスフィルタ形整合回路を用いて構成されているので、第1及び第2の増幅素子を多段接続して、高い利得を得る場合でも、第1及び第2の増幅素子により増幅された入力信号を合成する際の損失の発生を防止することができる効果がある。
実施の形態1.
図1はこの発明の実施の形態1による高周波増幅器を示す構成図であり、図において、入力端子1は例えば送信機が送信する信号を入力する。
入力整合回路2は入力端子1から入力された信号(以下、入力信号という)のインピーダンス整合を図る。
分配回路3は入力整合回路2の出力側の線路を分岐する分岐線路から構成され、入力整合回路2による整合後の入力信号を2分配して、一方の入力信号を増幅素子4に出力し、他方の入力信号を増幅素子6に出力する。
第1の増幅素子である増幅素子4はFET、HEMT、HBT、BJTなどの増幅素子であり、分配回路3により2分配された一方の入力信号を増幅する。なお、増幅素子4のベースが分配回路3に接続され、増幅素子4のコレクタが出力整合回路8に接続され、増幅素子4のエミッタがグランド5に接地されている。
第2の増幅素子である増幅素子6は増幅素子4と同一サイズの増幅素子であり、分配回路3により2分配された他方の入力信号を増幅する。なお、増幅素子6のベースが分配回路3に接続され、増幅素子4のコレクタが出力整合回路11に接続され、増幅素子6のエミッタがグランド7に接地されている。
第1の出力整合回路である出力整合回路8は整合回路9と1段ローパスフィルタ形整合回路10から構成されており、増幅素子4により増幅された入力信号のインピーダンス整合を図る。
第2の出力整合回路である出力整合回路11は整合回路12と1段ハイパスフィルタ形整合回路13から構成されており、増幅素子6により増幅された入力信号のインピーダンス整合を図る。
なお、整合回路9と整合回路12の種類は問わないが、整合回路9と整合回路12の構成は同一である。
合成回路14は出力整合回路8の出力側の線路と出力整合回路11の出力側の線路とを結合する結合線路から構成され、出力整合回路8による整合後の入力信号と出力整合回路11による整合後の入力信号を合成する。
出力端子15は合成回路14により合成された入力信号を出力する。
次に動作について説明する。
入力整合回路2は、入力端子1から入力信号を受けると、その入力信号のインピーダンス整合を図り、整合後の入力信号を分配回路3に出力する。
分配回路3は、入力整合回路2から整合後の入力信号を受けると、その入力信号を2分配して、一方の入力信号を増幅素子4に出力し、他方の入力信号を増幅素子6に出力する。
増幅素子4は、分配回路3により2分配された一方の入力信号を受けると、その入力信号を増幅し、増幅後の入力信号を出力整合回路8に出力する。
増幅素子6は、分配回路3により2分配された他方の入力信号を受けると、その入力信号を増幅し、増幅後の入力信号を出力整合回路11に出力する。
出力整合回路8は、増幅素子4から増幅後の入力信号を受けると、整合回路9と1段ローパスフィルタ形整合回路10を用いて、増幅後の入力信号のインピーダンス整合を図り、整合後の入力信号を合成回路14に出力する。
出力整合回路11は、増幅素子6から増幅後の入力信号を受けると、整合回路12と1段ハイパスフィルタ形整合回路13を用いて、増幅後の入力信号のインピーダンス整合を図り、整合後の入力信号を合成回路14に出力する。
合成回路14は、出力整合回路8による整合後の入力信号と出力整合回路11による整合後の入力信号を合成し、その合成信号を出力端子15に出力する。
ここで、高周波増幅器における諸特性(例えば、出力電力特性、効率特性、利得特性、相互変調ひずみIMや隣接チャネル漏洩電力ACPRなどのひずみ特性)は、増幅素子4,6から出力側を見たインピーダンス(出力負荷インピーダンス)に依存する。
例えば、出力整合回路8が、図2(a)に示すように、直列インダクタ10aと並列キャパシタ10bからなる1段ローパスフィルタ形整合回路10のみで構成されているとき、出力負荷インピーダンスZLを適宜変化させながら、入力電力に対する出力電力、効率、隣接チャネル漏洩電力ACPRを計算すると、その計算結果は図3(a)のように表される。
図3(a)は出力負荷インピーダンスZLに対する同一出力電力時の効率と隣接チャネル漏洩電力ACPRの等高線を出力負荷インピーダンスZLのスミスチャート上に模式的に示している。
図3(a)において、△の点は効率が最大となる出力負荷インピーダンスであり、そのインピーダンスよりも、出力負荷インピーダンスZLが離れるに従って効率が低下する。
一方、○の点はひずみである隣接チャネル漏洩電力ACPRが最小となる出力負荷インピーダンスであり、そのインピーダンスよりも、出力負荷インピーダンスZLが離れるに従って隣接チャネル漏洩電力ACPRが増加する。
このように、高周波増幅器の特性は、出力負荷インピーダンスZLに大きく影響を受けることがわかる。
送信機において、隣接チャネル漏洩電力ACPRや、相互変調ひずみIMなどのひずみ特性は、出力負荷インピーダンスZLが変動しても、仕様値以下に抑える必要がある。そのため、一般的には、高周波増幅器の出力側にアイソレータを挿入することによって、出力負荷インピーダンスの変動自体を抑圧している。
また、出力整合回路11が、図2(b)に示すように、直列キャパシタ13aと並列インダクタ13bからなる1段ハイパスフィルタ形整合回路13のみで構成されているとき、出力負荷インピーダンスZLを適宜変化させながら、入力電力に対する出力電力、効率、隣接チャネル漏洩電力ACPRを計算すると、その計算結果は図3(b)のように表される。
図3(b)は出力負荷インピーダンスZLに対する同一出力電力時の効率と隣接チャネル漏洩電力ACPRの等高線を出力負荷インピーダンスZLのスミスチャート上に模式的に示している。
図3(b)において、△の点は効率が最大となる出力負荷インピーダンスであり、そのインピーダンスよりも、出力負荷インピーダンスZLが離れるに従って効率が低下する。
一方、○の点はひずみである隣接チャネル漏洩電力ACPRが最小となる出力負荷インピーダンスであり、そのインピーダンスよりも、出力負荷インピーダンスZLが離れるに従って隣接チャネル漏洩電力ACPRが増加する。
図3(a)の計算結果と図3(b)の計算結果を比較すると、効率と隣接チャネル漏洩電力ACPRの出力負荷インピーダンス依存性が、丁度、180度回転していることがわかる。
即ち、図2(a)の増幅器における1段ローパスフィルタ形整合回路と、図2(b)の増幅器における1段ハイパスフィルタ形整合回路では、基本波周波数において、設計のターゲットインピーダンスである出力負荷インピーダンスZLを、同一サイズの増幅素子4,6の出力負荷インピーダンスZLtrにインピーダンス変換している。しかし、設計のターゲットインピーダンス以外のインピーダンスは、発生する通過位相の変化量が異なるため、設計のインピーダンスとの反射係数の振幅は同一であるが、反射係数の位相は、整合回路の通過位相差の2倍だけ異なるインピーダンスに変換される。そのため、高周波増幅器の出力負荷インピーダンスZLが同じインピーダンスであっても、増幅素子4,6から見た出力負荷インピーダンスZLtrは異なるインピーダンスに変換される。
したがって、図2(a)の増幅器と図2(b)の増幅器を合成すれば、高周波増幅器の出力負荷インピーダンスZLが変動しても、ある出力負荷インピーダンスZLにおいて、1段ローパスフィルタ形整合回路10を用いている増幅素子4では、効率が高くなって隣接チャネル漏洩電力ACPRが劣化するが、1段ハイパスフィルタ形整合回路13を用いている増幅素子6では、逆に、効率が低くなって隣接チャネル漏洩電力ACPRが向上する。
この結果、増幅素子4,6の特性が相互に補間し合うようになり、出力負荷インピーダンスZLの変動に対する高周波増幅器の特性の変動や劣化を抑えることが可能になる。
特に、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相の差が90度の場合には、インピーダンスの回転量が180度となり、出力負荷インピーダンスZLの変動に対して、高周波増幅器の諸特性が逆の動きをするため、最も、出力負荷インピーダンスZLの変動に対して影響を受けなくすることができる。
図1の高周波増幅器においても、出力整合回路8が1段ローパスフィルタ形整合回路10を含む一方、出力整合回路11が1段ハイパスフィルタ形整合回路13を含み、それ以外の構成は同一である。
そのため、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相に差があることによって、2つの増幅素子4,6の特性を相互に補間し合うようになる。
以上で明らかなように、この実施の形態1によれば、出力整合回路10が増幅素子4により増幅された入力信号のインピーダンス整合を図る1段ローパスフィルタ形整合回路10を内蔵し、出力整合回路11が増幅素子6により増幅された入力信号のインピーダンス整合を図る1段ハイパスフィルタ形整合回路13を内蔵するように構成したので、出力側にアイソレータを実装することなく、出力負荷インピーダンスZLの変動を抑えることができるようになり、その結果、小型化や低コスト化を図ることができる効果を奏する。
なお、この実施の形態1では、入力整合回路2が入力信号のインピーダンス整合を図り、分配回路3が整合後の入力信号を2分配するものについて示したが、図4に示すように、分配回路3が入力信号を2分配し、第1の入力整合回路である入力整合回路16が分配回路3により2分配された一方の入力信号のインピーダンス整合を図り、第2の入力整合回路である入力整合回路17が分配回路3により2分配された他方の入力信号のインピーダンス整合を図るようにしてもよく、同様の効果を奏することができる。
また、この実施の形態1では、1段ローパスフィルタ形整合回路10が整合回路9の後段に挿入され、1段ハイパスフィルタ形整合回路13が整合回路12の後段に挿入されているものについて示したが、1段ローパスフィルタ形整合回路10が整合回路9の前段に挿入され、1段ハイパスフィルタ形整合回路13が整合回路12の前段に挿入されていてもよい。
また、出力整合回路8が1段ローパスフィルタ形整合回路10のみから構成され、出力整合回路11が1段ハイパスフィルタ形整合回路13のみから構成されていてもよい。
実施の形態2.
図5はこの発明の実施の形態2による高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
第1の入力整合回路である入力整合回路18は1段ハイパスフィルタ形整合回路19と整合回路20から構成されており、分配回路3により2分配された一方の入力信号のインピーダンス整合を図る。
第2の入力整合回路である入力整合回路21は1段ローパスフィルタ形整合回路22と整合回路23から構成されており、分配回路3により2分配された他方の入力信号のインピーダンス整合を図る。
なお、整合回路20と整合回路23の種類は問わないが、整合回路20と整合回路23の構成は同一である。
この実施の形態2における図5の高周波増幅器と、図4の高周波増幅器を比較すると、図4の高周波増幅器では、入力整合回路16,17が1段ハイパスフィルタ形整合回路や1段ローパスフィルタ形整合回路を内蔵していないのに対して、図5の高周波増幅器では、入力整合回路18が1段ハイパスフィルタ形整合回路19を内蔵し、入力整合回路21が1段ローパスフィルタ形整合回路22を内蔵している点で相違している。その他の点では同一である。
図4の高周波増幅器では、上述したように、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相に差があることによって、2つの増幅素子4,6の特性が相互に補間し合うようになるが、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相に差があるため、増幅素子4,6により増幅された入力信号を合成する際、損失が発生する可能性がある。
しかし、図5の高周波増幅器では、1段ローパスフィルタ形整合回路10を含む出力整合回路8の入力段に設けられている入力整合回路18に1段ハイパスフィルタ形整合回路19を実装し、1段ハイパスフィルタ形整合回路13を含む出力整合回路11の入力段に設けられている入力整合回路21に1段ローパスフィルタ形整合回路22を実装しているので、出力整合回路8と出力整合回路11の間で発生する位相差と逆の位相差が、入力整合回路18と入力整合回路21の間で発生するようになる。
これにより、増幅素子4により増幅された入力信号の位相と、増幅素子6により増幅された入力信号の位相とを合わせることができるようになる。
以上で明らかなように、この実施の形態2によれば、入力整合回路18が1段ハイパスフィルタ形整合回路19を内蔵し、入力整合回路21が1段ローパスフィルタ形整合回路22を内蔵するように構成したので、増幅素子4により増幅された入力信号の位相と、増幅素子6により増幅された入力信号の位相とを合わせて、それらの入力信号を合成する際の損失の発生を防止することができる効果を奏する。
実施の形態3.
図6はこの発明の実施の形態3による高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
増幅素子24はFET、HEMT、HBT、BJTなどの増幅素子であり、入力整合回路2による整合後の入力信号を増幅する。なお、増幅素子24のベースが入力整合回路2に接続され、増幅素子24のコレクタが分配回路3に接続され、増幅素子24のエミッタがグランド25に接地されている。
第1の段間整合回路である段間整合回路26は1段ハイパスフィルタ形整合回路27と整合回路28から構成されており、分配回路3により2分配された一方の入力信号のインピーダンス整合を図る。
第2の段間整合回路である段間整合回路29は1段ローパスフィルタ形整合回路30と整合回路31から構成されており、分配回路3により2分配された他方の入力信号のインピーダンス整合を図る。
なお、整合回路28と整合回路31の種類は問わないが、整合回路28と整合回路31の構成は同一である。
上記実施の形態1,2では、増幅素子が1段構成であるものについて示したが、図6に示すように、増幅素子を多段接続して、高い利得が得られるようにしてもよい。
増幅素子4,6の前段に増幅素子24を挿入する場合、分配回路3と増幅素子4,6の間に段間整合回路26,29を挿入する。
なお、図6の高周波増幅器では、1段ローパスフィルタ形整合回路10を含む出力整合回路8の前段に設けられている段間整合回路26に1段ハイパスフィルタ形整合回路27を実装し、1段ハイパスフィルタ形整合回路13を含む出力整合回路11の前段に設けられている段間整合回路29に1段ローパスフィルタ形整合回路30を実装しているので、出力整合回路8と出力整合回路11の間で発生する位相差と逆の位相差が、段間整合回路26と段間整合回路29の間で発生するようになる。
これにより、増幅素子4により増幅された入力信号の位相と、増幅素子6により増幅された入力信号の位相とを合わせることができるようになる。
以上で明らかなように、この実施の形態3によれば、増幅素子を多段接続して、高い利得を得る場合、段間整合回路26が1段ハイパスフィルタ形整合回路27を内蔵し、段間整合回路29が1段ローパスフィルタ形整合回路31を内蔵するように構成したので、増幅素子4により増幅された入力信号の位相と、増幅素子6により増幅された入力信号の位相とを合わせて、それらの入力信号を合成する際の損失の発生を防止することができる効果を奏する。
実施の形態4.
図7はこの発明の実施の形態4による高周波増幅器を示す構成図であり、図において、図4と同一符号は同一または相当部分を示すので説明を省略する。
第1の段間整合回路である段間整合回路32は多段接続されている2つの増幅素子4の間に接続され、入力信号のインピーダンス整合を図る。
第2の段間整合回路である段間整合回路33は多段接続されている2つの増幅素子6の間に接続され、入力信号のインピーダンス整合を図る。
なお、段間整合回路32と段間整合回路33の種類は問わないが、段間整合回路32と段間整合回路33の構成は同一である。
上記実施の形態1,2では、増幅素子が1段構成であるものについて示したが、図7に示すように、増幅素子4,6を多段接続して、高い利得が得られるようにしてもよい。
増幅素子4,6を多段接続する場合、2つの増幅素子4の間に段間整合回路32を挿入し、2つの増幅素子6の間に段間整合回路33を挿入する。
実施の形態5.
上記実施の形態4では、増幅素子4,6を多段接続して、高い利得が得られるようにするものについて示したが、上記実施の形態4における図7の高周波増幅器では、上述したように、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相に差があることによって、2つの増幅素子4,6の特性が相互に補間し合うようになるが、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相に差があるため、増幅素子4,6により増幅された入力信号を合成する際、損失が発生する可能性がある。
そこで、この実施の形態5では、図8に示すように、入力整合回路18が1段ハイパスフィルタ形整合回路19を内蔵し、入力整合回路21が1段ローパスフィルタ形整合回路22を内蔵するようにしている。
これにより、出力整合回路8と出力整合回路11の間で発生する位相差と逆の位相差が、入力整合回路18と入力整合回路21の間で発生するようになる。
このため、増幅素子4により増幅された入力信号の位相と、増幅素子6により増幅された入力信号の位相とを合わせることができるようになる。
よって、この実施の形態5によれば、増幅素子4,6を多段接続して、高い利得を得る場合でも、増幅素子4,6により増幅された入力信号を合成する際の損失の発生を防止することができる効果を奏する。
実施の形態6.
上記実施の形態4では、増幅素子4,6を多段接続して、高い利得が得られるようにするものについて示したが、上記実施の形態4における図7の高周波増幅器では、上述したように、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相に差があることによって、2つの増幅素子4,6の特性が相互に補間し合うようになるが、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相に差があるため、増幅素子4,6により増幅された入力信号を合成する際、損失が発生する可能性がある。
そこで、この実施の形態6では、図9に示すように、段間整合回路26が1段ハイパスフィルタ形整合回路27を内蔵し、段間整合回路29が1段ローパスフィルタ形整合回路30を内蔵するようにしている。
これにより、出力整合回路8と出力整合回路11の間で発生する位相差と逆の位相差が、段間整合回路26と段間整合回路29の間で発生するようになる。
このため、増幅素子4により増幅された入力信号の位相と、増幅素子6により増幅された入力信号の位相とを合わせることができるようになる。
よって、この実施の形態6によれば、増幅素子4,6を多段接続して、高い利得を得る場合でも、増幅素子4,6により増幅された入力信号を合成する際の損失の発生を防止することができる効果を奏する。
実施の形態7.
図10はこの発明の実施の形態7による高周波増幅器を示す構成図であり、図において、図7と同一符号は同一または相当部分を示すので説明を省略する。
90度ハイブリッド34は入力端子1と終端器35に接続され、入力端子1から入力された入力信号を2分配する分配回路を構成している。
上記実施の形態4における図7の高周波増幅器では、分配回路3が入力端子1に接続されている線路を分岐する分岐線路から構成されているものについて示したが、この実施の形態7における図10の高周波増幅器では、90度ハイブリッド34から構成されている分配回路を用いている点で相違している。その他の構成は同一である。
この実施の形態7では、分配回路として90度ハイブリッド34を用いているため、90度ハイブリッド34が入力信号を分配する際に発生する90度の位相差によって、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13で発生する通過位相差を補償することができる。
このため、増幅素子4により増幅された入力信号の位相と、増幅素子6により増幅された入力信号の位相とを合わせることができるようになる。
よって、この実施の形態7によれば、増幅素子4,6により増幅された入力信号を合成する際の損失の発生を防止することができる効果を奏する。
なお、この実施の形態7では、増幅素子4,6が多段接続されている高周波増幅器の分配回路として90度ハイブリッド34を用いるものについて示したが、例えば、図4の高周波増幅器のように、増幅素子4,6が1段接続されている高周波増幅器の分配回路として90度ハイブリッド34を用いるようにしてもよく、同様の効果を奏することができる。
実施の形態8.
図11はこの発明の実施の形態8による高周波増幅器を示す構成図であり、図において、図5と同一符号は同一または相当部分を示すので説明を省略する。
ウィルキンソン合成分配器36は1/4波長線路37,38とアイソレーション抵抗39から構成され、入力端子1から入力された入力信号を2分配する分配回路を構成している。
上記実施の形態2における図5の高周波増幅器では、分配回路3が入力端子1に接続されている線路を分岐する分岐線路から構成されているものについて示したが、この実施の形態8における図11の高周波増幅器では、ウィルキンソン合成分配器36から構成されている分配回路を用いている点で相違している。その他の構成は同一である。
この実施の形態8では、分配回路としてウィルキンソン合成分配器36を用いているため、入力整合回路18と入力整合回路21間の特性の相違、特に、高調波インピーダンスの相違により発生する増幅素子4と増幅素子6間の特性のアンバランスを吸収することが可能になり、高周波増幅器の動作の安定化を更に図ることができる効果を奏する。
なお、この実施の形態8では、図5の高周波増幅器の分配回路としてウィルキンソン合成分配器36を用いるものについて示したが、これに限るものではなく、例えば、図1、図4、図6〜図9の高周波増幅器の分配回路としてウィルキンソン合成分配器36を用いるようにしてもよく、同様の効果を奏することができる。
実施の形態9.
図12はこの発明の実施の形態9による高周波増幅器を示す構成図であり、図において、図11と同一符号は同一または相当部分を示すので説明を省略する。
ウィルキンソン合成分配器40は1/4波長線路41,42とアイソレーション抵抗43から構成され、出力整合回路8による整合後の入力信号と出力整合回路11による整合後の入力信号を合成する合成回路を構成している。
上記実施の形態8における図11の高周波増幅器では、合成回路14が出力整合回路8の出力側の線路と出力整合回路11の出力側の線路とを結合する結合線路から構成されているものについて示したが、この実施の形態9における図12の高周波増幅器では、ウィルキンソン合成分配器40から構成されている合成回路を用いている点で相違している。その他の構成は同一である。
この実施の形態9では、合成回路としてウィルキンソン合成分配器40を用いているため、出力整合回路8と出力整合回路11間の特性の相違、特に、高調波インピーダンスの相違により発生する増幅素子4と増幅素子6間の特性のアンバランスを吸収することが可能になり、高周波増幅器の動作の安定化を更に図ることができる効果を奏する。
なお、この実施の形態9では、図11の高周波増幅器の分配回路としてウィルキンソン合成分配器40を用いるものについて示したが、これに限るものではなく、例えば、図1、図4〜図10の高周波増幅器の分配回路としてウィルキンソン合成分配器40を用いるようにしてもよく、同様の効果を奏することができる。
実施の形態10.
上記実施の形態9では、合成回路としてウィルキンソン合成分配器40を用いるものについて示したが、ウィルキンソン合成分配器40が、出力整合回路8,11から出力される入力信号のインピーダンスを、増幅素子4,6から出力される入力信号のインピーダンスの2倍に設定するようにしてもよい。
図13は1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13のインピーダンス変成比Zout/Zinをパラメータにして、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相差を計算した結果を示す説明図である。
図13から明らかなように、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13のインピーダンス変成比Zout/Zinが2であるとき、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相差が90度になる。
また、1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13の通過位相差が90度になると、出力負荷インピーダンスZLが丁度180度になり、出力負荷インピーダンスZLの変動による影響を小さくすることができる。
ウィルキンソン合成分配器40における1/4波長線路41,42の抵抗値Z01とアイソレーション抵抗43の抵抗値Risoを設定することにより、出力整合回路8,11の入力インピーダンスZinを設定することができるので(図14を参照)、1/4波長線路41,42の抵抗値Z01とアイソレーション抵抗43の抵抗値Risoを適切に設定することにより、出力整合回路8,11のインピーダンス変成比を“2”もしくは“1/2”に設定する。
この場合、特に1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13を実装することなく、出力整合回路8と出力整合回路11の位相差が丁度90度になるので、出力整合回路8と出力整合回路11の構成を簡略化することができる効果を奏する。
ここで、ウィルキンソン合成分配器40は、図15に示すように、1/4波長線路41,42を並列キャパシタC1、直列インダクタL1、並列キャパシタC2で構成すると、集中定数回路として小型化が可能になる。
図16に示すように、この集中定数回路であるウィルキンソン合成分配器40と、出力整合回路8,11における1段ローパスフィルタ形整合回路10及び1段ハイパスフィルタ形整合回路13とを組み合せると、この組み合せ回路は、図17のように表すことができる。
このとき、1段ハイパスフィルタ形整合回路13内の並列インダクタLpと、1段ローパスフィルタ形整合回路10内の並列キャパシタCpと、ウィルキンソン合成分配器40内の並列キャパシタC2とは共通化が可能である。
1段ハイパスフィルタ形整合回路13内の並列インダクタLpは、共通化が行われると、図18に示すように、並列インダクタLparaまたは並列キャパシタCparaで表される。
・1/ωLp > ωC1である場合
1/jωLpara=1/jωLp+ωC1
・1/ωLp < ωC1である場合
jωCpara=1/jωLp+ωC1
また、1段ローパスフィルタ形整合回路10内の並列キャパシタCpは、共通化が行われると、図18に示すように、C=Cp+C1で表される。
さらに、ウィルキンソン合成分配器40内の並列キャパシタC2は、共通化が行われると、図18に示すように、2C2で表される。
図18から明らかなように、回路構成の簡略化を図ることができる。
この実施の形態10では、合成回路であるウィルキンソン合成分配器40が、出力整合回路8,11の出力インピーダンスを、出力整合回路8,11の入力インピーダンスの2倍に設定するものについて示したが、分配回路であるウィルキンソン合成分配器36が、入力整合回路18,21の入力インピーダンスを、入力整合回路18,21の出力インピーダンスの2倍(又は1/2倍)に設定するようにしてもよい。
この場合、特に1段ハイパスフィルタ形整合回路19と1段ローパスフィルタ形整合回路22を実装することなく、入力整合回路18と入力整合回路21の位相差が丁度90度になるので、入力整合回路18と入力整合回路21の構成を簡略化することができる効果を奏する。
また、この実施の形態10では、合成回路であるウィルキンソン合成分配器40が、出力整合回路8,11の出力インピーダンスを、出力整合回路8,11の入力インピーダンスの2倍に設定するものについて示したが、出力整合回路8,11における1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13として、インピーダンス変成比が2である1段ローパスフィルタ形整合回路と1段ハイパスフィルタ形整合回路を採用するようにしてもよい。
また、入力整合回路18,21における1段ハイパスフィルタ形整合回路19と1段ローパスフィルタ形整合回路22として、インピーダンス変成比が2である1段ハイパスフィルタ形整合回路と1段ローパスフィルタ形整合回路を採用するようにしてもよい。
また、段間整合回路26,29における1段ハイパスフィルタ形整合回路27と1段ローパスフィルタ形整合回路30として、インピーダンス変成比が2である1段ハイパスフィルタ形整合回路と1段ローパスフィルタ形整合回路を採用するようにしてもよい。
これらの場合も、位相差が丁度90度になるので、出力負荷インピーダンスZLの変動による影響を小さくすることができる。
実施の形態11.
図19はこの発明の実施の形態11による高周波増幅器を示す構成図であり、図において、図12と同一符号は同一または相当部分を示すので説明を省略する。
インピーダンス設定回路44は増幅素子4と出力整合回路8の間に挿入され、2倍波のインピーダンスを設定する。
なお、インピーダンス設定回路44は、一端が増幅素子4のコレクタに接続されている略1/4波長の長さの線路45と、一端が線路45の他端に接続され、他端がグランド47に接続されているDCカットキャパシタ46とから構成されている。
インピーダンス設定回路48は増幅素子6と出力整合回路11の間に挿入され、2倍波のインピーダンスを設定する。
なお、インピーダンス設定回路48は、一端が増幅素子6のコレクタに接続されている略1/4波長の長さの線路49と、一端が線路49の他端に接続され、他端がグランド51に接続されているDCカットキャパシタ50とから構成されている。
この実施の形態11における図19の高周波増幅器では、上記実施の形態9における図12の高周波増幅器と比較して、インピーダンス設定回路44,48が増幅素子4,6と出力整合回路8,11の間に挿入されている点で相違している。その他の構成は同一である。
図12の高周波増幅器では、出力整合回路8が1段ローパスフィルタ形整合回路10を内蔵し、出力整合回路11が1段ハイパスフィルタ形整合回路13を内蔵しているので、基本波に対する増幅素子4,6から見た出力負荷インピーダンスZLtrを一致させることができるが、高調波に対する増幅素子4,6から見た出力負荷インピーダンスZLtrは一般的には異なる。高調波インピーダンスが異なる場合、2つの増幅素子4,6の間で特性が異なり、合成する際に損失が発生する可能性がある。
しかし、この実施の形態11における図19の高周波増幅器では、増幅素子4,6の出力側に2倍波のインピーダンスを設定するインピーダンス設定回路44,48を設けているので、基本波だけでなく高調波に対しても、増幅素子4,6から見た出力負荷インピーダンスZLtrを一致させることができるようになる。
これにより、2つの増幅素子4,6の間で特性を合わせることができるため、入力信号を合成する際に発生する損失を低減して、高周波増幅器の高出力化や高効率化を図ることができる効果を奏する。
なお、この実施の形態11では、図12の高周波増幅器にインピーダンス設定回路44,48を設けているものについて示したが、これに限るものではなく、例えば、図1、図4〜図11の高周波増幅器にインピーダンス設定回路44,48を設けるようにしてもよく、同様の効果を奏することができる。
実施の形態12.
上記実施の形態11における図19の高周波増幅器では、増幅素子4,6の出力側に2倍波のインピーダンスを設定するインピーダンス設定回路44,48を設けているものについて示したが、図20に示すように、1段ハイパスフィルタ形整合回路19を実装している入力整合回路18と増幅素子4の間にインピーダンス設定回路44を挿入するとともに、1段ローパスフィルタ形整合回路22を実装している入力整合回路21と増幅素子6の間にインピーダンス設定回路48を挿入するようにしてもよい。
この場合も、入力整合回路18,21と増幅素子4,6の間に挿入されたインピーダンス設定回路44,48が2倍波のインピーダンスを設定することにより、基本波だけでなく高調波に対しても、増幅素子4,6から見た出力負荷インピーダンスZLtrを一致させることができるようになる。
これにより、2つの増幅素子4,6の間で特性を合わせることができるため、入力信号を合成する際に発生する損失を低減して、高周波増幅器の高出力化や高効率化を図ることができる効果を奏する。
なお、この実施の形態12では、1段ハイパスフィルタ形整合回路19又は1段ローパスフィルタ形整合回路22を実装している入力整合回路18,21と増幅素子4,6の間にインピーダンス設定回路44,48を挿入するものについて示したが、1段ハイパスフィルタ形整合回路27又は1段ローパスフィルタ形整合回路30を実装している段間整合回路26,29と増幅素子4,6の間にインピーダンス設定回路44,48を挿入するようにしてもよく、同様の効果を奏することができる。
実施の形態13.
図21はこの発明の実施の形態13による高周波増幅器を示す構成図であり、図において、図20と同一符号は同一または相当部分を示すので説明を省略する。
位相調整線路52は入力整合回路18の内部に挿入された位相調整用の線路である。
この実施の形態13における図21の高周波増幅器では、上記実施の形態12における図20の高周波増幅器と比較して、位相調整線路52が入力整合回路18の内部に挿入されている点で相違している。その他の構成は同一である。
この実施の形態13における図21の高周波増幅器では、2つの増幅パスのうち、通過位相量が小さい側の増幅パスの入力整合回路18の内部に位相調整線路52が挿入されているので、2つの増幅パスの通過位相量を合わすことができる。
このため、入力信号を合成する際に発生する損失を低減して、高周波増幅器の高出力化や高効率化を図ることができる効果を奏する。
なお、この実施の形態13では、図20の高周波増幅器に位相調整線路52を設けているものについて示したが、これに限るものではなく、例えば、図1、図4〜図13、図19の高周波増幅器に位相調整線路52を設けるようにしてもよく、同様の効果を奏することができる。
また、この実施の形態13では、2つの増幅パスのうち、通過位相量が小さい側の増幅パスの入力整合回路18の内部に位相調整線路52が挿入されているものについて示したが、2つの増幅パスのうち、通過位相量が小さい側の増幅パスの段間整合回路26,32や出力整合回路8などの内部に位相調整線路52が挿入されていてもよく、同様の効果を奏することができる。
また、入力整合回路18、段間整合回路26,32や出力整合回路8における位相調整線路52の挿入位置は特に問うものではなく、いずれの位置に挿入してもよい。
ただし、インピーダンスが実数となる位置に挿入し、位相調整線路52の特性インピーダンスをそのインピーダンスに合わせた場合には、整合条件を変化させることなく位相調整線路52を挿入することができるので望ましい。
なお、位相調整線路52の長さは1/4線路長以下であり、特に、入力整合回路18や段間整合回路26が1段ハイパスフィルタ形整合回路19,27等を実装している場合や、入力信号の分配回路として90度ハイブリッド34を用いている場合には、更に短い線路長となり、小型化が可能である。
実施の形態14.
図22はこの発明の実施の形態14による高周波増幅器に用いられる1段ローパスフィルタ形整合回路を示す構成図である。
即ち、入力整合回路21、段間整合回路29又は出力整合回路8に実装される1段ローパスフィルタ形整合回路22,30,10の内部を示す構成図である。
図において、1段ローパスフィルタ形整合回路の直列インダクタ61は線路に直列に接続されており、並列キャパシタ62は一端が線路に接続され、他端がグランド63に接続されている。
図22の例では、並列キャパシタ62の一端が直列インダクタ61の出力側に接続されているが、並列キャパシタ62の一端が直列インダクタ61の入力側に接続されていてもよい。
また、図22の例では、直列インダクタ61が線路に直列に接続されているが、図23に示すように、直列線路64が線路に直列に接続されていてもよい。
さらに、図24に示すように、直列抵抗65が線路に直列に接続されていてもよい。
図23及び図24においても、並列キャパシタ62の一端が直列線路64又は直列抵抗65の入力側に接続されていてもよい。
実施の形態15.
図25はこの発明の実施の形態15による高周波増幅器に用いられる1段ハイパスフィルタ形整合回路を示す構成図である。
即ち、入力整合回路18、段間整合回路26又は出力整合回路11に実装される1段ハイパスフィルタ形整合回路19,27,13の内部を示す構成図である。
図において、1段ハイパスフィルタ形整合回路の直列キャパシタ71は線路に直列に接続されており、並列インダクタ72は一端が線路に接続され、他端がグランド73に接続されている。
図25の例では、並列インダクタ72の一端が直列キャパシタ71の出力側に接続されているが、並列インダクタ72の一端が直列キャパシタ71の入力側に接続されていてもよい。
また、図25の例では、並列インダクタ72が線路に並列に接続されているが、図26に示すように、ショートスタブ74が線路に並列に接続されていてもよい。ショートスタブ74には、必要に応じてDCカットの容量を挿入してもよい。
図26においても、ショートスタブ74の一端が直列キャパシタ71の入力側に接続されていてもよい。
この発明の実施の形態1による高周波増幅器を示す構成図である。 この発明の実施の形態1による高周波増幅器の特性を説明するための説明図である。 出力負荷インピーダンスZLに対する同一出力電力時の効率と隣接チャネル漏洩電力ACPRの等高線を出力負荷インピーダンスZLのスミスチャート上に模式的に示す説明図である。 この発明の実施の形態1による他の高周波増幅器を示す構成図である。 この発明の実施の形態2による高周波増幅器を示す構成図である。 この発明の実施の形態3による高周波増幅器を示す構成図である。 この発明の実施の形態4による高周波増幅器を示す構成図である。 この発明の実施の形態5による高周波増幅器を示す構成図である。 この発明の実施の形態6による高周波増幅器を示す構成図である。 この発明の実施の形態7による高周波増幅器を示す構成図である。 この発明の実施の形態8による高周波増幅器を示す構成図である。 この発明の実施の形態9による高周波増幅器を示す構成図である。 1段ローパスフィルタ形整合回路10と1段ハイパスフィルタ形整合回路13における位相差のインピーダンス変成比依存性の計算結果を示す説明図である。 ウィルキンソン合成分配器40の内部を示す構成図である。 集中定数回路で表されたウィルキンソン合成分配器40を示す構成図である。 ウィルキンソン合成分配器40と1段ローパスフィルタ形整合回路10等の組み合せ回路を示す概略構成図である。 ウィルキンソン合成分配器40と1段ローパスフィルタ形整合回路10等の組み合せ回路を示す詳細構成図である。 素子が共通化された組み合せ回路を示す詳細構成図である。 この発明の実施の形態11による高周波増幅器を示す構成図である。 この発明の実施の形態12による高周波増幅器を示す構成図である。 この発明の実施の形態13による高周波増幅器を示す構成図である。 この発明の実施の形態14による高周波増幅器に用いられる1段ローパスフィルタ形整合回路を示す構成図である。 この発明の実施の形態14による高周波増幅器に用いられる1段ローパスフィルタ形整合回路を示す構成図である。 この発明の実施の形態14による高周波増幅器に用いられる1段ローパスフィルタ形整合回路を示す構成図である。 この発明の実施の形態15による高周波増幅器に用いられる1段ハイパスフィルタ形整合回路を示す構成図である。 この発明の実施の形態15による高周波増幅器に用いられる1段ハイパスフィルタ形整合回路を示す構成図である。
符号の説明
1 入力端子、2 入力整合回路、3 分配回路、4 増幅素子(第1の増幅素子)、5 グランド、6 増幅素子(第2の増幅素子)、7 グランド、8 出力整合回路(第1の出力整合回路)、9 整合回路、10 1段ローパスフィルタ形整合回路、10a 直列インダクタ、10b 並列キャパシタ、11 出力整合回路(第2の出力整合回路)、12 整合回路、13 1段ハイパスフィルタ形整合回路、13a 直列キャパシタ、13b 並列インダクタ、14 合成回路、15 出力端子、16 入力整合回路(第1の入力整合回路)、17 入力整合回路(第2の入力整合回路)、18 入力整合回路(第1の入力整合回路)、19 1段ハイパスフィルタ形整合回路、20 整合回路、21 入力整合回路(第2の入力整合回路)、22 1段ローパスフィルタ形整合回路、23 整合回路、24 増幅素子、25 グランド、26 段間整合回路(第1の段間整合回路)、27 1段ハイパスフィルタ形整合回路、28 整合回路、29 段間整合回路(第2の段間整合回路)、30 1段ローパスフィルタ形整合回路、31 整合回路、32 段間整合回路(第1の段間整合回路)、33 段間整合回路(第2の段間整合回路)、34 90度ハイブリッド(分配回路)、35 終端器、36 ウィルキンソン合成分配器(分配回路)、37,38 1/4波長線路、39 アイソレーション抵抗、40 ウィルキンソン合成分配器(合成回路)、41,42 1/4波長線路、43 アイソレーション抵抗、44 インピーダンス設定回路、45 線路、46 DCカットキャパシタ、47 グランド、48 インピーダンス設定回路、49 線路、50 DCカットキャパシタ、51 グランド、52 位相調整線路、61 直列インダクタ、62 並列キャパシタ、63 グランド、64 直列線路、65 直列抵抗、71 直列キャパシタ、72 並列インダクタ、73 グランド、74 ショートスタブ。

Claims (12)

  1. 入力信号のインピーダンス整合を図る入力整合回路と、上記入力整合回路による整合後の入力信号を2分配する分配回路と、上記分配回路により2分配された一方の入力信号を増幅する第1の増幅素子と、上記分配回路により2分配された他方の入力信号を増幅する第2の増幅素子と、上記第1の増幅素子により増幅された入力信号のインピーダンス整合を図る1段ローパスフィルタ形整合回路を含む第1の出力整合回路と、上記第2の増幅素子により増幅された入力信号のインピーダンス整合を図る1段ハイパスフィルタ形整合回路を含む第2の出力整合回路と、上記第1の出力整合回路による整合後の入力信号と上記第2の出力整合回路による整合後の入力信号を合成する合成回路とを備えた高周波増幅器において、
    上記第1及び第2の増幅素子が多段接続され、上記第1の増幅素子の段間に接続される第1の段間整合回路が1段ハイパスフィルタ形整合回路を用いて構成され、上記第2の増幅素子の段間に接続される第2の段間整合回路が1段ローパスフィルタ形整合回路を用いて構成されていることを特徴とする高周波増幅器。
  2. 分配回路がウィルキンソン合成分配器で構成されていることを特徴とする請求項1記載の高周波増幅器。
  3. 合成回路がウィルキンソン合成分配器で構成されていることを特徴とする請求項1または請求項2記載の高周波増幅器。
  4. 第1及び第2の増幅素子と第1及び第2の出力整合回路の間に、2倍波のインピーダンスを設定するインピーダンス設定回路がそれぞれ挿入されていることを特徴とする請求項1から請求項のうちのいずれか1項記載の高周波増幅器。
  5. 第1及び第2の入力整合回路と第1及び第2の増幅素子の間、あるいは、第1及び第2の段間整合回路と第1及び第2の増幅素子の間に、2倍波のインピーダンスを設定するインピーダンス設定回路がそれぞれ挿入されていることを特徴とする請求項から請求項のうちのいずれか1項記載の高周波増幅器。
  6. 入力整合回路、段間整合回路又は出力整合回路に位相調整用の線路が挿入されていることを特徴とする請求項から請求項のうちのいずれか1項記載の高周波増幅器。
  7. 第1及び第2の入力整合回路、第1及び第2の段間整合回路又は第1及び第2の出力整合回路に含まれている1段ハイパスフィルタ形整合回路及び1段ローパスフィルタ形整合回路における入力信号のインピーダンスZinと出力信号のインピーダンスZoutとの比であるインピーダンス変成比Zout/Zinが2であることを特徴とする請求項から請求項のうちのいずれか1項記載の高周波増幅器。
  8. 1段ローパスフィルタ形整合回路が線路に直列に接続されているインダクタと、線路に並列に接続されているキャパシタから構成されていることを特徴とする請求項1から請求項のうちのいずれか1項記載の高周波増幅器。
  9. 1段ローパスフィルタ形整合回路が線路に直列に接続されている直列線路と、線路に並列に接続されているキャパシタから構成されていることを特徴とする請求項1から請求項のうちのいずれか1項記載の高周波増幅器。
  10. 1段ローパスフィルタ形整合回路が線路に直列に接続されている抵抗と、線路に並列に接続されているキャパシタから構成されていることを特徴とする請求項1から請求項のうちのいずれか1項記載の高周波増幅器。
  11. 1段ハイパスフィルタ形整合回路が線路に直列に接続されているキャパシタと、線路に並列に接続されているインダクタから構成されていることを特徴とする請求項1から請求項10のうちのいずれか1項記載の高周波増幅器。
  12. 1段ハイパスフィルタ形整合回路が線路に直列に接続されているキャパシタと、線路に並列に接続されているショートスタブから構成されていることを特徴とする請求項1から請求項10のうちのいずれか1項記載の高周波増幅器。
JP2005132499A 2005-04-28 2005-04-28 高周波増幅器 Expired - Fee Related JP4757530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005132499A JP4757530B2 (ja) 2005-04-28 2005-04-28 高周波増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005132499A JP4757530B2 (ja) 2005-04-28 2005-04-28 高周波増幅器

Publications (2)

Publication Number Publication Date
JP2006311300A JP2006311300A (ja) 2006-11-09
JP4757530B2 true JP4757530B2 (ja) 2011-08-24

Family

ID=37477642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005132499A Expired - Fee Related JP4757530B2 (ja) 2005-04-28 2005-04-28 高周波増幅器

Country Status (1)

Country Link
JP (1) JP4757530B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105379015A (zh) * 2013-07-09 2016-03-02 株式会社友华 微带天线

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4896990B2 (ja) * 2006-11-30 2012-03-14 三菱電機株式会社 高周波増幅器
WO2008099488A1 (ja) * 2007-02-15 2008-08-21 Panasonic Corporation 電力増幅器
US7755452B2 (en) * 2007-02-27 2010-07-13 Coherent, Inc. Power combiner
JP2010199874A (ja) * 2009-02-24 2010-09-09 Mitsubishi Electric Corp 高周波増幅器
JP2011030069A (ja) * 2009-07-28 2011-02-10 Mitsubishi Electric Corp 高周波増幅器
JP5377244B2 (ja) * 2009-11-25 2013-12-25 三菱電機株式会社 高周波増幅器
JP2017188845A (ja) * 2016-04-08 2017-10-12 日本電波工業株式会社 水晶発振器
JP6834094B2 (ja) * 2016-10-25 2021-02-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. ドハティ型増幅器
JP7294790B2 (ja) * 2018-10-24 2023-06-20 ルネサスエレクトロニクス株式会社 移相器
CN113632372A (zh) * 2019-04-01 2021-11-09 新唐科技日本株式会社 高频放大器
CN113328705A (zh) * 2021-05-13 2021-08-31 杭州电子科技大学 一种宽带异相mmic功率放大器及其设计方法
CN113794453B (zh) * 2021-08-12 2022-12-02 杭州电子科技大学 多模态高效率mmic功率放大器及其实现方法
WO2023032513A1 (ja) * 2021-09-02 2023-03-09 株式会社村田製作所 高周波回路および通信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56113A (en) * 1979-06-15 1981-01-06 Matsushita Electric Works Ltd Kneader casing
JPS63157514A (ja) * 1986-12-20 1988-06-30 Tokyo Keiki Co Ltd 高周波電力増幅装置
JPH0767057B2 (ja) * 1987-04-10 1995-07-19 三菱電機株式会社 マイクロ波電力合成fet増幅器
JPH06152279A (ja) * 1992-11-02 1994-05-31 Fujitsu Ltd 送信電力増幅器
JPH0715255A (ja) * 1993-06-29 1995-01-17 Toshiba Corp 電力増幅器
JPH1197962A (ja) * 1997-09-19 1999-04-09 Murata Mfg Co Ltd 高周波部品
JPH11234148A (ja) * 1998-02-12 1999-08-27 Mitsubishi Electric Corp デュアルバンドマイクロ波増幅器
JPH11251859A (ja) * 1998-03-03 1999-09-17 Rangeeto:Kk 受信機/lan信号入出力ユニット
JP2000022461A (ja) * 1998-06-29 2000-01-21 Kyocera Corp 高周波用電力増幅器
JP2005260703A (ja) * 2004-03-12 2005-09-22 Matsushita Electric Ind Co Ltd 電力合成型増幅器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105379015A (zh) * 2013-07-09 2016-03-02 株式会社友华 微带天线
CN105379015B (zh) * 2013-07-09 2019-04-09 株式会社友华 微带天线

Also Published As

Publication number Publication date
JP2006311300A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
JP4757530B2 (ja) 高周波増幅器
KR101758086B1 (ko) 개선된 선형적 특징을 가지는 전력 증폭기
US9614480B2 (en) Wide-band multi stage doherty power amplifier
US7170353B2 (en) Balanced amplifier circuit and high-frequency communication apparatus
JP6513225B2 (ja) ドハティ増幅器
JP6160689B2 (ja) 電力増幅器
CN216390920U (zh) Doherty射频功率放大器
US20240079999A1 (en) Power amplifier circuit
US20190081599A1 (en) Power amplifier circuit
CN114123982A (zh) 一种宽带Doherty功率放大器
US20220006429A1 (en) Power Amplifier Arrangement
EP1391987A1 (en) Reflection loss suppression circuit
JP4896609B2 (ja) フィードフォワード増幅器
WO2023078062A1 (zh) Doherty射频功率放大器
JP4421504B2 (ja) マイクロ波増幅装置
WO2021245891A1 (ja) ドハティ増幅器
JP2007124038A (ja) 高周波増幅器
US11677367B2 (en) Power amplifier circuit
US20220140789A1 (en) Filter combiner for a doherty amplifier, and a doherty amplifier
US11522500B2 (en) Dual-path amplifier having reduced harmonic distortion
US20220182025A1 (en) Output matching circuit and power amplifier circuit
Ma Design of a Ka-band power amplifier
JP2023151445A (ja) 合成回路
KR20230120441A (ko) 고조파 억제 정합 네트워크 및 이를 포함하는 전력 증폭기
JP4962308B2 (ja) 高周波電力送信装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080313

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4757530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees