JP2002531948A - 高周波パワー・トランジスタ・デバイス - Google Patents

高周波パワー・トランジスタ・デバイス

Info

Publication number
JP2002531948A
JP2002531948A JP2000585930A JP2000585930A JP2002531948A JP 2002531948 A JP2002531948 A JP 2002531948A JP 2000585930 A JP2000585930 A JP 2000585930A JP 2000585930 A JP2000585930 A JP 2000585930A JP 2002531948 A JP2002531948 A JP 2002531948A
Authority
JP
Japan
Prior art keywords
conductors
output
terminal
conductive island
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000585930A
Other languages
English (en)
Inventor
ブレアー、シンシア
バラード、ティモシイ
カーチス、ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of JP2002531948A publication Critical patent/JP2002531948A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 出力整合されたＬＤＭＯＳＲＦパワー・トランジスタ・デバイス１００は、その上に作成された複数個の相互に嵌入した電極１１０を備えた半導体ダイ１０８を有する。これらの電極の各々は、それぞれの入力端子１１２および出力端子１１４を有する。入力導線は、複数個の第１導電体１０５（例えば、接合導線）によって、入力整合用キャパシタ１０６の第１端子１０７に結合され、そしてこの整合用キャパシタの第２端子はアース１４５に結合される。この整合用キャパシタの第１端子はまた、複数個の第２導電体１１６によって電極入力端子に結合される。アースから分離された導電性島状体１２０は、複数個の第３導電体１１８によって電極出力端子に結合される。このデバイスの出力整合は、複数個の第４導電体１２２によって形成された分路インダクタンス１２２によって得られる。複数個の第４導電体１２２は出力ブロッキング・キャパシタ１２４の第１端子を導電性島状体に結合し、そしてこのブロッキング・キャパシタの第２端子はアースに結合する。出力導線は、複数個の第５導電体１２６によって導電性島状体に結合される。特に、導電性島状体は半導体ダイに隣接して配置され、そして出力ブロッキング・キャパシタは導電性島状体と出力導線との間に配置される。それにより、電極出力端子をブロッキング・キャパシタに結合するそれぞれの複数個の第３導電体および第４導電体を通しての伝送インダクタンスが大幅に小さく、それにより比較的に高い動作周波数においてこのトランジスタ・デバイスの出力インピーダンス整合が可能になる。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （１．発明の分野） 本発明は全体的に言えば、ラジオ周波数のパワー・トランジスタの分野に関す
る。さらに詳細に言えば、本発明はＬＤＭＯＳパワー・トランジスタ・デバイス
の出力インピーダンス整合のための方法と装置に関する。
【０００２】 （２．背景） 例えば無線通信ネットワークにおいて、ラジオ周波数（ＲＦ）増幅器を用いる
ことはよく知られている。パーソナル・コミュニケーション・サービス（ＰＣＳ
）のような無線サービスに対する要請が近年では大幅に増大し、そして無線ネッ
トワークの動作周波数は大幅に増大しており、最近はギガヘルツ（ＧＨｚ）の周
波数に十分に達している。このように高い周波数において、例えばアンテナ基地
局の中では、ＬＤＭＯＳトランジスタはＲＦ電力用増幅デバイスとして好ましい
デバイスである。
【０００３】 １つの典型的な配備では、ＬＤＭＯＳＲＦパワー・トランジスタ・デバイスは
、シリコン・ダイの上に作成された複数個の電極を有するのが通常である。これ
らの電極の各々は、複数個の相互に嵌入した、若しくはインターディジタル状の
トランジスタを有する。これらの電極の各々の個々のトランジスタは、これらの
電極の各々に対してそれぞれの共通の入力（ゲート）端子および出力（ドレイン
）端子に接続される。このダイは、よく知られている共融(eutectic)ダイ取付け
処理工程により、金属（ソース）基板の上に取り付けられる。この金属基板それ
自身は、熱吸収体とアース基準体との両方の役割を果たす金属フランジに取り付
けられる。それぞれの入力（ゲート）リードフレームおよび出力（ドレイン）リ
ードフレームは、金属（ソース）基板から電気的に分離されて、フランジの側面
に取り付けられる。ここで、入力リードフレームおよび出力リードフレームは、
複数個の導線により、シリコン・ダイの上のそれぞれの電極入力端子および電極
出力端子に結合される（すなわち、それぞれの端子およびリードフレームに接合
される）。
【０００４】 それぞれの入力リードフレームおよび出力リードフレームに対して入力電極端
子および出力電極端子をインピーダンス整合させることは、増幅器デバイスを正
しく動作させるのに重要である、特に高い動作周波数では重要である。
【０００５】 図１は、入力（ゲート）導線１２と、出力（ドレイン）導線１４と、下側の基
板を通してのソース１６とを有する整合されていないＬＤＭＯＳデバイスの単純
化された電気概要図である。入力路を通る伝送インダクタンス、例えば入力導線
１２をそれぞれのトランジスタ・フィンガの共通入力端子に接続する複数個の接
合導線は、インダクタンス１８によって表される。出力路を通る出力インダクタ
ンス、例えばそれぞれのトランジスタの共通出力端子を出力導線１４に接続する
複数個の接合導線は、インダクタンス２０によって表される。
【０００６】 図２は、よく知られている（整合された）ＬＤＭＯＳパワー・トランジスタ・
デバイス４０を示した図である。デバイス４０は、入力（ゲート）導線４２と、
出力（ドレイン）導線４４と、取付け用フランジ４５に取り付けられた金属（ソ
ース）基板４７とを有する。複数個の第１導線４８は、入力導線４２を入力整合
用キャパシタ４６の第１端子に結合する。入力整合用キャパシタ４６の第２端子
は、アース（すなわち、フランジ４５）に結合される。複数個の第２導線５２は
、整合用キャパシタ４６の第１端子を、金属基板４７に取り付けられた半導体ダ
イ５０の上に作成された複数個の相互に嵌入した、インターディジタル状の電極
５１のそれぞれの入力端子４９に結合する。整合用キャパシタ４６と導線４８お
よび５２の直列接続インダクタンスとを適切に選定することにより、入力導線４
２と電極入力端子４９との間の入力インピーダンスを効果的に整合させることが
できる。
【０００７】 電極のそれぞれの出力端子５３は、複数個の第３導線５４により出力導線４４
に結合される。デバイスの出力をインピーダンス整合するために、分路インダク
タンスが用いられる。この目的のために、出力導線４４は複数個の第４導線６０
によって直流ブロッキング・キャパシタ５８（すなわち、交流は短絡）の第１端
子に結合される。ブロッキング・キャパシタ５８は、入力整合用キャパシタ４６
よりも大幅に大きな静電容量値を有する。図３は、図２のデバイスの概要回路図
である。図３では、複数個のそれぞれの導線を通しての伝送インダクタンスが、
図２の中の対応する番号の導線によって示されている。
【０００８】 「低い周波数」での応用の場合、例えば１５００ＭＨｚでの応用の場合、図２
のＬＤＭＯＳデバイス４０を適切に制御することができるが、しかし高い周波数
では、例えば２ＧＨｚでは、導線５４を通して分路インダクタンス６０に生ずる
比較的に大きな直列接続インダクタンスのために、デバイスの効果的な制御が困
難になる。さらに、電極入力端子５３の上の物理的なスペースが限定されている
ために、複数個の電極５１を出力導線４４に接続する導線５４の数が制限される
。
【０００９】 したがって、比較的に高い周波数において出力マッチングをさらに容易に達成
することができるＬＤＭＯＳＲＦパワー・トランジスタ・デバイスを得ることが
望ましい。
【００１０】 （発明の要約） 本発明の第１の特徴に従い、ＲＦパワー・トランジスタ・デバイスは、その上
に作成された複数個の電極を備えた半導体ダイを有する。これらの電極は、それ
ぞれの出力端子を有している。この半導体ダイに隣接して、導電性島状体（アイ
ランド）が備えられる。この導電性島状体は、複数個の第１導電体によって電極
出力端子に結合される。複数個の第２導電体によって導電性島状体からブロッキ
ング・キャパシタに分路インダクタンス整合（マッチ）が結合され、そして出力
導線が複数個の第３導電体によって導電性島状体に独立に結合される。
【００１１】 例えば好ましい実施例では、ＬＤＭＯＳＲＦパワー・トランジスタ・デバイス
は、その上に作成された複数個の相互に嵌入した、若しくは相互に入り込んだ電
極を備えた半導体ダイを有する。これらの電極の各々は、それぞれの入力端子お
よび出力端子を有している。入力導線が、複数個の第１導電体（例えば、接合導
線）によって入力整合用キャパシタの第１端子に結合され、そして整合用キャパ
シタの第２端子はアースに結合される。整合用キャパシタの第１端子はまた、複
数個の第２導電体によって電極入力端子に結合される。アースから分離された導
電性島状体は、複数個の第３導電体によって電極出力端子に結合される。このデ
バイスの出力マッチングは、導電性島状体を出力ブロッキング・キャパシタに結
合する複数個の第４導電体によって作成される分路インダクタンスにより得られ
る。このブロッキング・キャパシタは、アースに結合された第２端子を有する。
出力導線が、複数個の第５導電体によって導電性島状体に結合される。
【００１２】 導電性島状体は半導体ダイに隣接して配置されることが好ましく、そして出力
ブロッキング・キャパシタは導電性島状体と出力導線との間に配置される。それ
により、電極出力端子をブロッキング・キャパシタに結合するそれぞれの複数個
の第３導電体および第４導電体を通しての伝送インダクタンスは十分に小さく、
それにより比較的に高い周波数においてトランジスタ・デバイスの出力インピー
ダンス整合が可能である。
【００１３】 当業者には分かるように、本発明のその他の特徴およびまた別の利点は下記説
明により明らかになるであろう。
【００１４】 下記において、本発明の好ましい実施例が添付図面を参照して説明される。こ
れらの実施例は例示のためのものであって、本発明の範囲がこれらの実施例に限
定されることを意味するものではない。添付図面において、同等の部品には同等
の参照番号が付されている。
【００１５】 （好ましい実施例の詳細な説明） 図４および図５に示されているように、本発明に従う好ましいＬＤＭＯＳＲＦ
パワー・トランジスタ・デバイス１００は、導電性フランジ１４５に取り付けら
れているがしかしそれからは電気的に分離されている入力（すなわち、ゲート）
リードフレーム１０２および出力（すなわち、ドレイン）リードフレーム１０４
を有する。フランジ１４５からそれぞれのリードフレーム１０２および１０４を
分離するのに、例えばセラミックの基板１４３を用いることができる。フランジ
の上に、金属（すなわち、ソース）基板１０３が配置される。好ましい実施例で
は、金属（ソース）基板は金または金合金で構成される。
【００１６】 例えば超音波スクラビングおよび／または加熱により、１対の半導体（例えば
、シリコン）ダイ１０８が金属基板１０３に取り付けられる。ダイ１０８の各々
の上に、複数個のそれぞれの相互に嵌入した電極１１０が作成される。これらの
電極の各々は、それぞれの入力（ゲート）端子１１２および出力（ドレイン）端
子１１４を有する。両方のダイ１０８の上の電極１１０のそれぞれの入力端子１
１２および出力端子１１４は、同じ方式でそれぞれのリードフレーム１０２およ
び１０４に接続される。けれども図面を簡単にするために、下記ではダイ１０８
の一方の電極１１０についてだけ説明する。
【００１７】 デバイス１００の入力の整合（マッチング）は、図２に示された先行技術のデ
バイス４０の入力の整合と同じように実行される。すなわち、入力整合用キャパ
シタ１０６は、（ソース）基板１０３を通して、入力リードフレーム１０２に隣
接して配置される。入力整合用キャパシタ１０６は、複数個の第１接合導線１０
５によって入力リードフレーム１０２に結合された第１端子１０７を有する。特
に、導線１０５はその１つの端部が入力リードフレーム１０２に接合され、そし
て他の端部が整合用キャパシタ１０６の第１端子１０７に接合される。整合用キ
ャパシタ１０６は、（アース）フランジ１４５に結合された第２端子（図示され
ていない）を有する。複数個の第２導線１１６は、整合用キャパシタ１０６の第
１端子１０７を電極１１０のそれぞれの入力端子１１２に結合する、すなわち導
線１１６は、その１つの端部が整合用キャパシタ１０７に接合され、そして他の
端部がそれぞれの入力端子１１２に接合される。それにより、整合用キャパシタ
１０６の要求される静電容量値と導線１０５および１０６のインダクタンスとの
選定によって、デバイス１００の入力整合が実行される。
【００１８】 本発明に従い、デバイス１００の出力整合が下記のように達成される。
【００１９】 非導電材料（例えば、アルミナ）によってフランジ１４５から分離された導電
性島状体１２０が、半導体ダイ１０８に隣接して備えられる。ここで、導電性島
状体１２０は（アース）フランジ１４５から電気的に分離される。複数個の第３
接合導線１１８は、それぞれの電極出力端子１１４を導電性島状体１２０に結合
する。出力ブロッキング・キャパシタ１２４が、金属基板１０３を通して導電性
島状体１２０と出力リードフレーム１０４との間に配置される。ブロッキング・
キャパシタ１２４の第１端子１２５に導電性島状体を結合する複数個の第４接合
導線１２２によって、分路インダクタンスが形成される。ブロッキング・キャパ
シタ１２４の第２端子（図示されていない）は、（アース）フランジ１４５に結
合される。出力リードフレーム１０４は、複数個の第５接合導線１２６によって
導電性島状体１２０に独立に結合される。
【００２０】 注目されることは、電極出力端子１１４を分路インダクタンス１２２に結合す
る導線１１８および１２２を通しての出力直列接続インダクタンスが、図２に示
された先行技術のデバイス４０の出力直列接続インダクタンスよりも大幅に小さ
いことである。さらに、デバイス１００の中の導電性島状体１２０により、島状
体１２０を出力導線１０４に結合するのにデバイス４０におけるよりも大幅に多
数個の導線１２６を用いることが可能である。それは、電極出力端子１１４の数
によって、長い導線が制限されないからである。このように、デバイス１００の
出力整合をデバイス４０の中におけるよりもはるかに容易に達成することができ
る。特に、比較的に高い動作周波数において、例えばギガヘルツの周波数帯域幅
の中までの高い動作周波数において達成することができる。
【００２１】 出力整合されたＬＤＭＯＳパワー・トランジスタ・デバイスの好ましい実施例
および応用が開示されそして説明されたが、当業者には容易に分かるように、本
発明の範囲内において種々の変更実施例および種々の応用が可能である。
【００２２】 したがって、開示された発明の範囲は請求項によってのみ限定される。
【図面の簡単な説明】
【図１】 整合されていないＬＤＭＯＳパワー・トランジスタの概要回路図。
【図２】 先行技術のＬＤＭＯＳＲＦパワー・トランジスタ・デバイスの平面部分図。
【図３】 図２のＬＤＭＯＳトランジスタ・デバイスの概要回路図。
【図４】 本発明に従う好ましいＬＤＭＯＳＲＦパワー・トランジスタ・デバイスの平面
図。
【図５】 図４のＬＤＭＯＳトランジスタ・デバイスの概要回路図。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 カーチス、ジェームズ アメリカ合衆国 カリフォルニア、モーガ ン ヒル、 ヨセミテ ウェイ 15114 【要約の続き】 特に、導電性島状体は半導体ダイに隣接して配置され、 そして出力ブロッキング・キャパシタは導電性島状体と 出力導線との間に配置される。それにより、電極出力端 子をブロッキング・キャパシタに結合するそれぞれの複 数個の第３導電体および第４導電体を通しての伝送イン ダクタンスが大幅に小さく、それにより比較的に高い動 作周波数においてこのトランジスタ・デバイスの出力イ ンピーダンス整合が可能になる。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 複数個の電極を作成された半導体で、該複数個の電極がそれ
    ぞれの出力端子を有し且つ該電極の各々が複数個の相互に入り込んだトランジス
    タを有する、前記半導体と、 複数個の第１導電体によって前記電極出力端子に接続された導電性島状体と、 入力インダクタンスを担う複数個の第２導電体によって入力リードフレームに
    接続された第１端子と、アースに接続された第２端子とを有し、前記第１端子が
    複数個の第３導電体によって前記半導体に接続されている、入力整合用キャパシ
    タと、 複数個の第４導電体によって前記導電性島状体に接続された第１端子及びアー
    スに接続された第２端子を有する出力ブロッキング・キャパシタと、 出力インダクタンスを担う複数個の第５導電体によって前記導電性島状体に接
    続された出力導線と、 を有するＲＦパワー・トランジスタ・デバイス。
  2. 【請求項２】 請求項１記載のトランジスタ・デバイスであって、複数個の
    それぞれの前記導電体の各々が導線で構成される、トランジスタ・デバイス。
  3. 【請求項３】 請求項１記載のトランジスタ・デバイスであって、前記導電
    性島状体が前記半導体に隣接して配置され、前記ブロッキング・キャパシタが前
    記導電性島状体と前記出力導線との間に配置され、それにより前記電極出力端子
    を前記ブロッキング・キャパシタに結合するそれぞれの複数個の前記第１導電体
    および前記第４導電体を通しての伝送インダクタンスが小さくなって、高い動作
    周波数において出力インピーダンス整合が可能となるトランジスタ・デバイス。
  4. 【請求項４】 第１導線と、 複数個の電極を作成された半導体で、該電極がそれぞれの入力端子および出力
    端子を有し且つ該電極の各々が複数個の相互に入り込んだトランジスタを有する
    、前記半導体と、 入力インダクタンスを担う複数個の第１導電体によって第１導線に接続され且
    つ複数個の第２導電体によって電極入力端子に接続された第１端子を有する第１
    キャパシタと、 アースから分離され且つ複数個の第３導電体によって電極出力端子に接続され
    た導電性島状体と、 複数個の第４導電体によって前記導電性島状体に接続された第１端子と、アー
    スに接続された第２端子とを有する第２キャパシタと、 出力インダクタンスを担う複数個の第５導電体によって前記導電性島状体に接
    続された第２導線と、 を有するＲＦパワー・トランジスタ・デバイス。
  5. 【請求項５】 請求項４記載のトランジスタ・デバイスであって、複数個の
    それぞれの前記導電体の各々が導線で構成されるトランジスタ・デバイス。
  6. 【請求項６】 請求項４記載のトランジスタ・デバイスであって、前記導電
    性島状体が前記半導体に隣接して配置され、および、前記第２キャパシタが前記
    導電性島状体と前記第２導線との間に配置されそれにより前記電極出力端子を前
    記第２キャパシタに接続する複数個のそれぞれの第３導電体および第４導電体を
    通しての伝送インダクタンスが小さくなって、高い動作周波数において前記デバ
    イスの出力インピーダンス整合が可能となるトランジスタ・デバイス。
  7. 【請求項７】 入力リードフレームと、 複数個の電極を作成された半導体で、該複数個の電極の各々がそれぞれの入力
    端子および出力端子を有し且つ該電極の各々が複数個の相互に入り込んだトラン
    ジスタを有する、前記半導体と、 入力インダクタンスを担う複数個の第１導線によって入力リードに接続され且
    つ複数個の第２導線によって電極入力端子に接続された第１端子と、アースに接
    続された第２端子とを有する入力整合用キャパシタと、 アースから分離され且つ複数個の第３導線によって前記電極出力端子に接続さ
    れた導電性島状体と、 複数個の第４導電体によって前記導電性島状体に結合された第１端子とアース
    に結合された第２端子とを有する出力ブロッキング・キャパシタと、 出力インダクタンスを担う複数個の第５導線によって前記導電性島状体に接続
    された出力リードフレームと、 を有し、 前記導電性島状体は前記半導体に隣接して配置され、前記出力ブロッキング・
    キャパシタが前記導電性島状体と前記出力リードフレームとの間に配置されて、
    前記電極出力端子を前記出力ブロッキング・キャパシタの第１端子に接続する複
    数個のそれぞれの前記第３導線および前記第４導線を通しての伝送インダクタン
    スが小さくなって、高い動作周波数において前記デバイスの出力インピーダンス
    整合が可能となる、ＬＤＭＯＳＲＦパワー・トランジスタ・デバイス。
JP2000585930A 1998-12-02 1999-11-23 高周波パワー・トランジスタ・デバイス Withdrawn JP2002531948A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/204,666 US6177834B1 (en) 1998-12-02 1998-12-02 Output matched LDMOS power transistor device
US09/204,666 1998-12-02
PCT/US1999/028040 WO2000033378A1 (en) 1998-12-02 1999-11-23 High frequency power transistor device

Publications (1)

Publication Number Publication Date
JP2002531948A true JP2002531948A (ja) 2002-09-24

Family

ID=22758908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000585930A Withdrawn JP2002531948A (ja) 1998-12-02 1999-11-23 高周波パワー・トランジスタ・デバイス

Country Status (11)

Country Link
US (1) US6177834B1 (ja)
EP (1) EP1145314B1 (ja)
JP (1) JP2002531948A (ja)
KR (1) KR20010080542A (ja)
CN (1) CN1211858C (ja)
AT (1) ATE350767T1 (ja)
AU (1) AU1745100A (ja)
CA (1) CA2353473A1 (ja)
DE (1) DE69934717T2 (ja)
HK (1) HK1043248A1 (ja)
WO (1) WO2000033378A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096497A (ja) * 2012-11-09 2014-05-22 Sumitomo Electric Device Innovations Inc 半導体装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663049B2 (ja) * 1999-07-29 2011-03-30 三菱電機株式会社 電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法
AU2002230482A1 (en) 2000-11-16 2002-05-27 Silicon Wireless Corporation Discrete and packaged power devices for radio frequency (rf) applications and methods of forming same
US6583673B2 (en) * 2001-02-26 2003-06-24 Infineon Technologies Ag Stability enhanced multistage power amplifier
DE10112414A1 (de) * 2001-03-15 2002-10-02 Infineon Technologies Ag Schaltungsanordnung mit einem induktiven oder kapazitiven Bauelement und Verwendung von Anschlussbeinen eines Halbleitergehäuses als induktive oder kapazitive Bauelemente
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US7002249B2 (en) * 2002-11-12 2006-02-21 Primarion, Inc. Microelectronic component with reduced parasitic inductance and method of fabricating
US20040150489A1 (en) * 2003-02-05 2004-08-05 Sirenza Microdevices, Inc On-carrier impedance transform network
US6946706B1 (en) 2003-07-09 2005-09-20 National Semiconductor Corporation LDMOS transistor structure for improving hot carrier reliability
JP4658141B2 (ja) * 2004-12-21 2011-03-23 エヌエックスピー ビー ヴィ 電力デバイス及び電力デバイスの制御方法
US7564303B2 (en) * 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
US7372334B2 (en) * 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
US9741673B2 (en) * 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
US8110932B2 (en) * 2007-10-12 2012-02-07 Infineon Technologies Ag Semiconductor circuit with amplifier, bond wires and inductance compensating bond wire
US8552800B2 (en) 2009-04-30 2013-10-08 Freescale Semiconductor, Inc. Wireless communication device and semiconductor package device having a power amplifier therefor
EP2600525A3 (en) * 2009-04-30 2014-04-09 Freescale Semiconductor, Inc. Wireless communication device and semiconductor package device having a power amplifier therefor
DE102010009984A1 (de) * 2009-12-28 2011-06-30 Rohde & Schwarz GmbH & Co. KG, 81671 Verstärkerbaustein mit einem Kompensationselement
US7939864B1 (en) * 2010-06-01 2011-05-10 Nxp B.V. Inductive bond-wire circuit
US8410853B2 (en) 2010-06-01 2013-04-02 Nxp B.V. Inductive circuit arrangement
KR101770046B1 (ko) * 2012-06-29 2017-08-21 크리, 인코포레이티드 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 ｒｆ 트랜지스터 패키지들의 형성 방법들
US9312817B2 (en) * 2012-07-20 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
US8736379B1 (en) * 2013-02-08 2014-05-27 Infineon Technologies Ag Input match network for a power circuit
US9373577B2 (en) * 2013-05-21 2016-06-21 Infineon Technologies Ag Hybrid semiconductor package
US9240390B2 (en) 2013-06-27 2016-01-19 Freescale Semiconductor, Inc. Semiconductor packages having wire bond wall to reduce coupling
KR101601829B1 (ko) * 2014-08-25 2016-03-10 알에프에이치아이씨 주식회사 고출력 반도체 소자 패키지
CN106470014B (zh) 2015-08-17 2019-10-18 恩智浦美国有限公司 具有谐波防止电路的输出阻抗匹配网络
US10110185B2 (en) * 2016-09-16 2018-10-23 Kabushiki Kaisha Toshiba Microwave semiconductor device
JP7136524B2 (ja) * 2018-07-11 2022-09-13 住友電工デバイス・イノベーション株式会社 半導体増幅器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193083A (en) 1977-01-07 1980-03-11 Varian Associates, Inc. Package for push-pull semiconductor devices
EP0015709B1 (en) 1979-03-10 1984-05-23 Fujitsu Limited Constructional arrangement for semiconductor devices
US4393392A (en) 1980-06-23 1983-07-12 Power Hybrids, Incorporated Hybrid transistor
JPS6213041A (ja) 1985-07-10 1987-01-21 Mitsubishi Electric Corp 高周波高出力トランジスタ
JPH03138953A (ja) 1989-10-23 1991-06-13 Nec Corp 高周波高出力トランジスタ
JP2864841B2 (ja) 1992-02-04 1999-03-08 三菱電機株式会社 高周波高出力トランジスタ
US5309014A (en) 1992-04-02 1994-05-03 Motorola Inc. Transistor package
US5917705A (en) * 1994-04-27 1999-06-29 Siemens Aktiengesellschaft Chip card
US5602421A (en) 1995-01-31 1997-02-11 Hughes Aircraft Company Microwave monolithic integrated circuit package with improved RF ports
US6025277A (en) * 1997-05-07 2000-02-15 United Microelectronics Corp. Method and structure for preventing bonding pad peel back

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096497A (ja) * 2012-11-09 2014-05-22 Sumitomo Electric Device Innovations Inc 半導体装置

Also Published As

Publication number Publication date
CN1329754A (zh) 2002-01-02
CA2353473A1 (en) 2000-06-08
HK1043248A1 (zh) 2002-09-06
EP1145314A1 (en) 2001-10-17
WO2000033378A1 (en) 2000-06-08
ATE350767T1 (de) 2007-01-15
EP1145314B1 (en) 2007-01-03
AU1745100A (en) 2000-06-19
US6177834B1 (en) 2001-01-23
KR20010080542A (ko) 2001-08-22
CN1211858C (zh) 2005-07-20
DE69934717T2 (de) 2007-10-18
DE69934717D1 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
JP2002531948A (ja) 高周波パワー・トランジスタ・デバイス
US10141899B2 (en) Broadband radio frequency power amplifiers, and methods of manufacture thereof
EP1750298B1 (en) RF power transistor with impedance matched output electrode
US9438184B2 (en) Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US5164683A (en) RF amplifier assembly
JP4012840B2 (ja) 半導体装置
US6424223B1 (en) MMIC power amplifier with wirebond output matching circuit
EP1573813A2 (en) Rf power transistor with internal bias feed
EP1058312A3 (en) Radio frequency power device
JP3539549B2 (ja) 半導体装置
EP1350313B1 (en) Gain and bandwidth enhancement for rf power amplifier package
US4213141A (en) Hybrid transistor
EP0015709B1 (en) Constructional arrangement for semiconductor devices
JP2003521127A (ja) 多重アース信号路ｌｄｍｏｓ電力用パッケージ
JP2003115732A (ja) 半導体装置
JP2003526209A (ja) パッケージ化された集積回路デバイス
EP0117434A1 (en) Hybrid microwave subsystem
JP2002527905A (ja) 無線周波数パワーＳｉＣ電界効果トランジスタの相互接続の方法及び装置
JP2004523172A (ja) インピーダンス整合のための装置及び方法
US7199667B2 (en) Integrated power amplifier arrangement
JPH07226489A (ja) マイクロ波半導体装置
JPS6364081B2 (ja)
JPH02119174A (ja) 集積化高周波増幅器
JP2009194501A (ja) 増幅器
JPS62188332A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206