JP4663049B2 - 電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法 - Google Patents
電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法 Download PDFInfo
- Publication number
- JP4663049B2 JP4663049B2 JP21514699A JP21514699A JP4663049B2 JP 4663049 B2 JP4663049 B2 JP 4663049B2 JP 21514699 A JP21514699 A JP 21514699A JP 21514699 A JP21514699 A JP 21514699A JP 4663049 B2 JP4663049 B2 JP 4663049B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- fet
- electrode
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 20
- 238000000034 method Methods 0.000 title claims description 9
- 230000006641 stabilisation Effects 0.000 claims description 51
- 238000011105 stabilization Methods 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical class [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000012938 design process Methods 0.000 description 4
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力増幅器に用いられる電界効果トランジスタ（FET:Field Effect Transistor）に関し、特に、ゲート電極の接続部とソース電極との間に安定化回路を備えた電界効果トランジスタに関する。
【０００２】
【従来の技術】
電界効果トランジスタ（以下、「ＦＥＴ」という。）を用いて電力増幅器を設計する場合、電力増幅器の使用周波数帯域で、ＦＥＴを発振させずに安定動作させることが必要である。このために、一般には、電力増幅器内に、ＦＥＴを安定化させる安定化回路が設けられる。
図９は、外部安定化回路３４を備えた従来構造の電力増幅器の回路図である。図９に示すように、ＦＥＴ３１の入力側、出力側にそれぞれ入力側整合回路３２、出力側整合回路３３が設けられている。ＦＥＴ３１のゲート電極と入力側整合回路３２との間には、外部安定化回路３４が設けられ、電力増幅器の安定化を図っている。かかる外部安定化回路３４は、ＦＥＴ３１のＳパラメータを測定し、その測定結果を元に設計される。
【０００３】
【発明が解決しようとする課題】
しかし、電力増幅器の回路には、外部安定化回路３４と共に入力側整合回路３２等も形成されるため、外部安定化回路３４と他の回路要素とが接近して配置される場合もある。かかる場合には、ＦＥＴ３１のＳパラメータを元に設計した外部安定化回路３４が、他の回路要素との相互作用により安定化条件を満たさないようになり、ＦＥＴ３１が発振してしまう場合もあった。
そこで、本発明は、整合回路等の回路要素を設けた場合であっても、安定化条件が変わらない安定化回路を備えたＦＥＴを提供することを目的とする。
【０００４】
【課題を解決するための手段】
そこで、発明者らは鋭意研究の結果、ＦＥＴの内部に安定化回路を形成して、電力増幅器の使用周波数帯域で予めＦＥＴを安定化させておくことにより、ＦＥＴの外部に他の回路要素を設けてもＦＥＴの安定化条件が変化しないことを見出し本発明を完成した。
【０００５】
即ち、本発明は、電力増幅器に用いられるＦＥＴであって、該ＦＥＴのゲート電極が、対向配置されたソース電極とドレイン電極との間に挟まれたフィンガ部と、該ゲート電極を外部と接続する電極部と、該フィンガ部と該電極部との間を接続する接続部とを含み、該接続部と該ソース電極との間に安定化回路が設けられたことを特徴とするＦＥＴである。
このように、ゲート電極の接続部とソース電極との間に安定化回路を設けることにより、電力増幅器を設計する場合にＦＥＴの安定化回路の設計は不要となり、インピーダンス整合のみを考慮して設計すれば良いこととなる。
また、安定化回路を通るマイクロ波と整合回路等を通るマイクロ波の間の干渉を防止することができ、設計通りの高周波特性を得ることができる。
【０００６】
また、本発明は、上記ゲート電極が櫛歯状電極となるように、複数の上記接続部が上記電極部に対して略垂直に接続され、複数の該接続部と上記ソース電極との間に、上記安定化回路がそれぞれ設けられたことを特徴とするＦＥＴでもある。
櫛歯状のゲート電極を有するＦＥＴでは、それぞれの接続部とソース電極との間に安定化回路を設けることにより、安定化回路を通るマイクロ波と整合回路等を通るマイクロ波の間の干渉を防止することができる。
【０００７】
上記安定化回路は、抵抗と容量を含むことが好ましい。
【０００８】
上記容量は、ＭＩＭキャパシタであることが好ましい。
【０００９】
上記フィンガ部は、タングステンシリサイド層と金層の積層構造からなり、上記抵抗は、該タングステンシリサイド層と同時に形成されたタングステンシリサイド抵抗からなることが好ましい。
かかる抵抗を使用することにより、製造工程の簡略化が可能となる。
【００１０】
上記ソース電極は、該ソース電極が上面に形成された基板を貫通するバイアホールを介して該基板の裏面に形成された裏面電極に電気的に接続されたことが好ましい。
それぞれのソース電極の電位を等価にすることができるからである。
【００１１】
また、本発明は、請求項１又は２に記載のＦＥＴを含むことを特徴とするモノリシックマイクロ波集積回路でもある。
本発明にかかるＦＥＴを使用してＭＭＩＣを設計することにより、ＭＭＩＣ上に別途安定化回路を設けることが不要となるからである。
【００１２】
また、本発明は、請求項１又は２に記載のＦＥＴを用いた電力増幅器の設計方法であって、該電力増幅器の使用周波数帯域で安定化するような安定化回路を備えた該ＦＥＴを準備する準備工程と、該安定化したＦＥＴに対して、該電力増幅器の使用周波数帯域で入力側と出力側のインピーダンスが整合するように入力側整合回路と出力側整合回路とを設計する設計工程とを備えることを特徴とするＦＥＴの設計方法でもある。
かかる設計方法を用いて電力増幅器を設計することにより、安定化回路の設計が不要となり、ＦＥＴの入力側及び出力側のインピーダンス整合のみを考慮して電力増幅器を設計すれば良いこととなる。従って、設計工程が簡略化され、設計効率の向上を図ることができる。
【００１３】
上記準備工程は、ゲート幅の異なる上記ＦＥＴをそれぞれ準備する工程であり、上記設計工程は、ゲート幅の異なる該ＦＥＴのそれぞれに対して上記設計を行う工程であることが好ましい。
【００１４】
【発明の実施の形態】
実施の形態１．
図ｌは、本願発明にかかる内部安定化回路を備えたＦＥＴのパターンである。
図１のＦＥＴは、櫛歯状のゲート電極１を有するマルチフィンガ型ＦＥＴである。ゲート電極１は、対向配置されたソース電極２とドレイン電極３との間に挟まれたフィンガ部４を有する。ゲート電極１はまた、ゲート電極１を外部と接続する電極部５を有する。フィンガ部４と電極部５との間は、接続部６により接続されている。接続部５とソース電極２との間には、それぞれ安定化回路７が設けられている。安定化回路７は、抵抗８と容量９から形成されている。
【００１５】
図２は、図１のＦＥＴの等価回路図である。
図２に示すように、図１のＦＥＴは、並列に接続された複数のＦＥＴユニット１１から構成される。各ＦＥＴユニット１１は、ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）からなるＦＥＴを含む。各ＦＥＴユニット１１はまた、ゲートとソースとの間に接続された抵抗１１と容量１２からなる内部安定化回路１４を含む。
【００１６】
図３は、図２の等価回路に示すＦＥＴの周波数特性である。横軸はＦＥＴに印加される周波数を示す。また、縦軸はＦＥＴの利得を示す。利得は、ＦＥＴが発振しない周波数帯域ではＭＡＧ（Maximum Available Gain：最大有能利得）として表示され、ＦＥＴが発振する領域ではＭＳＧ（Maximum Stable Gain：最大安定利得）として表示される。電力増幅器の設計は、利得がＭＡＧ領域となる周波数帯域を用いて行うことが必要である。従って、広い周波数帯域に渡ってＭＡＧ領域が広がることが好ましい。
【００１７】
図３に示すように、図２に示すＦＥＴでは、ほぼ全周波数帯域に渡って利得がＭＡＧ領域となっている。従って、かかるＦＥＴを用いて電力増幅器を設計する場合、ＦＥＴの安定化を考慮する必要がなくなり、ＦＥＴの入力側、出力側のインピーダンス整合のみを考慮して設計すれば良いこととなる。
なお、内部安定化回路１４を構成する抵抗１１及び容量１２を適当に選択することにより、所定の使用周波数帯域において利得（ＭＡＧ）を大きくすることができる。
【００１８】
このように、本実施の形態では、図２の等価回路に示すように、ＦＥＴの安定化回路が、ＦＥＴを構成する各ＦＥＴユニット１１内に設けられている。このため、ＦＥＴを用いて電力増幅器を設計する場合、ＦＥＴの安定化回路の設計は不要となり、主に、入力側、出力側のインピーダンス整合を考慮して設計を行えば良いこととなる。
また、各ＦＥＴユニットの内部に安定化回路１４が設けられているため、ＦＥＴの外部に設けられた整合回路等との間の距離が大きくなり、安定化回路を通るマイクロ波と整合回路等を通るマイクロ波の間の干渉を防止することができる。このため、本実施の形態にかかるＦＥＴを用いた電力増幅器では、設計通りの高周波特性を得ることができる。
【００１９】
図４は、本実施の形態にかかるＦＥＴを用いたモノリシックマイクロ波集積回路（MMIC:Monolithic Microwave IC）電力増幅器の平面図である。このように、本実施の形態にかかるＦＥＴを用いることにより、ＦＥＴの外部回路として安定化回路を設ける必要がなくなる。
【００２０】
一般に、電力増幅器を設計する場合、まず、ゲート幅の異なる複数のＦＥＴが準備される。各ＦＥＴには、予め、所定の周波数で安定化するように内部安定化回路が設けられている。次に、各ＦＥＴに対して、入力側、及び出力側の整合回路が設計、作製される。
このように、内部安定化回路を予め形成しておくことにより、従来のようなマイクロ波の干渉による発振を防止することができる。これに加えて、設計段階でＦＥＴの安定化を考慮する必要がないため、設計時間の短縮等が可能となり設計効率が向上する。
【００２１】
（比較例）
図５は従来構造のマルチフィンガ型ＦＥＴの等価回路図である。図５に示すように、かかるＦＥＴは、並列に接続されたＦＥＴユニット１１’を含み、また各ＦＥＴユニット１１’は、ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）からなるＦＥＴを含む。図２とは異なり、各ＦＥＴユニットは内部安定化回路を含まず、安定化回路は、マルチフィンガ型ＦＥＴの外部に設けられることとなる。
【００２２】
図６は、図５の等価回路に示すＦＥＴの周波数特性である。図３と同様に、横軸はＦＥＴに印加される周波数を示し、縦軸はＦＥＴの利得を示す。
図６から明らかなように、図５に示すＦＥＴでは、ＦＥＴが発振しないＭＡＧ領域と、ＦＥＴが発振するＭＳＧ領域とが現れている。特に、本比較例では、ＭＳＧ領域の方が、ＭＡＧ領域より広くなっている。
【００２３】
従って、図５の等価回路に示すＦＥＴを用いて電力増幅器を設計する場合、電力増幅器の使用周波数帯域において、ＦＥＴの利得がＭＡＧ領域になるように、ＦＥＴの外部に安定化回路を設けることが必要となる。
【００２４】
しかしながら、図９に示すような外部安定化回路３４を設けた場合、例えば、入力側整合回路３２との距離が近いため、外部安定化回路３４を通るマイクロ波と入力側整合回路３２を通るマイクロ波とが干渉する場合がある。このようなマイクロ波の干渉が発生した場合、電力増幅器は、設計通りの高周波特性を示さないこととなる。
【００２５】
実施の形態２．
図７は、本発明の実施の形態２にかかるＦＥＴユニットの部分断面図である。
図７のＦＥＴユニットは、半導体基板２１の上面にゲート電極のフィンガ部４、ソース電極２、ドレイン電極３がそれぞれ設けられている。フィンガ部４は、下層のタングステンシリサイド（ＷＳｉ）電極２２と上層の金電極２３の２層からなる。半導体基板２１には、半導体基板２１を貫通するようにバイアホール２４が形成され、また、半導体基板２１の裏面には金の裏面電極２５が設けられている。ソース電極２と裏面電極２５とはバイアホール２４により電気的に接続される。
【００２６】
図７のＦＥＴユニットが並列に接続されて、図１に示すようなＦＥＴが構成される。従って、それぞれのソース電極２が、バイアホール２４を介して裏面電極２５に電気的に接続されるため、各ソース電極２を等しい電位とすることができる。かかるＦＥＴとしては、例えばＳＩＶＴＵＢ（Source Island Via‐hole TUB）構造のＦＥＴがある。
なお、図７の断面図には表れないが、各ゲート電極１の接続部（図示せず）とソース電極２との間には、抵抗と容量からなる安定化回路（図示せず）が設けられている。
【００２７】
実施の形態３．
図８は、本発明の実施の形態３にかかるＦＥＴのゲート電極のフィンガ部４、及び安定化回路を構成する抵抗８の断面図である。
図８のフィンガ部は、半導体基板２１上に形成された、タングステンシリサイド（ＷＳｉ）下層電極２２と、金（Ａｕ）上層電極２３から形成されている。また、抵抗８は、下層電極２２はタングステンシリサイド（ＷＳｉ）からなる。タングステンシリサイドは、金等に比較して抵抗率が高いため、抵抗として機能させることができる。
【００２８】
抵抗８は、下層電極２２の形成工程と同じ工程で、半導体基板２１上の所定の位置に、例えば、スパッタ法等を用いて形成される。その後、例えばレジストで抵抗８の上面を覆った状態で、下層電極２２の上に金の蒸着等を行い、上層電極２３を形成する。
本実施の形態では、フィンガ部４の形成工程において、同時に抵抗８が形成されるため、製造工程の簡略化を図ることができる。
【００２９】
【発明の効果】
以上の説明から明らかなように、本発明にかかるＦＥＴでは、ＦＥＴの内部に安定化回路を有するため、電力増幅器の設計工程において、安定化回路の設計は不要となり、設計工程の簡略化が可能となる。
【００３０】
また、ＦＥＴの外部に設けられる整合回路等と、安定化回路との相互作用をほぼ無視することができ、設計通りの高周波特性を得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかるＦＥＴの平面図である。
【図２】 本発明の実施の形態１にかかるＦＥＴの等価回路図である。
【図３】 本発明の実施の形態１にかかるＦＥＴの周波数と利得の関係である。
【図４】 本発明の実施の形態１にかかるＦＥＴを用いたＭＭＩＣの平面図である。
【図５】 従来構造のＦＥＴの等価回路図である。
【図６】 従来構造のＦＥＴの周波数と利得の関係である。
【図７】 本発明の実施の形態２にかかるＦＥＴの部分断面図である。
【図８】 本発明の実施の形態３にかかるＦＥＴの部分断面図である。
【図９】 従来構造の電力増幅器の回路図である。
【符号の説明】
１ ゲート電極、２ ソース電極、３ ドレイン電極、４ フィンガ部、５ 電極部、６ 接続部、７ 内部安定化回路、８ 抵抗、９ 容量、１１ ＦＥＴユニット。
【発明の属する技術分野】
本発明は、電力増幅器に用いられる電界効果トランジスタ（FET:Field Effect Transistor）に関し、特に、ゲート電極の接続部とソース電極との間に安定化回路を備えた電界効果トランジスタに関する。
【０００２】
【従来の技術】
電界効果トランジスタ（以下、「ＦＥＴ」という。）を用いて電力増幅器を設計する場合、電力増幅器の使用周波数帯域で、ＦＥＴを発振させずに安定動作させることが必要である。このために、一般には、電力増幅器内に、ＦＥＴを安定化させる安定化回路が設けられる。
図９は、外部安定化回路３４を備えた従来構造の電力増幅器の回路図である。図９に示すように、ＦＥＴ３１の入力側、出力側にそれぞれ入力側整合回路３２、出力側整合回路３３が設けられている。ＦＥＴ３１のゲート電極と入力側整合回路３２との間には、外部安定化回路３４が設けられ、電力増幅器の安定化を図っている。かかる外部安定化回路３４は、ＦＥＴ３１のＳパラメータを測定し、その測定結果を元に設計される。
【０００３】
【発明が解決しようとする課題】
しかし、電力増幅器の回路には、外部安定化回路３４と共に入力側整合回路３２等も形成されるため、外部安定化回路３４と他の回路要素とが接近して配置される場合もある。かかる場合には、ＦＥＴ３１のＳパラメータを元に設計した外部安定化回路３４が、他の回路要素との相互作用により安定化条件を満たさないようになり、ＦＥＴ３１が発振してしまう場合もあった。
そこで、本発明は、整合回路等の回路要素を設けた場合であっても、安定化条件が変わらない安定化回路を備えたＦＥＴを提供することを目的とする。
【０００４】
【課題を解決するための手段】
そこで、発明者らは鋭意研究の結果、ＦＥＴの内部に安定化回路を形成して、電力増幅器の使用周波数帯域で予めＦＥＴを安定化させておくことにより、ＦＥＴの外部に他の回路要素を設けてもＦＥＴの安定化条件が変化しないことを見出し本発明を完成した。
【０００５】
即ち、本発明は、電力増幅器に用いられるＦＥＴであって、該ＦＥＴのゲート電極が、対向配置されたソース電極とドレイン電極との間に挟まれたフィンガ部と、該ゲート電極を外部と接続する電極部と、該フィンガ部と該電極部との間を接続する接続部とを含み、該接続部と該ソース電極との間に安定化回路が設けられたことを特徴とするＦＥＴである。
このように、ゲート電極の接続部とソース電極との間に安定化回路を設けることにより、電力増幅器を設計する場合にＦＥＴの安定化回路の設計は不要となり、インピーダンス整合のみを考慮して設計すれば良いこととなる。
また、安定化回路を通るマイクロ波と整合回路等を通るマイクロ波の間の干渉を防止することができ、設計通りの高周波特性を得ることができる。
【０００６】
また、本発明は、上記ゲート電極が櫛歯状電極となるように、複数の上記接続部が上記電極部に対して略垂直に接続され、複数の該接続部と上記ソース電極との間に、上記安定化回路がそれぞれ設けられたことを特徴とするＦＥＴでもある。
櫛歯状のゲート電極を有するＦＥＴでは、それぞれの接続部とソース電極との間に安定化回路を設けることにより、安定化回路を通るマイクロ波と整合回路等を通るマイクロ波の間の干渉を防止することができる。
【０００７】
上記安定化回路は、抵抗と容量を含むことが好ましい。
【０００８】
上記容量は、ＭＩＭキャパシタであることが好ましい。
【０００９】
上記フィンガ部は、タングステンシリサイド層と金層の積層構造からなり、上記抵抗は、該タングステンシリサイド層と同時に形成されたタングステンシリサイド抵抗からなることが好ましい。
かかる抵抗を使用することにより、製造工程の簡略化が可能となる。
【００１０】
上記ソース電極は、該ソース電極が上面に形成された基板を貫通するバイアホールを介して該基板の裏面に形成された裏面電極に電気的に接続されたことが好ましい。
それぞれのソース電極の電位を等価にすることができるからである。
【００１１】
また、本発明は、請求項１又は２に記載のＦＥＴを含むことを特徴とするモノリシックマイクロ波集積回路でもある。
本発明にかかるＦＥＴを使用してＭＭＩＣを設計することにより、ＭＭＩＣ上に別途安定化回路を設けることが不要となるからである。
【００１２】
また、本発明は、請求項１又は２に記載のＦＥＴを用いた電力増幅器の設計方法であって、該電力増幅器の使用周波数帯域で安定化するような安定化回路を備えた該ＦＥＴを準備する準備工程と、該安定化したＦＥＴに対して、該電力増幅器の使用周波数帯域で入力側と出力側のインピーダンスが整合するように入力側整合回路と出力側整合回路とを設計する設計工程とを備えることを特徴とするＦＥＴの設計方法でもある。
かかる設計方法を用いて電力増幅器を設計することにより、安定化回路の設計が不要となり、ＦＥＴの入力側及び出力側のインピーダンス整合のみを考慮して電力増幅器を設計すれば良いこととなる。従って、設計工程が簡略化され、設計効率の向上を図ることができる。
【００１３】
上記準備工程は、ゲート幅の異なる上記ＦＥＴをそれぞれ準備する工程であり、上記設計工程は、ゲート幅の異なる該ＦＥＴのそれぞれに対して上記設計を行う工程であることが好ましい。
【００１４】
【発明の実施の形態】
実施の形態１．
図ｌは、本願発明にかかる内部安定化回路を備えたＦＥＴのパターンである。
図１のＦＥＴは、櫛歯状のゲート電極１を有するマルチフィンガ型ＦＥＴである。ゲート電極１は、対向配置されたソース電極２とドレイン電極３との間に挟まれたフィンガ部４を有する。ゲート電極１はまた、ゲート電極１を外部と接続する電極部５を有する。フィンガ部４と電極部５との間は、接続部６により接続されている。接続部５とソース電極２との間には、それぞれ安定化回路７が設けられている。安定化回路７は、抵抗８と容量９から形成されている。
【００１５】
図２は、図１のＦＥＴの等価回路図である。
図２に示すように、図１のＦＥＴは、並列に接続された複数のＦＥＴユニット１１から構成される。各ＦＥＴユニット１１は、ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）からなるＦＥＴを含む。各ＦＥＴユニット１１はまた、ゲートとソースとの間に接続された抵抗１１と容量１２からなる内部安定化回路１４を含む。
【００１６】
図３は、図２の等価回路に示すＦＥＴの周波数特性である。横軸はＦＥＴに印加される周波数を示す。また、縦軸はＦＥＴの利得を示す。利得は、ＦＥＴが発振しない周波数帯域ではＭＡＧ（Maximum Available Gain：最大有能利得）として表示され、ＦＥＴが発振する領域ではＭＳＧ（Maximum Stable Gain：最大安定利得）として表示される。電力増幅器の設計は、利得がＭＡＧ領域となる周波数帯域を用いて行うことが必要である。従って、広い周波数帯域に渡ってＭＡＧ領域が広がることが好ましい。
【００１７】
図３に示すように、図２に示すＦＥＴでは、ほぼ全周波数帯域に渡って利得がＭＡＧ領域となっている。従って、かかるＦＥＴを用いて電力増幅器を設計する場合、ＦＥＴの安定化を考慮する必要がなくなり、ＦＥＴの入力側、出力側のインピーダンス整合のみを考慮して設計すれば良いこととなる。
なお、内部安定化回路１４を構成する抵抗１１及び容量１２を適当に選択することにより、所定の使用周波数帯域において利得（ＭＡＧ）を大きくすることができる。
【００１８】
このように、本実施の形態では、図２の等価回路に示すように、ＦＥＴの安定化回路が、ＦＥＴを構成する各ＦＥＴユニット１１内に設けられている。このため、ＦＥＴを用いて電力増幅器を設計する場合、ＦＥＴの安定化回路の設計は不要となり、主に、入力側、出力側のインピーダンス整合を考慮して設計を行えば良いこととなる。
また、各ＦＥＴユニットの内部に安定化回路１４が設けられているため、ＦＥＴの外部に設けられた整合回路等との間の距離が大きくなり、安定化回路を通るマイクロ波と整合回路等を通るマイクロ波の間の干渉を防止することができる。このため、本実施の形態にかかるＦＥＴを用いた電力増幅器では、設計通りの高周波特性を得ることができる。
【００１９】
図４は、本実施の形態にかかるＦＥＴを用いたモノリシックマイクロ波集積回路（MMIC:Monolithic Microwave IC）電力増幅器の平面図である。このように、本実施の形態にかかるＦＥＴを用いることにより、ＦＥＴの外部回路として安定化回路を設ける必要がなくなる。
【００２０】
一般に、電力増幅器を設計する場合、まず、ゲート幅の異なる複数のＦＥＴが準備される。各ＦＥＴには、予め、所定の周波数で安定化するように内部安定化回路が設けられている。次に、各ＦＥＴに対して、入力側、及び出力側の整合回路が設計、作製される。
このように、内部安定化回路を予め形成しておくことにより、従来のようなマイクロ波の干渉による発振を防止することができる。これに加えて、設計段階でＦＥＴの安定化を考慮する必要がないため、設計時間の短縮等が可能となり設計効率が向上する。
【００２１】
（比較例）
図５は従来構造のマルチフィンガ型ＦＥＴの等価回路図である。図５に示すように、かかるＦＥＴは、並列に接続されたＦＥＴユニット１１’を含み、また各ＦＥＴユニット１１’は、ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）からなるＦＥＴを含む。図２とは異なり、各ＦＥＴユニットは内部安定化回路を含まず、安定化回路は、マルチフィンガ型ＦＥＴの外部に設けられることとなる。
【００２２】
図６は、図５の等価回路に示すＦＥＴの周波数特性である。図３と同様に、横軸はＦＥＴに印加される周波数を示し、縦軸はＦＥＴの利得を示す。
図６から明らかなように、図５に示すＦＥＴでは、ＦＥＴが発振しないＭＡＧ領域と、ＦＥＴが発振するＭＳＧ領域とが現れている。特に、本比較例では、ＭＳＧ領域の方が、ＭＡＧ領域より広くなっている。
【００２３】
従って、図５の等価回路に示すＦＥＴを用いて電力増幅器を設計する場合、電力増幅器の使用周波数帯域において、ＦＥＴの利得がＭＡＧ領域になるように、ＦＥＴの外部に安定化回路を設けることが必要となる。
【００２４】
しかしながら、図９に示すような外部安定化回路３４を設けた場合、例えば、入力側整合回路３２との距離が近いため、外部安定化回路３４を通るマイクロ波と入力側整合回路３２を通るマイクロ波とが干渉する場合がある。このようなマイクロ波の干渉が発生した場合、電力増幅器は、設計通りの高周波特性を示さないこととなる。
【００２５】
実施の形態２．
図７は、本発明の実施の形態２にかかるＦＥＴユニットの部分断面図である。
図７のＦＥＴユニットは、半導体基板２１の上面にゲート電極のフィンガ部４、ソース電極２、ドレイン電極３がそれぞれ設けられている。フィンガ部４は、下層のタングステンシリサイド（ＷＳｉ）電極２２と上層の金電極２３の２層からなる。半導体基板２１には、半導体基板２１を貫通するようにバイアホール２４が形成され、また、半導体基板２１の裏面には金の裏面電極２５が設けられている。ソース電極２と裏面電極２５とはバイアホール２４により電気的に接続される。
【００２６】
図７のＦＥＴユニットが並列に接続されて、図１に示すようなＦＥＴが構成される。従って、それぞれのソース電極２が、バイアホール２４を介して裏面電極２５に電気的に接続されるため、各ソース電極２を等しい電位とすることができる。かかるＦＥＴとしては、例えばＳＩＶＴＵＢ（Source Island Via‐hole TUB）構造のＦＥＴがある。
なお、図７の断面図には表れないが、各ゲート電極１の接続部（図示せず）とソース電極２との間には、抵抗と容量からなる安定化回路（図示せず）が設けられている。
【００２７】
実施の形態３．
図８は、本発明の実施の形態３にかかるＦＥＴのゲート電極のフィンガ部４、及び安定化回路を構成する抵抗８の断面図である。
図８のフィンガ部は、半導体基板２１上に形成された、タングステンシリサイド（ＷＳｉ）下層電極２２と、金（Ａｕ）上層電極２３から形成されている。また、抵抗８は、下層電極２２はタングステンシリサイド（ＷＳｉ）からなる。タングステンシリサイドは、金等に比較して抵抗率が高いため、抵抗として機能させることができる。
【００２８】
抵抗８は、下層電極２２の形成工程と同じ工程で、半導体基板２１上の所定の位置に、例えば、スパッタ法等を用いて形成される。その後、例えばレジストで抵抗８の上面を覆った状態で、下層電極２２の上に金の蒸着等を行い、上層電極２３を形成する。
本実施の形態では、フィンガ部４の形成工程において、同時に抵抗８が形成されるため、製造工程の簡略化を図ることができる。
【００２９】
【発明の効果】
以上の説明から明らかなように、本発明にかかるＦＥＴでは、ＦＥＴの内部に安定化回路を有するため、電力増幅器の設計工程において、安定化回路の設計は不要となり、設計工程の簡略化が可能となる。
【００３０】
また、ＦＥＴの外部に設けられる整合回路等と、安定化回路との相互作用をほぼ無視することができ、設計通りの高周波特性を得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかるＦＥＴの平面図である。
【図２】 本発明の実施の形態１にかかるＦＥＴの等価回路図である。
【図３】 本発明の実施の形態１にかかるＦＥＴの周波数と利得の関係である。
【図４】 本発明の実施の形態１にかかるＦＥＴを用いたＭＭＩＣの平面図である。
【図５】 従来構造のＦＥＴの等価回路図である。
【図６】 従来構造のＦＥＴの周波数と利得の関係である。
【図７】 本発明の実施の形態２にかかるＦＥＴの部分断面図である。
【図８】 本発明の実施の形態３にかかるＦＥＴの部分断面図である。
【図９】 従来構造の電力増幅器の回路図である。
【符号の説明】
１ ゲート電極、２ ソース電極、３ ドレイン電極、４ フィンガ部、５ 電極部、６ 接続部、７ 内部安定化回路、８ 抵抗、９ 容量、１１ ＦＥＴユニット。
Claims (8)
- 電力増幅器に用いられる電界効果トランジスタであって、該電界効果トランジスタのゲート電極が、
対向配置されたソース電極とドレイン電極との間に挟まれたフィンガ部と、
該ゲート電極を外部と接続する電極部と、
該フィンガ部と該電極部との間を接続する接続部とを含み、
該ゲート電極が櫛歯状電極となるように、複数の該接続部が該電極部に対して略垂直に接続され、複数の該接続部と該ソース電極との間に、安定化回路がそれぞれ設けられたことを特徴とする電界効果トランジスタ。 - 上記安定化回路が、抵抗と容量を含むことを特徴とする請求項１に記載の電界効果トランジスタ。
- 上記容量が、ＭＩＭキャパシタであることを特徴とする請求項２に記載の電界効果トランジスタ。
- 上記フィンガ部が、タングステンシリサイド層と金層の積層構造からなり、上記抵抗が、該タングステンシリサイド層と同時に形成されたタングステンシリサイド抵抗からなることを特徴とする請求項２に記載の電界効果トランジスタ。
- 上記ソース電極が、該ソース電極が上面に形成された基板を貫通するバイアホールを介して該基板の裏面に形成された裏面電極に電気的に接続されたことを特徴とする請求項１に記載の電界効果トランジスタ。
- 請求項１に記載の電界効果トランジスタを含むことを特徴とするモノリシックマイクロ波集積回路。
- 請求項１に記載の電界効果トランジスタを用いた電力増幅器の設計方法であって、
該電力増幅器の使用周波数帯域で該電界効果トランジスタが安定化するような安定化回路を備えた該電界効果トランジスタを準備する準備工程と、
該電界効果トランジスタに対して、該電力増幅器の使用周波数帯域で入力側と出力側のインピーダンスが整合するように入力側整合回路と出力側整合回路とを設計する設計工程とを備えることを特徴とする電界効果トランジスタの設計方法。 - 上記準備工程が、ゲート幅の異なる複数の上記電界効果トランジスタをそれぞれ準備する工程であり、
上記設計工程が、ゲート幅の異なる該電界効果トランジスタのそれぞれに対して上記設計を行う工程であることを特徴とする請求項７に記載の設計方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21514699A JP4663049B2 (ja) | 1999-07-29 | 1999-07-29 | 電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法 |
| US09/511,248 US6303950B1 (en) | 1999-07-29 | 2000-02-23 | Field effect transistor including stabilizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21514699A JP4663049B2 (ja) | 1999-07-29 | 1999-07-29 | 電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044448A JP2001044448A (ja) | 2001-02-16 |
| JP4663049B2 true JP4663049B2 (ja) | 2011-03-30 |
Family
ID=16667449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21514699A Expired - Lifetime JP4663049B2 (ja) | 1999-07-29 | 1999-07-29 | 電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6303950B1 (ja) |
| JP (1) | JP4663049B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3793069B2 (ja) * | 2001-10-30 | 2006-07-05 | 三菱電機株式会社 | 半導体装置 |
| US6642578B1 (en) | 2002-07-22 | 2003-11-04 | Anadigics, Inc. | Linearity radio frequency switch with low control voltage |
| JP4190931B2 (ja) * | 2003-03-28 | 2008-12-03 | 三菱電機株式会社 | 半導体装置 |
| JP2007027317A (ja) * | 2005-07-14 | 2007-02-01 | Mitsubishi Electric Corp | 半導体装置 |
| CN102386170A (zh) * | 2010-09-03 | 2012-03-21 | 鸿富锦精密工业（深圳）有限公司 | 场效应晶体管器件 |
| WO2013160962A1 (ja) * | 2012-04-27 | 2013-10-31 | 三菱電機株式会社 | Ｆｅｔチップ |
| JP6488720B2 (ja) * | 2015-01-23 | 2019-03-27 | 三菱電機株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01132171A (ja) * | 1987-11-17 | 1989-05-24 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07240369A (ja) * | 1994-03-01 | 1995-09-12 | Fujitsu Ltd | マイクロ波・ミリ波モノリシック集積回路 |
| JPH11103072A (ja) * | 1997-09-29 | 1999-04-13 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290561A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 半導体素子 |
| JP3062358B2 (ja) | 1992-10-08 | 2000-07-10 | 松下電子工業株式会社 | マイクロ波集積回路素子 |
| JPH09283710A (ja) | 1996-04-08 | 1997-10-31 | Oki Electric Ind Co Ltd | Ｆｅｔのゲートバイアス回路 |
| JPH1083998A (ja) | 1996-09-09 | 1998-03-31 | Mitsubishi Electric Corp | 半導体装置 |
| US6177834B1 (en) * | 1998-12-02 | 2001-01-23 | Ericsson, Inc. | Output matched LDMOS power transistor device |
-
1999
- 1999-07-29 JP JP21514699A patent/JP4663049B2/ja not_active Expired - Lifetime
-
2000
- 2000-02-23 US US09/511,248 patent/US6303950B1/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01132171A (ja) * | 1987-11-17 | 1989-05-24 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07240369A (ja) * | 1994-03-01 | 1995-09-12 | Fujitsu Ltd | マイクロ波・ミリ波モノリシック集積回路 |
| JPH11103072A (ja) * | 1997-09-29 | 1999-04-13 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001044448A (ja) | 2001-02-16 |
| US6303950B1 (en) | 2001-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949811B2 (en) | Device having interdigital capacitor | |
| JP4663049B2 (ja) | 電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法 | |
| JPH11346130A (ja) | 半導体装置 | |
| JP4999922B2 (ja) | 半導体チップおよび高周波回路 | |
| JPH06349676A (ja) | マイクロチップコンデンサ | |
| JPH09121127A (ja) | 高周波増幅集積回路装置 | |
| JP2930989B2 (ja) | 発振器 | |
| JPH09260412A (ja) | 半導体集積回路 | |
| WO2006065305A1 (en) | Monolithic microwave integrated circuit compatible fet structure | |
| JPH05335487A (ja) | 伝送回路素子 | |
| JPH02288409A (ja) | 抵抗帰還型増幅器 | |
| JPH03192801A (ja) | モノリシック・マイクロ波集積回路 | |
| JP3874210B2 (ja) | モノリシックマイクロ波集積回路 | |
| JPS63244761A (ja) | 高周波平面回路装置 | |
| JP2001053510A (ja) | 高周波回路 | |
| JP2567976B2 (ja) | 高周波低雑音半導体装置 | |
| JP3147019B2 (ja) | 高周波回路 | |
| JPH06252668A (ja) | マイクロ波回路 | |
| JP3468851B2 (ja) | モノリシックマイクロ波ｉｃ | |
| JPS6364081B2 (ja) | ||
| JPH01173761A (ja) | 高周波用トランジスタ | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH02207563A (ja) | 半導体集積回路 | |
| JP2002184900A (ja) | 多層高周波パッケージ基板 | |
| JPH0249733Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4663049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |