JP3874210B2 - モノリシックマイクロ波集積回路 - Google Patents
モノリシックマイクロ波集積回路 Download PDFInfo
- Publication number
- JP3874210B2 JP3874210B2 JP24024496A JP24024496A JP3874210B2 JP 3874210 B2 JP3874210 B2 JP 3874210B2 JP 24024496 A JP24024496 A JP 24024496A JP 24024496 A JP24024496 A JP 24024496A JP 3874210 B2 JP3874210 B2 JP 3874210B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- electrode
- mim capacitor
- mim
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Waveguide Connection Structure (AREA)
- Microwave Amplifiers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波やミリ波などの高周波信号を取り扱う回路を集積したモノリシックマイクロ波ＩＣに関するものである。
【０００２】
【従来の技術】
モノリシックマイクロ波ＩＣは超高周波帯の信号を扱う回路、例えば発振回路や増幅回路、逓倍回路などを半導体基板上に集積したＩＣであり、略してＭＭＩＣ（Ｍonolithic Ｍicrowave Ｉntegrate Ｃircuit）と呼ばれている。ＭＭＩＣには例えばトランジスタのような、高周波信号の増幅・生成等を行う能動素子が組み込まれており、これらトランジスタを動作させるためにバイアス電源を外部から印加する必要がある。
【０００３】
バイアス電源を印加するためのいわゆるバイアス回路には、高周波回路から高周波信号が電源側に漏洩するのを防止する必要があり、例えば図１１，１２に示すような構造も採用されている。図１１，１２に示す構造は従来から広く用いられているマイクロストリップ線路を用いたＭＭＩＣの例であり、スタブ６０の先端からバイアスを加える構造をとる。スタブ６０の先端とバイアス用パッド６１との間には、コンデンサＣ、および抵抗６２を接続し、高周波信号のバイパスと、漏洩した信号の減衰を行っている。コンデンサＣは一方の電極６３をスタブ６０の先端に、もう一方の電極６４を接地電極に接続する必要がある。ここで、マイクロストリップ線路は基板６５の表面に伝送線路を、裏面に接地電極を配置する構造をとるため、電極６４は基板６５にビアホール６６を開口して接地電極６７と接続している。
【０００４】
ここで、コンデンサＣは、スタブ６０の先端に直接接続する必要があり、回路内の寸法やレイアウトが回路の特性に影響する高周波回路では、回路パターンのレイアウトの制約がある。さらにこれらのコンデンサは、一方の電極をバイアスを供給する線路に接続し、もう一方の電極を接地する必要がある点も問題であり、コンデンサを配置しやすくするために例えば特開昭６２−１８３２０６号公報に記載のように、ストリップ線路で形成したバイアス供給用線路の近傍に、接地電位の電極を沿って配置する技術がある。
【０００５】
【発明が解決しようとする課題】
ＭＭＩＣは元来、小さいチップ上に高周波回路を集積することを目的としているが、基板表面上に接地電極を配置して、バイパスコンデンサを接続しやすくすると、接地電極が高周波回路内部の信号線と電磁界的に相互作用を及ぼさないよう、信号線と、接地電極とにある程度の距離をおく必要があり、チップが大きくなってしまい、ＭＭＩＣの本来の目的を満たさない。
【０００６】
又、コンデンサＣを接続すべきスタブの先端は高周波回路の内部に位置するため、容量を稼ぐためにコンデンサの電極面積を増すと他の高周波回路素子と干渉してしまう可能性もあり、あまり容量を増やせない。
【０００７】
このため従来技術をＭＭＩＣに応用すると、低周波信号のＩＣ外への漏洩は避けられず、ＭＭＩＣの外部にさらに大容量のコンデンサを外付けし、バイパスする必要がある。この場合、コンデンサ実装の手間がかかるばかりでなく、バイアス用パッドと外部に接続するコンデンサとの接続線が、ＭＭＩＣ内部の高周波回路に悪影響を及ぼす可能性もあり、外付けコンデンサをＭＭＩＣになるべく近づけて配置する必要がある。
【０００８】
この発明はこの問題を解決するためになされたものであり、ＭＭＩＣを形成する場合に回路のレイアウトに及ぼす影響を最小限にして、ＩＣチップ上の空間を有効活用して効率よく、なるべく大容量のバイパスコンデンサをＭＭＩＣ内部に配置し、ＭＭＩＣ外部への信号の漏洩を防止することを目的とする。加えて、コンデンサ等をＭＭＩＣ内部に配置する際、新たなマスクの追加等を行わずに、ＭＭＩＣの高周波回路を構成する素子のみで形成し、コストアップや製造工程が複雑になるのを防ぐことも目的とする。
【０００９】
【課題を解決するための手段】
請求項１の記載のように、コプレナー線路形成基板を用い、スタブとバイアス用パッドとの間において、高周波回路で扱う周波数領域の信号の通過を阻止する第１のＭＩＭコンデンサと、高周波回路で扱う周波数よりも低い周波数領域の信号の通過を阻止する第２のＭＩＭコンデンサとを直列に接続する。
【００１０】
つまり、伝送線路には、バイパスコンデンサの接続のしやすさを考慮し、マイクロストリップではなくコプレナー線路を用いる。コプレナー線路は信号線と接地電極とがいずれも基板の表面に配置されており、信号線の両側に平行して接地電極を設けることにより、高周波信号の伝達を行う伝送線路である。コプレナー線路では、接地電極も含めて全ての電極が基板表面にあり、基板にビアホールを設ける必要がなく、しかも信号線に沿って接地電極が配置される構造をとるため、バイパスコンデンサの接続に有利となる。又、信号線の幅（Ｗｓ）と、信号線と接地電極との間隔（Ｗｇ）で線路の特性インピーダンスが決まり、線路が形成されている基板の厚みは、周波数で決まる適切な厚み以上の厚さであればインピーダンスにはほとんど影響を与えない。
【００１１】
さらに、スタブに接続される第１のＭＩＭコンデンサにて高周波回路で用いる周波数領域の信号の通過が阻止されるとともに第２のＭＩＭコンデンサにて高周波回路で扱う周波数よりも低い周波数領域の信号の通過が阻止される。このように２つのコンデンサをＭＭＩＣ上に配置することにより、高周波回路の設計に応じて長さの決まったスタブの先端には、最小限の大きさの第１のＭＩＭコンデンサを配置し、より大きく低周波側の信号を阻止できる第２のＭＩＭコンデンサはＭＭＩＣ上の余裕のある場所に配置することが可能となり、限られたＭＭＩＣのチップを有効に活用することができる。よって、コンデンサのレイアウトに柔軟性を持たせることができる。
【００１２】
その結果、ＭＭＩＣを形成する場合に回路のレイアウトに及ぼす影響を最小限にして、ＩＣチップ上の空間を有効活用して効率よく、なるべく大容量のバイパスコンデンサをＭＭＩＣ内部に配置し、ＭＭＩＣ外部への信号の漏洩を防止することが可能となる。
【００１３】
ここで単純に２つのコンデンサを接続しただけでは、第１及び第２のＭＩＭコンデンサを結ぶ伝送線路が、第１のＭＩＭコンデンサで阻止できない周波数帯城の信号に影響を及ぼす可能性がある。
【００１４】
そこで、請求項２に記載のように、第１のＭＩＭコンデンサと第２のＭＩＭコンデンサとを接続する部分の信号線の線幅Ｗｓと信号線・接地電極間の間隔Ｗｇを異ならせると、高周波回路内と異なったインピーダンスにすることができ、第１のＭＩＭコンデンサの出口で線路の特性インピーダンスを不連続にして、信号の第２のＭＩＭコンデンサ側の線路への漏洩が抑制される。特にＷｓを小さく、Ｗｇを大きくすることにより、線路の特性インピーダンスは高くなるため、漏洩防止にはより効果的である。
【００１５】
又、請求項３に記載のように、第１のＭＩＭコンデンサと第２のＭＩＭコンデンサとの間の接続線路の線幅を、信号線の線幅より狭くすると、インピーダンスが大きくなりスタブとインピーダンスの不整合が発生してスタブから高周波信号が漏洩にしにくくなる。
【００１６】
又、絶縁膜を上下の電極で挟んだＭＩＭ構造を採用することによりコンデンサを追加する際のコストアップや工程の複雑化が避けられる。この場合、請求項４，５に示すように、ＭＩＭコンデンサの上部電極、コンデンサ間の接続線路、コンデンサ・パッド間の接続線路を、信号線と同一の金属層で構成し、下部電極は絶縁膜と半導体基板との間に形成した金属層を用い、下部電極を絶縁膜に形成したコンタクトホールを介して接地電極と接続することにより、容易にバイパスコンデンサを形成することができる。
【００１７】
しかも、絶縁膜は高周波回路内でトランジスタ等を保護する目的で形成するパッシベーション膜と兼用し、ＭＩＭコンデンサの下部電極はトランジスタ等のソース・ドレイン電極と兼用すれば、ＭＩＭコンデンサの上部電極は前述の通りコプレナー線路の信号線と共通の材質なので、特に新たにマスクを追加することなく、従来の工程のままでＭＭＩＣ上にバイパスコンデンサを追加することができる。
【００１８】
このようにして、コンデンサ等をＭＭＩＣ内部に配置する際、新たなマスクの追加等を行わずに、ＭＭＩＣの高周波回路を構成する素子のみで形成し、コストアップや製造工程が複雑になるのを防ぐことが可能となる。
【００１９】
又、バイアス電源への信号の漏洩がより問題となる場合には、請求項６に記載のように第１のＭＩＭコンデンサと第２のＭＩＭコンデンサの間、あるいは第２のＭＩＭコンデンサとバイアス用パッドとの間の少なくとも一方に抵抗を挿入すればよい。
【００２０】
ここで、挿入する抵抗は、請求項８に記載のように高周波回路内のトランジスタで用いる半導体層や、請求項７に記載のように例えばＴｉ（チタン）などの比抵抗の比較的高い金属を用いることにより、特にマスクを増やすことなく形成可能である。
【００２１】
【発明の実施の形態】
以下、この発明の実施の形態を図面に従って説明する。
本実施の形態においては、電圧制御発振器（ＶＣＯ；Ｖoltage ＣontorolledＯscillator ）に具体化している。本装置は、３０ＧＨｚ帯のミリ波信号を扱うＭＭＩＣである。
【００２２】
図１には電圧制御発振器（ＶＣＯ）の回路構成を示す。ＶＣＯには電界効果トランジスタ１，２が備えられ、発振部の電界効果トランジスタ１の出力に対しバッファアンプ用の電界効果トランジスタ２を接続した構成をとっている。より詳しくは、電界効果トランジスタ１のゲート端子は伝送線路３が接続されている。電界効果トランジスタ１のソース端子は伝送線路４を介して接地されている。電界効果トランジスタ１のドレイン端子は伝送線路５およびコンデンサ６を介して電界効果トランジスタ２のゲート端子と接続されている。電界効果トランジスタ２のドレイン端子は伝送線路７と接続されている。
【００２３】
本実施形態では、電界効果トランジスタ１，２として図２に示すＨＥＭＴ（高移動度電界効果トランジスタ）を用いている。つまり、接地電位の金属製キャリア１８の上にＭＭＩＣを構成する厚さ４００ｎｍのＩｎＰからなる半導体基板２０が実装され、半導体基板２０上にｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層２１、厚さ１６ｎｍのｉ−Ｉｎ0.80Ｇａ0.20Ａｓチャネル層２２、厚さ４ｎｍのｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層２３、厚さ５ｎｍのｉ−Ｉｎ0.52Ａｌ0.48Ａｓスペーサ層２４、厚さ１０ｎｍのｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層２５、厚さ１０ｎｍのｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層２６、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層２７が順に積層されている。この積層体１９はＨＥＭＴの活性層に相当する。この積層体の上面にはｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層２６に至るリセス（凹部）２７ａが形成され、このリセス２７ａ内にはフィンガー型ゲート電極２８が形成されている。最表面のｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層２７の上にはソース電極２９とドレイン電極３０とが形成されている。
【００２４】
尚、ＭＭＩＣのトランジスタ部以外の領域は活性層１９をエッチング等により除去し、半導体基板２０を露出させて使用する。
図１において、電界効果トランジスタ１における伝送線路３には第１のＭＩＭコンデンサＣ１の一方の電極が接続され、さらに、第２のＭＩＭコンデンサＣ２の一方の電極が接続されている。第１および第２のＭＩＭコンデンサＣ１，Ｃ２の他方の電極は接地されている。このＭＩＭコンデンサＣ１，Ｃ２を介してゲートバイアス電圧Ｖg が供給される。この発振部の電界効果トランジスタ１のゲートバイアス電圧Ｖg により発振周波数が制御される。又、伝送線路５とコンデンサ６との間には伝送線路８を介して第１のＭＩＭコンデンサＣ１の一方の電極が接続され、さらに、第２のＭＩＭコンデンサＣ２の一方の電極が接続されている。第１および第２のＭＩＭコンデンサＣ１，Ｃ２の他方の電極は接地されている。このＭＩＭコンデンサＣ１，Ｃ２を介してドレインバイアス電圧Ｖd が供給される。
【００２５】
同様に、バッファ用電界効果トランジスタ２のゲート端子には伝送線路９を介して第１のＭＩＭコンデンサＣ１の一方の電極が接続され、さらに、第２のＭＩＭコンデンサＣ２の一方の電極が接続されている。第１および第２のＭＩＭコンデンサＣ１，Ｃ２の他方の電極は接地されている。このコンデンサＣ１，Ｃ２を介してゲートバイアス電圧Ｖbgが供給される。又、電界効果トランジスタ２における伝送線路７には伝送線路１０を介して第１のＭＩＭコンデンサＣ１の一方の電極が接続され、さらに、第２のＭＩＭコンデンサＣ２の一方の電極が接続されている。第１および第２のＭＩＭコンデンサＣ１，Ｃ２の他方の電極は接地されている。このコンデンサＣ１，Ｃ２を介してドレインバイアス電圧Ｖbdが供給される。
【００２６】
図３は、ＭＩＭコンデンサＣ１，Ｃ２を含むバイアス供給回路を示す斜視図であり、ＭＭＩＣ内に設けたスタブの部分を拡大して表示している。又、図４には平面図を示す。図５には図４でのＡ−Ａ断面図、図６には図４でのＢ−Ｂ断面図を示す。
【００２７】
図３に示すように、金属製キャリア１８の上に半導体基板２０が装着され、半導体基板２０の上面には絶縁膜３１が形成されている。絶縁膜３１は窒化シリコンよりなる。この絶縁膜３１の上には、図４に示すように、信号線３３が延設されるとともにその両側に接地電極３２，３４が平行に延設されている。この信号線３３と接地電極３２，３４とでコプレナー線路を構成している。又、接地電極３４は一部が遮断され、接地電極３４ａと接地電極３４ｂとに区画されている。接地電極３４ｂはボンディグワイヤ３５により金属製キャリア１８と電気的に接続され、ＭＭＩＣの接地電極３４は接地電位のキャリア１８と同電位になっている。
【００２８】
図５に示すように、半導体基板２０の上面（２７）と絶縁膜３１との間には金属層（下部電極）３６が帯状に延設され、金属層３６の一端部が絶縁膜３１に形成されたコンタクトホール３７を通して接地電極３４ａと接続されるとともに、金属層３６の他端部が絶縁膜３１に形成されたコンタクトホール３８を通して接地電極３４ｂと接続されている。
【００２９】
同様に、図６に示すように、半導体基板２０の上面（２７）と絶縁膜３１との間には金属層（下部電極）３９が帯状に延設され、金属層３９の一端部が絶縁膜３１に形成されたコンタクトホール４０を通して接地電極３４ａと接続されるとともに、金属層３９の他端部が絶縁膜３１に形成されたコンタクトホール４１を通して接地電極３４ｂと接続されている。
【００３０】
図４に示すように、信号線３３からは帯状の突起部４２が分岐され、突起部４２は金属層３６の上方まで延びている。突起部４２における分岐箇所から金属層３６に達するまでの箇所がスタブ４２ａであり、金属層３６の上方に位置する箇所がコンデンサ上部電極４２ｂとなっている。スタブ４２ａは高周波回路の設計に応じた長さとなっている。上部電極４２ｂと絶縁膜３１と金属層３６とから第１のＭＩＭコンデンサＣ１が構成されている。又、上部電極４２ｂの先端からは帯状の接続線路４３が金属層３９に向かって延びている。接続線路４３の先端には長方形の上部電極４４が形成され、上部電極４４は金属層３９の上方に位置している。この上部電極４４と絶縁膜３１と金属層３９とから第２のＭＩＭコンデンサＣ２が構成されている。
【００３１】
上部電極４４からは帯状の接続線路４５を介して絶縁層３１上に配置されたバイアス用パッド４６と接続されている。バイアス用パッド４６はボンディグワイヤ４７により外部のバイアス電源と接続されている。
【００３２】
一方、信号線３３からスタブ４２ａを分岐している部分には、信号線３３を流れる高周波信号の位相が、分岐部で乱れるのを防ぐために、エアブリッジ４８，４９，５０が設けられ、分岐の出入り口を同位相にしている。つまり、図３に示すように、接地電極３２と接地電極３４ａとを跨ぐエアブリッジ４８、接地電極３２と接地電極３４ｂとを跨ぐエアブリッジ４９、接地電極３４ａと接地電極３４ｂとを跨ぐエアブリッジ５０とを設けている。
【００３３】
ここで、ＭＩＭコンデンサＣ１，Ｃ２の下部電極３６，３９には金の蒸着薄膜等が用いられ、信号線３３、接地電極３２，３４、スタブ４２ａ、上部電極４２ｂ，４４、バイアス用パッド４６、接続線路４３，４５には金のメッキ膜が用いられる。
【００３４】
つまり、製造の際には、ＩｎＰ基板２０上に、ＭＭＩＣの高周波回路で用いるトランジスタの活性層１９となる半導体膜積層構造体２１〜２７を結晶成長にて形成し、トランジスタ部以外の不要な活性層１９をエッチング等により除去した後、トランジスタ部を製造する各工程のうちで、図２のソース・ドレイン電極２９，３０上に中間配線電極（図２中、符号１５で示す）を形成する工程で、ＭＩＭコンデンサの下部電極（金の蒸着薄膜等）３６，３９を形成する。又、窒化シリコンからなる絶縁膜３１を１００ｎｍ形成した後に、コンタクトホール３７，３８，４０，４１を開口し、その後に、金のメッキによりスタブ４２ａ，上部電極４２ｂおよび接地電極３２，３４を形成する。尚、この工程では信号線３３や第２のＭＩＭコンデンサＣ２の上部電極４４、バイアス用パッド４６、第１と第２のＭＩＭコンデンサの接続線路４３、第２のＭＩＭコンデンサＣ２とバイアス用パッド４６との接続線路４５等もすべて同一のメッキ電極で形成する。
【００３５】
電極および線路のサイズは以下の通りである。まず、信号線３３の線幅Ｗｓは５０μｍ、信号線３３と接地電極３２，３４との間隔Ｗｇは４３μｍとしている。この場合のコプレナー線路の特性インピーダンスは５０Ωである。スタブ４２ａの幅は信号線幅Ｗｓと同一となっている。又、第１と第２のＭＩＭコンデンサの接続線路４３は線幅を１０μｍと細くしている。この結果、接続線路４３の特性インピーダンスは約８５０Ωと高周波回路のインピーダンスに比べて高くなり、スタブ４２ａとインピーダンスの不整合が発生するために、スタブ４２ａから高周波信号が漏洩しにくくすることができる。第２のＭＩＭコンデンサＣ２とバイアス用パッド４６との間の接続線路４５の線幅も１０μｍとなっている。
【００３６】
第１のＭＩＭコンデンサＣ１の上部電極４２ｂと下部電極３６とが重なる領域は、５０μｍ×３０μｍ、第２のＭＩＭコンデンサＣ２の領域は１００μｍ×３００μｍとした。この場合、第１のＭＩＭコンデンサＣ１の容量は約１ＰＦ、第２のＭＩＭコンデンサＣ２の容量は約２０ＰＦである。
【００３７】
以上の構造を用いることにより、第１のＭＩＭコンデンサＣ１で１０ＧＨｚ以上の信号を、第２のＭＩＭコンデンサＣ２で５００ＭＨｚ〜１ＧＨｚの信号をそれぞれ接地電極にバイパスでき、バイアス電源側への漏洩を阻止することができる。
【００３８】
尚、図４では第１のＭＩＭコンデンサＣ１はスタブ４２ａの延長線上に配置しているが、高周波信号は、スタブ４２ａ先端に配置した第１のＭＩＭコンデンサＣ１でバイパスされ、しかも接続線路４３とのインピーダンス不整合の効果により第２のＭＩＭコンデンサＣ２側に漏洩しないために、第２のＭＩＭコンデンサＣ２はＭＭＩＣ内の自由な位置に配置することができる。回路によっては、例えば複数のスタブの間など、比較的スペースに余裕のある場所がＭＭＩＣ内に存在する場合がある。この場合、第２のＭＩＭコンデンサＣ２を余裕のあるスペースに配置し、チップ面積を効率よく利用するとともに、コンデンサの電極面積をより大きくして、容量を稼ぎ、信号の漏洩防止能力を高めることが可能である。
【００３９】
このように低周波側の信号のバイアス電源への漏洩を防止する回路をＭＭＩＣ内部に設けることが可能になる。このため、特に外部に回路を付加しなくとも、ＭＭＩＣの寄生発振等を防止することができる。又、漏洩防止回路で用いるバイバスコンデンサをＭＭＩＣ内部に自由にレイアウトできるため、チップ面積を有効に活用し、大容量のコンデンサを配置することが可能となる。
【００４０】
このように本実施の形態は下記の特徴を有する。
（イ）コプレナー線路形成基板を用い、スタブ４２ａとバイアス用バッド４６との間において、高周波回路で扱う周波数領域の信号の通過を阻止する第１のＭＩＭコンデンサＣ１と、高周波回路で扱う周波数よりも低い周波数領域の信号の通過を阻止する第２のＭＩＭコンデンサＣ２とを直列に接続した。よって、最小限の大きさの第１のＭＩＭコンデンサＣ１を配置するとともに、より大きく低周波側の信号を阻止できる第２のＭＩＭコンデンサＣ２をＭＭＩＣ上の余裕のある場所に配置することが可能となり、ＭＭＩＣを形成する場合に回路のレイアウトに及ぼす影響を最小限にして、ＩＣチップ上の空間を有効活用して効率よく、なるべく大容量のバイパスコンデンサをＭＭＩＣ内部に配置し、ＭＭＩＣ外部への信号の漏洩を防止することが可能となる。
（ロ）第１のＭＩＭコンデンサＣ１と第２のＭＩＭコンデンサＣ２とを接続する部分における信号線３３の線幅Ｗｓと信号線・接地電極間の間隔Ｗｇを異ならせて、高周波回路内と異なったインピーダンスにすることにより、第１のＭＩＭコンデンサＣ１の出口で線路の特性インピーダンスを不連続にして、信号の第２のＭＩＭコンデンサＣ２側の線路への漏洩を抑制することができる。
（ハ）第１のＭＩＭコンデンサＣ１と第２のＭＩＭコンデンサＣ２との間の接続線路４３の線幅を、信号線３３の線幅より狭くしたので、インピーダンスが大きくなりスタブ４２ａとインピーダンスの不整合が発生してスタブ４２ａから高周波信号が漏洩にしにくくなる。
（ニ）絶縁膜を上下の電極で挟んだＭＩＭ構造を採用してコンデンサを追加する際のコストアップや工程の複雑化を回避するにあたり、ＭＩＭコンデンサの上部電極４２ｂ，４４、接続線路４３，４５を、コプレナー線路の信号線３３と同一の金属層（Ａｕ）で構成し、下部電極３６，３９は絶縁膜３１と半導体基板１９との間に形成した金属層（Ａｕ）を用い、下部電極３６，３９の端部を絶縁膜に形成したコンタクトホール３７，３８，４０，４１を介して接地電極３４と接続することにより、容易にバイパスコンデンサを形成することができる。
【００４１】
この際、絶縁膜３１は高周波回路内でトランジスタ等を保護する目的で形成するパッシベーション膜と兼用し、ＭＩＭコンデンサの下部電極３６，３９はトランジスタ等のソース・ドレイン電極と兼用すれば、ＭＩＭコンデンサの上部電極４２ａ，４４はコプレナー線路の信号線３３と共通の材質なので、特に新たにマスクを追加することなく、従来の工程のままでＭＭＩＣ上にバイパスコンデンサを追加することができる。
【００４２】
このようにして、コンデンサ等をＭＭＩＣ内部に配置する際、新たなマスクの追加等を行わずに、ＭＭＩＣの高周波回路を構成する素子のみで形成し、コストアップや製造工程が複雑になるのを防ぐことが可能となる。
【００４３】
以下、その他の実施の形態を説明する。
ＭＭＩＣで扱う周波数が極めて高い場合、高周波性能に優れたトランジスタを用いることがある。このようなトランジスタは、数ＧＨｚ帯で極めて高い利得を持つため、寄生発振が生じやすく、バイアス回路への不要な信号の漏洩をより厳密に阻止する必要がある。この場合、上述した実施形態に加えて、信号減衰用の抵抗をＭＭＩＣ内に内蔵するとより効果的である。図７および図８にこのような目的で作製した実施形態を示す。
【００４４】
図７は、第２のＭＩＭコンデンサＣ２とバイアス用パッド４６との間に抵抗５１を直列に接続した例であり、第２のＭＩＭコンデンサＣ２で阻止しきれなかったＭＨｚオーダの信号を抵抗５１で減衰させる構造をとっている。
【００４５】
又、図８は第１及び第２のＭＩＭコンデンサＣ１，Ｃ２の間に抵抗５２を接続した例であり、第１のＭＩＭコンデンサＣ１で阻止しきれなかった、高周波回路で用いる周波数よりもやや低い領域の信号を抵抗５２で減衰させる構造である。特に図８は、高周波回路で用いる周波数が比較的低い場合や、第１のＭＩＭコンデンサＣ１の電極面積をあまり大きくできない場合に有効である。
【００４６】
尚、図７，８では、スタブ４２ａの横にスペースの余裕がある場合を想定し、第２のＭＩＭコンデンサＣ２をスタブ４２ａの延長線上ではなく、スタブ４２ａの横に配置している例を示している。
【００４７】
このように、第１のＭＩＭコンデンサＣ１と第２のＭＩＭコンデンサＣ２の間、あるいは第２のＭＩＭコンデンサＣ２とバイアス用パッド４６との間に抵抗を挿入することにより、バイアス電源への信号の漏洩が回避できる。尚、コンデンサ間とコンデンサ・パッド間の両方に抵抗を挿入してもよい。
【００４８】
抵抗５１，５２の構造・製造法について図９および図１０を用いて説明する。図９は抵抗体に金属を用いた例である。
半導体基板２０上にＴｉ（チタン）の薄膜よりなる金属層５６を１００ｎｍ形成し、抵抗体として用いる。この抵抗体は絶縁膜３１に開口したコンタクトホール５３ａ，５３ｂを介して線路５４，５５に直列に接続されている。
【００４９】
図１０は抵抗体に半導体を用いた例である。基本的な構造は図９と同じであるが、抵抗体に高周波回路内のトランジスタ等を構成するための半導体活性層（図２の２１〜２７に相当）１９を用いている。この抵抗体はＭＭＩＣの製造工程の中で、高周波回路内のトランジスタ部の素子分離を行うメサエッチング工程で、抵抗の部分にも活性層を残すことで実現できる。
【００５０】
図９および図１０に示した例では、いずれの場合も抵抗体の幅と長さとの比を変えることにより抵抗値を調節することができるが、図９は抵抗体に金属を用いているため、ドレインバイアス供給回路のような比較的抵抗の少ない用途に、図１０は抵抗体に半導体を用いているため、ゲートバイアス供給回路のような比較的抵抗の高い用途にそれぞれ適している。
【００５１】
このように、挿入する抵抗は、高周波回路内のトランジスタで用いる半導体層や、例えばＴｉなどの比抵抗の比較的高い金属を用いることにより、特にマスクを増やすことなく形成可能となる。即ち、バイパスコンデンサや、図９，１０で示した抵抗は、ＭＭＩＣの高周波回路部分で用いている電極や絶縁膜をそのまま利用しているため、マスクの追加や製造工程の追加を行うことなく適用することが可能である。
【図面の簡単な説明】
【図１】 電圧制御発振器（ＶＣＯ）の回路構成図。
【図２】 ＨＥＭＴ（高移動度電界効果トランジスタ）の断面図。
【図３】 ＭＭＩＣ内に設けたスタブの部分の斜視図。
【図４】 同じく平面図。
【図５】 図４でのＡ−Ａ断面図。
【図６】 図４でのＢ−Ｂ断面図。
【図７】 ＭＭＩＣ内に設けたスタブの部分の平面図。
【図８】 ＭＭＩＣ内に設けたスタブの部分の平面図。
【図９】 抵抗を説明するための平面及び断面図。
【図１０】 抵抗を説明するための平面及び断面図。
【図１１】 従来のＭＭＩＣ内に設けたスタブの部分の平面図。
【図１２】 図１１のＦ−Ｆ断面図。
【符号の説明】
１９…活性層、２０…半導体基板、３１…絶縁膜、３２…接地電極、３３…信号線、３４…接地電極、３６…下部電極としての金属層、３７…コンタクトホール、３８…コンタクトホール、３９…下部電極としての金属層、４０…コンタクトホール、４１…コンタクトホール、４２ａ…スタブ、４２ｂ…上部電極、４３…接続線路、４５…接続線路、４６…バイアス用パッド、５１…抵抗、５２…抵抗、５６…金属層、５７…半導体層。
【発明の属する技術分野】
この発明は、マイクロ波やミリ波などの高周波信号を取り扱う回路を集積したモノリシックマイクロ波ＩＣに関するものである。
【０００２】
【従来の技術】
モノリシックマイクロ波ＩＣは超高周波帯の信号を扱う回路、例えば発振回路や増幅回路、逓倍回路などを半導体基板上に集積したＩＣであり、略してＭＭＩＣ（Ｍonolithic Ｍicrowave Ｉntegrate Ｃircuit）と呼ばれている。ＭＭＩＣには例えばトランジスタのような、高周波信号の増幅・生成等を行う能動素子が組み込まれており、これらトランジスタを動作させるためにバイアス電源を外部から印加する必要がある。
【０００３】
バイアス電源を印加するためのいわゆるバイアス回路には、高周波回路から高周波信号が電源側に漏洩するのを防止する必要があり、例えば図１１，１２に示すような構造も採用されている。図１１，１２に示す構造は従来から広く用いられているマイクロストリップ線路を用いたＭＭＩＣの例であり、スタブ６０の先端からバイアスを加える構造をとる。スタブ６０の先端とバイアス用パッド６１との間には、コンデンサＣ、および抵抗６２を接続し、高周波信号のバイパスと、漏洩した信号の減衰を行っている。コンデンサＣは一方の電極６３をスタブ６０の先端に、もう一方の電極６４を接地電極に接続する必要がある。ここで、マイクロストリップ線路は基板６５の表面に伝送線路を、裏面に接地電極を配置する構造をとるため、電極６４は基板６５にビアホール６６を開口して接地電極６７と接続している。
【０００４】
ここで、コンデンサＣは、スタブ６０の先端に直接接続する必要があり、回路内の寸法やレイアウトが回路の特性に影響する高周波回路では、回路パターンのレイアウトの制約がある。さらにこれらのコンデンサは、一方の電極をバイアスを供給する線路に接続し、もう一方の電極を接地する必要がある点も問題であり、コンデンサを配置しやすくするために例えば特開昭６２−１８３２０６号公報に記載のように、ストリップ線路で形成したバイアス供給用線路の近傍に、接地電位の電極を沿って配置する技術がある。
【０００５】
【発明が解決しようとする課題】
ＭＭＩＣは元来、小さいチップ上に高周波回路を集積することを目的としているが、基板表面上に接地電極を配置して、バイパスコンデンサを接続しやすくすると、接地電極が高周波回路内部の信号線と電磁界的に相互作用を及ぼさないよう、信号線と、接地電極とにある程度の距離をおく必要があり、チップが大きくなってしまい、ＭＭＩＣの本来の目的を満たさない。
【０００６】
又、コンデンサＣを接続すべきスタブの先端は高周波回路の内部に位置するため、容量を稼ぐためにコンデンサの電極面積を増すと他の高周波回路素子と干渉してしまう可能性もあり、あまり容量を増やせない。
【０００７】
このため従来技術をＭＭＩＣに応用すると、低周波信号のＩＣ外への漏洩は避けられず、ＭＭＩＣの外部にさらに大容量のコンデンサを外付けし、バイパスする必要がある。この場合、コンデンサ実装の手間がかかるばかりでなく、バイアス用パッドと外部に接続するコンデンサとの接続線が、ＭＭＩＣ内部の高周波回路に悪影響を及ぼす可能性もあり、外付けコンデンサをＭＭＩＣになるべく近づけて配置する必要がある。
【０００８】
この発明はこの問題を解決するためになされたものであり、ＭＭＩＣを形成する場合に回路のレイアウトに及ぼす影響を最小限にして、ＩＣチップ上の空間を有効活用して効率よく、なるべく大容量のバイパスコンデンサをＭＭＩＣ内部に配置し、ＭＭＩＣ外部への信号の漏洩を防止することを目的とする。加えて、コンデンサ等をＭＭＩＣ内部に配置する際、新たなマスクの追加等を行わずに、ＭＭＩＣの高周波回路を構成する素子のみで形成し、コストアップや製造工程が複雑になるのを防ぐことも目的とする。
【０００９】
【課題を解決するための手段】
請求項１の記載のように、コプレナー線路形成基板を用い、スタブとバイアス用パッドとの間において、高周波回路で扱う周波数領域の信号の通過を阻止する第１のＭＩＭコンデンサと、高周波回路で扱う周波数よりも低い周波数領域の信号の通過を阻止する第２のＭＩＭコンデンサとを直列に接続する。
【００１０】
つまり、伝送線路には、バイパスコンデンサの接続のしやすさを考慮し、マイクロストリップではなくコプレナー線路を用いる。コプレナー線路は信号線と接地電極とがいずれも基板の表面に配置されており、信号線の両側に平行して接地電極を設けることにより、高周波信号の伝達を行う伝送線路である。コプレナー線路では、接地電極も含めて全ての電極が基板表面にあり、基板にビアホールを設ける必要がなく、しかも信号線に沿って接地電極が配置される構造をとるため、バイパスコンデンサの接続に有利となる。又、信号線の幅（Ｗｓ）と、信号線と接地電極との間隔（Ｗｇ）で線路の特性インピーダンスが決まり、線路が形成されている基板の厚みは、周波数で決まる適切な厚み以上の厚さであればインピーダンスにはほとんど影響を与えない。
【００１１】
さらに、スタブに接続される第１のＭＩＭコンデンサにて高周波回路で用いる周波数領域の信号の通過が阻止されるとともに第２のＭＩＭコンデンサにて高周波回路で扱う周波数よりも低い周波数領域の信号の通過が阻止される。このように２つのコンデンサをＭＭＩＣ上に配置することにより、高周波回路の設計に応じて長さの決まったスタブの先端には、最小限の大きさの第１のＭＩＭコンデンサを配置し、より大きく低周波側の信号を阻止できる第２のＭＩＭコンデンサはＭＭＩＣ上の余裕のある場所に配置することが可能となり、限られたＭＭＩＣのチップを有効に活用することができる。よって、コンデンサのレイアウトに柔軟性を持たせることができる。
【００１２】
その結果、ＭＭＩＣを形成する場合に回路のレイアウトに及ぼす影響を最小限にして、ＩＣチップ上の空間を有効活用して効率よく、なるべく大容量のバイパスコンデンサをＭＭＩＣ内部に配置し、ＭＭＩＣ外部への信号の漏洩を防止することが可能となる。
【００１３】
ここで単純に２つのコンデンサを接続しただけでは、第１及び第２のＭＩＭコンデンサを結ぶ伝送線路が、第１のＭＩＭコンデンサで阻止できない周波数帯城の信号に影響を及ぼす可能性がある。
【００１４】
そこで、請求項２に記載のように、第１のＭＩＭコンデンサと第２のＭＩＭコンデンサとを接続する部分の信号線の線幅Ｗｓと信号線・接地電極間の間隔Ｗｇを異ならせると、高周波回路内と異なったインピーダンスにすることができ、第１のＭＩＭコンデンサの出口で線路の特性インピーダンスを不連続にして、信号の第２のＭＩＭコンデンサ側の線路への漏洩が抑制される。特にＷｓを小さく、Ｗｇを大きくすることにより、線路の特性インピーダンスは高くなるため、漏洩防止にはより効果的である。
【００１５】
又、請求項３に記載のように、第１のＭＩＭコンデンサと第２のＭＩＭコンデンサとの間の接続線路の線幅を、信号線の線幅より狭くすると、インピーダンスが大きくなりスタブとインピーダンスの不整合が発生してスタブから高周波信号が漏洩にしにくくなる。
【００１６】
又、絶縁膜を上下の電極で挟んだＭＩＭ構造を採用することによりコンデンサを追加する際のコストアップや工程の複雑化が避けられる。この場合、請求項４，５に示すように、ＭＩＭコンデンサの上部電極、コンデンサ間の接続線路、コンデンサ・パッド間の接続線路を、信号線と同一の金属層で構成し、下部電極は絶縁膜と半導体基板との間に形成した金属層を用い、下部電極を絶縁膜に形成したコンタクトホールを介して接地電極と接続することにより、容易にバイパスコンデンサを形成することができる。
【００１７】
しかも、絶縁膜は高周波回路内でトランジスタ等を保護する目的で形成するパッシベーション膜と兼用し、ＭＩＭコンデンサの下部電極はトランジスタ等のソース・ドレイン電極と兼用すれば、ＭＩＭコンデンサの上部電極は前述の通りコプレナー線路の信号線と共通の材質なので、特に新たにマスクを追加することなく、従来の工程のままでＭＭＩＣ上にバイパスコンデンサを追加することができる。
【００１８】
このようにして、コンデンサ等をＭＭＩＣ内部に配置する際、新たなマスクの追加等を行わずに、ＭＭＩＣの高周波回路を構成する素子のみで形成し、コストアップや製造工程が複雑になるのを防ぐことが可能となる。
【００１９】
又、バイアス電源への信号の漏洩がより問題となる場合には、請求項６に記載のように第１のＭＩＭコンデンサと第２のＭＩＭコンデンサの間、あるいは第２のＭＩＭコンデンサとバイアス用パッドとの間の少なくとも一方に抵抗を挿入すればよい。
【００２０】
ここで、挿入する抵抗は、請求項８に記載のように高周波回路内のトランジスタで用いる半導体層や、請求項７に記載のように例えばＴｉ（チタン）などの比抵抗の比較的高い金属を用いることにより、特にマスクを増やすことなく形成可能である。
【００２１】
【発明の実施の形態】
以下、この発明の実施の形態を図面に従って説明する。
本実施の形態においては、電圧制御発振器（ＶＣＯ；Ｖoltage ＣontorolledＯscillator ）に具体化している。本装置は、３０ＧＨｚ帯のミリ波信号を扱うＭＭＩＣである。
【００２２】
図１には電圧制御発振器（ＶＣＯ）の回路構成を示す。ＶＣＯには電界効果トランジスタ１，２が備えられ、発振部の電界効果トランジスタ１の出力に対しバッファアンプ用の電界効果トランジスタ２を接続した構成をとっている。より詳しくは、電界効果トランジスタ１のゲート端子は伝送線路３が接続されている。電界効果トランジスタ１のソース端子は伝送線路４を介して接地されている。電界効果トランジスタ１のドレイン端子は伝送線路５およびコンデンサ６を介して電界効果トランジスタ２のゲート端子と接続されている。電界効果トランジスタ２のドレイン端子は伝送線路７と接続されている。
【００２３】
本実施形態では、電界効果トランジスタ１，２として図２に示すＨＥＭＴ（高移動度電界効果トランジスタ）を用いている。つまり、接地電位の金属製キャリア１８の上にＭＭＩＣを構成する厚さ４００ｎｍのＩｎＰからなる半導体基板２０が実装され、半導体基板２０上にｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層２１、厚さ１６ｎｍのｉ−Ｉｎ0.80Ｇａ0.20Ａｓチャネル層２２、厚さ４ｎｍのｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層２３、厚さ５ｎｍのｉ−Ｉｎ0.52Ａｌ0.48Ａｓスペーサ層２４、厚さ１０ｎｍのｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層２５、厚さ１０ｎｍのｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層２６、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層２７が順に積層されている。この積層体１９はＨＥＭＴの活性層に相当する。この積層体の上面にはｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層２６に至るリセス（凹部）２７ａが形成され、このリセス２７ａ内にはフィンガー型ゲート電極２８が形成されている。最表面のｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層２７の上にはソース電極２９とドレイン電極３０とが形成されている。
【００２４】
尚、ＭＭＩＣのトランジスタ部以外の領域は活性層１９をエッチング等により除去し、半導体基板２０を露出させて使用する。
図１において、電界効果トランジスタ１における伝送線路３には第１のＭＩＭコンデンサＣ１の一方の電極が接続され、さらに、第２のＭＩＭコンデンサＣ２の一方の電極が接続されている。第１および第２のＭＩＭコンデンサＣ１，Ｃ２の他方の電極は接地されている。このＭＩＭコンデンサＣ１，Ｃ２を介してゲートバイアス電圧Ｖg が供給される。この発振部の電界効果トランジスタ１のゲートバイアス電圧Ｖg により発振周波数が制御される。又、伝送線路５とコンデンサ６との間には伝送線路８を介して第１のＭＩＭコンデンサＣ１の一方の電極が接続され、さらに、第２のＭＩＭコンデンサＣ２の一方の電極が接続されている。第１および第２のＭＩＭコンデンサＣ１，Ｃ２の他方の電極は接地されている。このＭＩＭコンデンサＣ１，Ｃ２を介してドレインバイアス電圧Ｖd が供給される。
【００２５】
同様に、バッファ用電界効果トランジスタ２のゲート端子には伝送線路９を介して第１のＭＩＭコンデンサＣ１の一方の電極が接続され、さらに、第２のＭＩＭコンデンサＣ２の一方の電極が接続されている。第１および第２のＭＩＭコンデンサＣ１，Ｃ２の他方の電極は接地されている。このコンデンサＣ１，Ｃ２を介してゲートバイアス電圧Ｖbgが供給される。又、電界効果トランジスタ２における伝送線路７には伝送線路１０を介して第１のＭＩＭコンデンサＣ１の一方の電極が接続され、さらに、第２のＭＩＭコンデンサＣ２の一方の電極が接続されている。第１および第２のＭＩＭコンデンサＣ１，Ｃ２の他方の電極は接地されている。このコンデンサＣ１，Ｃ２を介してドレインバイアス電圧Ｖbdが供給される。
【００２６】
図３は、ＭＩＭコンデンサＣ１，Ｃ２を含むバイアス供給回路を示す斜視図であり、ＭＭＩＣ内に設けたスタブの部分を拡大して表示している。又、図４には平面図を示す。図５には図４でのＡ−Ａ断面図、図６には図４でのＢ−Ｂ断面図を示す。
【００２７】
図３に示すように、金属製キャリア１８の上に半導体基板２０が装着され、半導体基板２０の上面には絶縁膜３１が形成されている。絶縁膜３１は窒化シリコンよりなる。この絶縁膜３１の上には、図４に示すように、信号線３３が延設されるとともにその両側に接地電極３２，３４が平行に延設されている。この信号線３３と接地電極３２，３４とでコプレナー線路を構成している。又、接地電極３４は一部が遮断され、接地電極３４ａと接地電極３４ｂとに区画されている。接地電極３４ｂはボンディグワイヤ３５により金属製キャリア１８と電気的に接続され、ＭＭＩＣの接地電極３４は接地電位のキャリア１８と同電位になっている。
【００２８】
図５に示すように、半導体基板２０の上面（２７）と絶縁膜３１との間には金属層（下部電極）３６が帯状に延設され、金属層３６の一端部が絶縁膜３１に形成されたコンタクトホール３７を通して接地電極３４ａと接続されるとともに、金属層３６の他端部が絶縁膜３１に形成されたコンタクトホール３８を通して接地電極３４ｂと接続されている。
【００２９】
同様に、図６に示すように、半導体基板２０の上面（２７）と絶縁膜３１との間には金属層（下部電極）３９が帯状に延設され、金属層３９の一端部が絶縁膜３１に形成されたコンタクトホール４０を通して接地電極３４ａと接続されるとともに、金属層３９の他端部が絶縁膜３１に形成されたコンタクトホール４１を通して接地電極３４ｂと接続されている。
【００３０】
図４に示すように、信号線３３からは帯状の突起部４２が分岐され、突起部４２は金属層３６の上方まで延びている。突起部４２における分岐箇所から金属層３６に達するまでの箇所がスタブ４２ａであり、金属層３６の上方に位置する箇所がコンデンサ上部電極４２ｂとなっている。スタブ４２ａは高周波回路の設計に応じた長さとなっている。上部電極４２ｂと絶縁膜３１と金属層３６とから第１のＭＩＭコンデンサＣ１が構成されている。又、上部電極４２ｂの先端からは帯状の接続線路４３が金属層３９に向かって延びている。接続線路４３の先端には長方形の上部電極４４が形成され、上部電極４４は金属層３９の上方に位置している。この上部電極４４と絶縁膜３１と金属層３９とから第２のＭＩＭコンデンサＣ２が構成されている。
【００３１】
上部電極４４からは帯状の接続線路４５を介して絶縁層３１上に配置されたバイアス用パッド４６と接続されている。バイアス用パッド４６はボンディグワイヤ４７により外部のバイアス電源と接続されている。
【００３２】
一方、信号線３３からスタブ４２ａを分岐している部分には、信号線３３を流れる高周波信号の位相が、分岐部で乱れるのを防ぐために、エアブリッジ４８，４９，５０が設けられ、分岐の出入り口を同位相にしている。つまり、図３に示すように、接地電極３２と接地電極３４ａとを跨ぐエアブリッジ４８、接地電極３２と接地電極３４ｂとを跨ぐエアブリッジ４９、接地電極３４ａと接地電極３４ｂとを跨ぐエアブリッジ５０とを設けている。
【００３３】
ここで、ＭＩＭコンデンサＣ１，Ｃ２の下部電極３６，３９には金の蒸着薄膜等が用いられ、信号線３３、接地電極３２，３４、スタブ４２ａ、上部電極４２ｂ，４４、バイアス用パッド４６、接続線路４３，４５には金のメッキ膜が用いられる。
【００３４】
つまり、製造の際には、ＩｎＰ基板２０上に、ＭＭＩＣの高周波回路で用いるトランジスタの活性層１９となる半導体膜積層構造体２１〜２７を結晶成長にて形成し、トランジスタ部以外の不要な活性層１９をエッチング等により除去した後、トランジスタ部を製造する各工程のうちで、図２のソース・ドレイン電極２９，３０上に中間配線電極（図２中、符号１５で示す）を形成する工程で、ＭＩＭコンデンサの下部電極（金の蒸着薄膜等）３６，３９を形成する。又、窒化シリコンからなる絶縁膜３１を１００ｎｍ形成した後に、コンタクトホール３７，３８，４０，４１を開口し、その後に、金のメッキによりスタブ４２ａ，上部電極４２ｂおよび接地電極３２，３４を形成する。尚、この工程では信号線３３や第２のＭＩＭコンデンサＣ２の上部電極４４、バイアス用パッド４６、第１と第２のＭＩＭコンデンサの接続線路４３、第２のＭＩＭコンデンサＣ２とバイアス用パッド４６との接続線路４５等もすべて同一のメッキ電極で形成する。
【００３５】
電極および線路のサイズは以下の通りである。まず、信号線３３の線幅Ｗｓは５０μｍ、信号線３３と接地電極３２，３４との間隔Ｗｇは４３μｍとしている。この場合のコプレナー線路の特性インピーダンスは５０Ωである。スタブ４２ａの幅は信号線幅Ｗｓと同一となっている。又、第１と第２のＭＩＭコンデンサの接続線路４３は線幅を１０μｍと細くしている。この結果、接続線路４３の特性インピーダンスは約８５０Ωと高周波回路のインピーダンスに比べて高くなり、スタブ４２ａとインピーダンスの不整合が発生するために、スタブ４２ａから高周波信号が漏洩しにくくすることができる。第２のＭＩＭコンデンサＣ２とバイアス用パッド４６との間の接続線路４５の線幅も１０μｍとなっている。
【００３６】
第１のＭＩＭコンデンサＣ１の上部電極４２ｂと下部電極３６とが重なる領域は、５０μｍ×３０μｍ、第２のＭＩＭコンデンサＣ２の領域は１００μｍ×３００μｍとした。この場合、第１のＭＩＭコンデンサＣ１の容量は約１ＰＦ、第２のＭＩＭコンデンサＣ２の容量は約２０ＰＦである。
【００３７】
以上の構造を用いることにより、第１のＭＩＭコンデンサＣ１で１０ＧＨｚ以上の信号を、第２のＭＩＭコンデンサＣ２で５００ＭＨｚ〜１ＧＨｚの信号をそれぞれ接地電極にバイパスでき、バイアス電源側への漏洩を阻止することができる。
【００３８】
尚、図４では第１のＭＩＭコンデンサＣ１はスタブ４２ａの延長線上に配置しているが、高周波信号は、スタブ４２ａ先端に配置した第１のＭＩＭコンデンサＣ１でバイパスされ、しかも接続線路４３とのインピーダンス不整合の効果により第２のＭＩＭコンデンサＣ２側に漏洩しないために、第２のＭＩＭコンデンサＣ２はＭＭＩＣ内の自由な位置に配置することができる。回路によっては、例えば複数のスタブの間など、比較的スペースに余裕のある場所がＭＭＩＣ内に存在する場合がある。この場合、第２のＭＩＭコンデンサＣ２を余裕のあるスペースに配置し、チップ面積を効率よく利用するとともに、コンデンサの電極面積をより大きくして、容量を稼ぎ、信号の漏洩防止能力を高めることが可能である。
【００３９】
このように低周波側の信号のバイアス電源への漏洩を防止する回路をＭＭＩＣ内部に設けることが可能になる。このため、特に外部に回路を付加しなくとも、ＭＭＩＣの寄生発振等を防止することができる。又、漏洩防止回路で用いるバイバスコンデンサをＭＭＩＣ内部に自由にレイアウトできるため、チップ面積を有効に活用し、大容量のコンデンサを配置することが可能となる。
【００４０】
このように本実施の形態は下記の特徴を有する。
（イ）コプレナー線路形成基板を用い、スタブ４２ａとバイアス用バッド４６との間において、高周波回路で扱う周波数領域の信号の通過を阻止する第１のＭＩＭコンデンサＣ１と、高周波回路で扱う周波数よりも低い周波数領域の信号の通過を阻止する第２のＭＩＭコンデンサＣ２とを直列に接続した。よって、最小限の大きさの第１のＭＩＭコンデンサＣ１を配置するとともに、より大きく低周波側の信号を阻止できる第２のＭＩＭコンデンサＣ２をＭＭＩＣ上の余裕のある場所に配置することが可能となり、ＭＭＩＣを形成する場合に回路のレイアウトに及ぼす影響を最小限にして、ＩＣチップ上の空間を有効活用して効率よく、なるべく大容量のバイパスコンデンサをＭＭＩＣ内部に配置し、ＭＭＩＣ外部への信号の漏洩を防止することが可能となる。
（ロ）第１のＭＩＭコンデンサＣ１と第２のＭＩＭコンデンサＣ２とを接続する部分における信号線３３の線幅Ｗｓと信号線・接地電極間の間隔Ｗｇを異ならせて、高周波回路内と異なったインピーダンスにすることにより、第１のＭＩＭコンデンサＣ１の出口で線路の特性インピーダンスを不連続にして、信号の第２のＭＩＭコンデンサＣ２側の線路への漏洩を抑制することができる。
（ハ）第１のＭＩＭコンデンサＣ１と第２のＭＩＭコンデンサＣ２との間の接続線路４３の線幅を、信号線３３の線幅より狭くしたので、インピーダンスが大きくなりスタブ４２ａとインピーダンスの不整合が発生してスタブ４２ａから高周波信号が漏洩にしにくくなる。
（ニ）絶縁膜を上下の電極で挟んだＭＩＭ構造を採用してコンデンサを追加する際のコストアップや工程の複雑化を回避するにあたり、ＭＩＭコンデンサの上部電極４２ｂ，４４、接続線路４３，４５を、コプレナー線路の信号線３３と同一の金属層（Ａｕ）で構成し、下部電極３６，３９は絶縁膜３１と半導体基板１９との間に形成した金属層（Ａｕ）を用い、下部電極３６，３９の端部を絶縁膜に形成したコンタクトホール３７，３８，４０，４１を介して接地電極３４と接続することにより、容易にバイパスコンデンサを形成することができる。
【００４１】
この際、絶縁膜３１は高周波回路内でトランジスタ等を保護する目的で形成するパッシベーション膜と兼用し、ＭＩＭコンデンサの下部電極３６，３９はトランジスタ等のソース・ドレイン電極と兼用すれば、ＭＩＭコンデンサの上部電極４２ａ，４４はコプレナー線路の信号線３３と共通の材質なので、特に新たにマスクを追加することなく、従来の工程のままでＭＭＩＣ上にバイパスコンデンサを追加することができる。
【００４２】
このようにして、コンデンサ等をＭＭＩＣ内部に配置する際、新たなマスクの追加等を行わずに、ＭＭＩＣの高周波回路を構成する素子のみで形成し、コストアップや製造工程が複雑になるのを防ぐことが可能となる。
【００４３】
以下、その他の実施の形態を説明する。
ＭＭＩＣで扱う周波数が極めて高い場合、高周波性能に優れたトランジスタを用いることがある。このようなトランジスタは、数ＧＨｚ帯で極めて高い利得を持つため、寄生発振が生じやすく、バイアス回路への不要な信号の漏洩をより厳密に阻止する必要がある。この場合、上述した実施形態に加えて、信号減衰用の抵抗をＭＭＩＣ内に内蔵するとより効果的である。図７および図８にこのような目的で作製した実施形態を示す。
【００４４】
図７は、第２のＭＩＭコンデンサＣ２とバイアス用パッド４６との間に抵抗５１を直列に接続した例であり、第２のＭＩＭコンデンサＣ２で阻止しきれなかったＭＨｚオーダの信号を抵抗５１で減衰させる構造をとっている。
【００４５】
又、図８は第１及び第２のＭＩＭコンデンサＣ１，Ｃ２の間に抵抗５２を接続した例であり、第１のＭＩＭコンデンサＣ１で阻止しきれなかった、高周波回路で用いる周波数よりもやや低い領域の信号を抵抗５２で減衰させる構造である。特に図８は、高周波回路で用いる周波数が比較的低い場合や、第１のＭＩＭコンデンサＣ１の電極面積をあまり大きくできない場合に有効である。
【００４６】
尚、図７，８では、スタブ４２ａの横にスペースの余裕がある場合を想定し、第２のＭＩＭコンデンサＣ２をスタブ４２ａの延長線上ではなく、スタブ４２ａの横に配置している例を示している。
【００４７】
このように、第１のＭＩＭコンデンサＣ１と第２のＭＩＭコンデンサＣ２の間、あるいは第２のＭＩＭコンデンサＣ２とバイアス用パッド４６との間に抵抗を挿入することにより、バイアス電源への信号の漏洩が回避できる。尚、コンデンサ間とコンデンサ・パッド間の両方に抵抗を挿入してもよい。
【００４８】
抵抗５１，５２の構造・製造法について図９および図１０を用いて説明する。図９は抵抗体に金属を用いた例である。
半導体基板２０上にＴｉ（チタン）の薄膜よりなる金属層５６を１００ｎｍ形成し、抵抗体として用いる。この抵抗体は絶縁膜３１に開口したコンタクトホール５３ａ，５３ｂを介して線路５４，５５に直列に接続されている。
【００４９】
図１０は抵抗体に半導体を用いた例である。基本的な構造は図９と同じであるが、抵抗体に高周波回路内のトランジスタ等を構成するための半導体活性層（図２の２１〜２７に相当）１９を用いている。この抵抗体はＭＭＩＣの製造工程の中で、高周波回路内のトランジスタ部の素子分離を行うメサエッチング工程で、抵抗の部分にも活性層を残すことで実現できる。
【００５０】
図９および図１０に示した例では、いずれの場合も抵抗体の幅と長さとの比を変えることにより抵抗値を調節することができるが、図９は抵抗体に金属を用いているため、ドレインバイアス供給回路のような比較的抵抗の少ない用途に、図１０は抵抗体に半導体を用いているため、ゲートバイアス供給回路のような比較的抵抗の高い用途にそれぞれ適している。
【００５１】
このように、挿入する抵抗は、高周波回路内のトランジスタで用いる半導体層や、例えばＴｉなどの比抵抗の比較的高い金属を用いることにより、特にマスクを増やすことなく形成可能となる。即ち、バイパスコンデンサや、図９，１０で示した抵抗は、ＭＭＩＣの高周波回路部分で用いている電極や絶縁膜をそのまま利用しているため、マスクの追加や製造工程の追加を行うことなく適用することが可能である。
【図面の簡単な説明】
【図１】 電圧制御発振器（ＶＣＯ）の回路構成図。
【図２】 ＨＥＭＴ（高移動度電界効果トランジスタ）の断面図。
【図３】 ＭＭＩＣ内に設けたスタブの部分の斜視図。
【図４】 同じく平面図。
【図５】 図４でのＡ−Ａ断面図。
【図６】 図４でのＢ−Ｂ断面図。
【図７】 ＭＭＩＣ内に設けたスタブの部分の平面図。
【図８】 ＭＭＩＣ内に設けたスタブの部分の平面図。
【図９】 抵抗を説明するための平面及び断面図。
【図１０】 抵抗を説明するための平面及び断面図。
【図１１】 従来のＭＭＩＣ内に設けたスタブの部分の平面図。
【図１２】 図１１のＦ−Ｆ断面図。
【符号の説明】
１９…活性層、２０…半導体基板、３１…絶縁膜、３２…接地電極、３３…信号線、３４…接地電極、３６…下部電極としての金属層、３７…コンタクトホール、３８…コンタクトホール、３９…下部電極としての金属層、４０…コンタクトホール、４１…コンタクトホール、４２ａ…スタブ、４２ｂ…上部電極、４３…接続線路、４５…接続線路、４６…バイアス用パッド、５１…抵抗、５２…抵抗、５６…金属層、５７…半導体層。
Claims (8)
- 半導体基板上に一部金属層を介して形成された絶縁膜の上に信号線が延設されるとともに、該信号線と同一平面状に接地電極が延設されたコプレナー線路形成基板と、
前記絶縁膜上において前記信号線から分岐したスタブと、
前記絶縁膜上に配置され、集積回路で用いる素子にバイアス電圧を印加するためのバイアス用パッドと、
前記絶縁膜上に配置される第１の上部電極と同絶縁膜を介して対向する前記金属層を第１の下部電極として、前記絶縁膜をこれら上下の電極で挟んだＭＩＭ構造をなし、前記コプレナー線路形成基板上において前記第１の上部電極が前記スタブと接続されるとともに前記第１の下部電極が前記接地電極と接続され、高周波回路で扱う周波数領域の信号の通過を阻止する第１のＭＩＭコンデンサと、
前記絶縁膜上に配置される第２の上部電極と同絶縁膜を介して対向する前記金属層を第２の下部電極として、前記絶縁膜をこれら上下の電極で挟んだＭＩＭ構造をなし、前記コプレナー線路基板上において前記第２の上部電極が前記第１の上部電極と前記バイアス用パッドとの間にて接続されるとともに前記第２の下部電極が前記接地電極と接続され、高周波回路で扱う周波数よりも低い周波数領域の信号の通過を阻止する第２のＭＩＭコンデンサと
を備えたことを特徴とするモノリシックマイクロ波集積回路。 - 前記信号線の線幅と、信号線・接地電極間の間隔とを異ならせた請求項１に記載のモノリシックマイクロ波集積回路。
- 前記第１のＭＩＭコンデンサと第２のＭＩＭコンデンサとの間の接続線路の線幅を、前記信号線の線幅より狭くした請求項１に記載のモノリシックマイクロ波集積回路。
- 前記第１および第２のＭＩＭコンデンサの上部電極、第１と第２のＭＩＭコンデンサ間の接続線路、第２のＭＩＭコンデンサとバイアス用パッド間の接続線路を、それぞれ前記信号線と同一の金属層で構成した請求項１〜３のいずれか一項に記載のモノリシックマイクロ波集積回路。
- 前記第１および第２のＭＩＭコンデンサの下部電極は、前記絶縁膜に形成したコンタクトホールを介して前記接地電極と接続した請求項１〜４のいずれか一項に記載のモノリシックマイクロ波集積回路。
- 前記第１のＭＩＭコンデンサと第２のＭＩＭコンデンサの間、および第２のＭＩＭコンデンサとバイアス用パッドの間の少なくとも一方に抵抗を挿入した請求項１〜５のいずれか一項に記載のモノリシックマイクロ波集積回路。
- 前記抵抗は金属層からなる請求項６に記載のモノリシックマイクロ波集積回路。
- 前記抵抗は半導体層からなる請求項６に記載のモノリシックマイクロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24024496A JP3874210B2 (ja) | 1996-09-11 | 1996-09-11 | モノリシックマイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24024496A JP3874210B2 (ja) | 1996-09-11 | 1996-09-11 | モノリシックマイクロ波集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093019A JPH1093019A (ja) | 1998-04-10 |
| JP3874210B2 true JP3874210B2 (ja) | 2007-01-31 |
Family
ID=17056609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24024496A Expired - Fee Related JP3874210B2 (ja) | 1996-09-11 | 1996-09-11 | モノリシックマイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3874210B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151036B1 (en) | 2002-07-29 | 2006-12-19 | Vishay-Siliconix | Precision high-frequency capacitor formed on semiconductor substrate |
| US7508021B2 (en) * | 2006-06-12 | 2009-03-24 | Freescale Semiconductor, Inc. | RF power transistor device with high performance shunt capacitor and method thereof |
| JP5954974B2 (ja) * | 2011-12-05 | 2016-07-20 | 三菱電機株式会社 | 高周波増幅器 |
| EP3482494A1 (en) * | 2016-07-05 | 2019-05-15 | Raytheon Company | Microwave monolithic integrated circuit (mmic) amplified having de-q'ing section with resistive via |
-
1996
- 1996-09-11 JP JP24024496A patent/JP3874210B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1093019A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3712111B2 (ja) | 電力増幅用半導体装置 | |
| JP4130323B2 (ja) | 高周波フィルタ及び高周波集積回路 | |
| JP3874210B2 (ja) | モノリシックマイクロ波集積回路 | |
| KR980012120A (ko) | 고주파용 반도체 장치 | |
| CA1200017A (en) | Microwave field effect transistor | |
| JP3684524B2 (ja) | 高周波集積回路装置 | |
| JP4663049B2 (ja) | 電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法 | |
| EP0817275B1 (en) | High-frequency FET | |
| US6800929B1 (en) | Semiconductor device | |
| JPH02288409A (ja) | 抵抗帰還型増幅器 | |
| US6737687B2 (en) | Field-effect transistor device having a uniquely arranged gate electrode | |
| JPH03192801A (ja) | モノリシック・マイクロ波集積回路 | |
| JP3493152B2 (ja) | 半導体装置 | |
| JP2576773B2 (ja) | マルチフィンガー型電界効果トランジスタ | |
| JPH04125941A (ja) | 電界効果トランジスタ | |
| US11842996B2 (en) | Transistor with odd-mode oscillation stabilization circuit | |
| JPH11265983A (ja) | 半導体装置 | |
| US4786881A (en) | Amplifier with integrated feedback network | |
| JPH08274248A (ja) | 超広帯域集積回路装置 | |
| JPS6348855A (ja) | モノリシツク化マイクロ波集積回路 | |
| JP3196752B2 (ja) | 半導体集積回路装置とその製造方法 | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
| JP3414601B2 (ja) | 半導体装置 | |
| JP2002184900A (ja) | 多層高周波パッケージ基板 | |
| JPH0936611A (ja) | モノリシックマイクロ波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |