JPH0936611A - モノリシックマイクロ波集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 高周波性能が改善され、また、能動素子の温
度上昇が少いＭＭＩＣを提供すること。 【解決手段】 コプレーナ線路で形成されたマイクロ波
伝送線路や能動素子、受動素子が半絶縁性半導体基板の
上面に形成され、能動素子１５の下方に位置する半導体
基板１１のその裏面部分の少なくとも一部を薄くし、こ
の薄くなった裏面に金属膜層２０を形成し、かつ、半絶
縁性半導体基板１１に設けた貫通穴Ｈに形成した金属膜
ｍによって、半導体基板１１上面の接地導体１８と半導
体基板１１裏面の金属膜層２０とを電気的に接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コプレーナ線路を用い
て構成するモノリシックマイクロ波集積回路（以下ＭＭ
ＩＣという）に関する。

【０００２】

【従来の技術】コプレーナ線路を用いた従来のＭＭＩＣ
について、マイクロ波増幅器を構成した場合を例にとり
図２で説明する。

【０００３】２１は半絶縁性半導体基板である。半絶縁
性半導体基板２１の一端に入力線路２２が形成され、入
力線路２２に入力側整合回路２３が接続されている。ま
た、入力側整合回路２３に増幅用能動素子である電界効
果トランジスタ（以下ＦＥＴという）２４が接続されて
いる。また、ＦＥＴ２４の出力側には出力側整合回路２
５が接続され、出力側整合回路２５に出力線路２６が接
続されている。なお、入力線路２２や入力側、出力側の
各整合回路２３、２５、そして出力線路２６は、ストリ
ップ導体とそれに隣接する接地導体２７からなり、いわ
ゆるコプレーナ線路で構成されている。

【０００４】上記したようなコプレーナ線路で構成され
たＭＭＩＣには、次のような利点がある。

【０００５】ａ）半絶縁性半導体基板２１の厚さに関係
なく、ミリ波など高い周波数まで使用できる。マイクロ
ストリップ線路でＭＭＩＣを構成した場合は、特性イン
ピーダンスが基板の厚さに関係するため、回路の占有面
積や使用周波数などの制約から基板の厚さを自由に選択
できない。

【０００６】ｂ）半絶縁性半導体基板の表面に接地導体
が形成されている。したがってＦＥＴなどの能動素子や
インダクタ、キャパシタなどの受動素子を、半絶縁性半
導体基板表面の接地導体で容易に接地できる。マイクロ
ストリップ線路で構成した場合は、半絶縁性半導体基板
の裏面に接地導体がある。したがって、半導体基板の表
面に形成された素子を裏面の接地導体に接続する場合、
半導体基板の表面と裏面を結ぶ穴を設け、その内壁をメ
ッキするビアホールなどが必要となる。このようなビア
ホールの形成は、半絶縁性半導体基板が厚くなると困難
になる。

【０００７】

【発明が解決しようとする課題】上記したようにコプレ
ーナ線路で構成したＭＭＩＣは、ミリ波など高い周波数
において利点が多い。しかし、コプレーナ線路を用いた
ＭＭＩＣで電力増幅器を構成すると次のような問題があ
る。

【０００８】ａ）電力増幅器は、大きな出力を得る必要
がありゲート幅が大きいＦＥＴが用いられる。ＦＥＴの
ゲート幅が大きいと、ＦＥＴの周囲長が大きくなる。こ
のため図３に示すように、ＦＥＴが形成される領域を３
１で示すと、コプレーナ線路の接地導体パターン３２が
ＦＥＴの領域３１の外側を大きく迂回する形になる。し
たがって、接地電流が矢印Ｙのように流れ、高周波電流
の流れが阻害される。

【０００９】ｂ）電力増幅器に使用されるＦＥＴは、消
費電力が大きく発生する熱量も大きい。したがって半絶
縁性半導体基板が厚いと熱伝導が悪くなり、ＦＥＴ部の
温度が上昇しＦＥＴの信頼性が劣化する。

【００１０】本発明は、上記した欠点を解決するもの
で、コプレーナ線路を用いた場合に能動素子周辺におけ
る高周波電流の流れを改善し、また能動素子の温度上昇
を少なくしたＭＭＩＣを提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、ストリップ導
体と接地導体からなるコプレーナ形マイクロ波伝送線
路、およびこのマイクロ波伝送線路に接続される能動素
子が半絶縁性半導体基板の上面に形成されたモノリシッ
クマイクロ波集積回路において、前記能動素子の下方に
位置する前記半絶縁性半導体基板のその裏面部分の少な
くとも一部を薄くし、かつ、前記半絶縁性半導体基板の
薄くなった裏面に金属膜層を形成し、そして、前記半絶
縁性半導体基板に設けた貫通穴に形成した金属膜によっ
て、前記半絶縁性半導体基板上面の前記接地導体と前記
半絶縁性半導体基板裏面の前記金属膜層とを電気的に接
続している。

【００１２】また、金属膜が形成された貫通穴が、能動
素子を挟んでその入力側と出力側に設けられている。

【００１３】また、能動素子の入力電極とリード線で接
続される接続パターンが半絶縁性半導体基板の上面に設
けられ、前記リード線の下方に位置する接地導体の部分
に貫通穴が形成されている。

【００１４】

【作用】上記した構成によれば、能動素子の下方に位置
する半絶縁性半導体基板のその裏面部分の少なくとも一
部が薄くされ、また、半絶縁性半導体基板の薄くなった
裏面に金属膜層が形成されている。そして、半絶縁性半
導体基板に設けた貫通穴部分の金属膜によって、半絶縁
性半導体基板上面の接地導体と半絶縁性半導体基板裏面
の金属膜層とを電気的に接続している。この場合、接地
電流は、貫通穴に形成した金属膜や半絶縁性半導体基板
裏面の金属膜層を経て、能動素子を挟んで位置する接地
導体間に流れる。したがって、半絶縁性半導体基板の表
面で能動素子の外側を迂回する場合に比較して、接地電
流の流れる回路が短くなる。このため、高周波電流が流
れやすくなり、高周波特性が改善される。また、半絶縁
性半導体基板の厚さが能動素子の下部で薄くなっている
ため、能動素子で発生した熱は、半絶縁性半導体基板裏
面の金属膜層を通して伝導し、能動素子の温度上昇が抑
えられる。

【００１５】また、能動素子の入力電極とリード線で接
続される接続パターンが半絶縁性半導体基板の上面に設
けられる場合、接続パターンと入力電極間即ちリード線
の下方に位置する接地導体の部分に貫通穴を形成してい
る。この場合、接続パターンの外側に貫通穴を形成する
構成より、能動素子を挟んで位置する接地導体間を結ぶ
回路の距離が短くなる。これにより高周波電流の流れが
容易になる。

【００１６】

【実施例】本発明の一実施例について図１を参照して説
明する。

【００１７】１１は半絶縁性半導体基板で、半絶縁性半
導体基板１１の一端に入力線路１２が形成され、入力線
路１２に入力側整合回路１３が接続されている。また、
入力側整合回路１３に接続パターン１４が接続されてい
る。そして接続パターン１４に増幅用能動素子のＦＥＴ
１５が接続されている。ＦＥＴ１５は、出力電極のドレ
インＤや接地電極のソースＳ、そして入力電極となる複
数のゲートＧで構成されている。そして、接続パターン
１４とゲートＧ間がそれぞれリード線Ｌで結ばれてい
る。また、ＦＥＴ１５の出力電極であるドレインＤは出
力側整合回路１６に接続され、出力側整合回路１６に出
力線路１７が接続されている。

【００１８】上記した入力線路１２や整合回路１３、１
６、そして出力線路１７はそれぞれ、ストリップ導体と
それに隣接する接地導体１８で形成され、いわゆるコプ
レーナ線路で構成されている。また、ＦＥＴ１５のソー
スＳは接地導体１８に接続されている。また、整合回路
１３、１６の入力側や出力側などには、ストリップ導体
を跨ぐ形の接続片ｌによって接地導体１８同士が接続さ
れている。

【００１９】なお、ＦＥＴ１５の下部に位置する半絶縁
性半導体基板１１は、裏面がエッチングされ、ＦＥＴ１
５の各電極の配列方向に沿い長円形の穴１９が設けられ
ている。したがって、半絶縁性半導体基板１１はＦＥＴ
１５の下方部分で薄くなっている。また穴１９の面には
蒸着などで金属膜層２０が形成されている。

【００２０】そして、接続パターン１４とゲートＧ間を
結ぶリード線Ｌの下方の接地導体１８部分、および、ド
レインＤに沿った接地導体１８部分に、半絶縁性半導体
基板１１を貫通する複数の貫通穴Ｈがそれぞれ形成され
ている。貫通穴Ｈの内壁には金属膜ｍを設け、ビアホー
ルを形成している。そして、半絶縁性半導体基板１１上
面の接地導体１８と裏面の金属膜層２０とをビアホール
で接続している。この場合、ＦＥＴ１５を挟んで位置す
る接地導体１８は、ビアホールや裏面の金属膜層２０を
通して接続される。

【００２１】なお、半絶縁性半導体基板１１裏面に形成
される金属膜層２０は、穴１９の部分だけでなく、半絶
縁性半導体基板１１裏面の全体に亘って形成してもよ
い。また、能動素子としてＦＥＴの場合で説明している
が、これ以外の素子を使用する場合でも同様である。

【００２２】

【発明の効果】本発明によれば、コプレーナ線路を用い
た場合でも、高周波性能が改善され、また、能動素子の
温度上昇を少なくするＭＭＩＣを実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す概略構成図である。

【図２】従来例を示す概略構成図である。

【図３】従来例を説明する図である。

【符号の説明】

１１…半絶縁性半導体基板 １２…入力線路 １３…入力側整合回路 １４…接続パターン １５…ＦＥＴ １６…出力側整合回路 １７…出力線路 １８…接地導体 １９…穴 ２０…金属膜層 Ｄ…ドレイン Ｇ…ゲート Ｓ…ソース Ｈ…貫通穴 Ｌ…リード線 ｌ…接続片 ｍ…金属膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ストリップ導体と接地導体からなるコプ
   レーナ形マイクロ波伝送線路、およびこのマイクロ波伝
   送線路に接続される能動素子が半絶縁性半導体基板の上
   面に形成されたモノリシックマイクロ波集積回路におい
   て、前記能動素子の下方に位置する前記半絶縁性半導体
   基板のその裏面部分の少なくとも一部を薄くし、かつ、
   前記半絶縁性半導体基板の薄くなった裏面に金属膜層を
   形成し、そして、前記半絶縁性半導体基板に設けた貫通
   穴に形成した金属膜によって、前記半絶縁性半導体基板
   上面の前記接地導体と前記半絶縁性半導体基板裏面の前
   記金属膜層とを電気的に接続したことを特徴とするモノ
   リシックマイクロ波集積回路。
2. 【請求項２】 金属膜が形成された貫通穴が、能動素子
   を挟んでその入力側と出力側に設けられたことを特徴と
   する請求項１記載のモノリシックマイクロ波集積回路。
3. 【請求項３】 能動素子の入力電極とリード線で接続さ
   れる接続パターンが半絶縁性半導体基板の上面に設けら
   れ、前記リード線の下方に位置する接地導体の部分に貫
   通穴が形成されたことを特徴とする請求項１記載のモノ
   リシックマイクロ波集積回路。