JP2654248B2 - 共平面アンテナ - Google Patents
共平面アンテナInfo
- Publication number
- JP2654248B2 JP2654248B2 JP2319917A JP31991790A JP2654248B2 JP 2654248 B2 JP2654248 B2 JP 2654248B2 JP 2319917 A JP2319917 A JP 2319917A JP 31991790 A JP31991790 A JP 31991790A JP 2654248 B2 JP2654248 B2 JP 2654248B2
- Authority
- JP
- Japan
- Prior art keywords
- coplanar
- line
- metal conductor
- antenna
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguide Aerials (AREA)
- Electrodes Of Semiconductors (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、周波数変換、または増幅作用を持つトラン
ジスタを通して給電を行う共平面アンテナに関する。
ジスタを通して給電を行う共平面アンテナに関する。
［従来の技術］ 第５図は、周波数変換または増幅作用を持つトランジ
スタを給電点に直接接続した従来の共平面アンテナの構
成例を示している。誘電体基板５の上表面一面にスロッ
ト線路１とその両端部でスロット線路１の第一金属導体
６と第二金属導体７とを交流的に短絡するチップキャパ
シタ２、３よりアンテナの放射器が形成されている。点
線にて図示するように、誘電体基板５の裏面5aに配置さ
れたパッケージ封入型トランジスタ４の端子８、９は、
各々誘電体基板５を貫通して形成された２つのスルーホ
ール（不図示）に挿通され、スロット線路１の第一金属
導体６に端子８が接続され、第二金属導体７に端子９が
接続される。一方、トランジスタ４の端子10は、上記裏
面5aに形成される給電用マイクロストリップライン11に
接続されている。パッケージ封入型トランジスタ４が誘
電体基板５の裏面に配置されるのは、トランジスタ４の
封入パッケージの物理的形状がアンテナの電磁界特性に
影響を与えるのを抑え、また給電用マイクロストリップ
ライン11との接続を容易にするためである。
スタを給電点に直接接続した従来の共平面アンテナの構
成例を示している。誘電体基板５の上表面一面にスロッ
ト線路１とその両端部でスロット線路１の第一金属導体
６と第二金属導体７とを交流的に短絡するチップキャパ
シタ２、３よりアンテナの放射器が形成されている。点
線にて図示するように、誘電体基板５の裏面5aに配置さ
れたパッケージ封入型トランジスタ４の端子８、９は、
各々誘電体基板５を貫通して形成された２つのスルーホ
ール（不図示）に挿通され、スロット線路１の第一金属
導体６に端子８が接続され、第二金属導体７に端子９が
接続される。一方、トランジスタ４の端子10は、上記裏
面5aに形成される給電用マイクロストリップライン11に
接続されている。パッケージ封入型トランジスタ４が誘
電体基板５の裏面に配置されるのは、トランジスタ４の
封入パッケージの物理的形状がアンテナの電磁界特性に
影響を与えるのを抑え、また給電用マイクロストリップ
ライン11との接続を容易にするためである。
第５図において、パッケージ封入型トランジスタ４を
線形領域で動作させた場合には、入出力信号の増幅作用
を、また、パッケージ封入型トランジスタ４を非線形領
域で動作させ、かつ、パッケージ封入型トランジスタ４
の端子10にローカル信号を加えた場合には、信号と周波
数変換作用を当該トランジスタ４で得る。例えば、パッ
ケージ封入型トランジスタ４を電界効果型トランジスタ
（以下FETとする）にて構成した場合、端子８、端子
９、端子10をFET4′のソース、ゲート、ドレイン端子と
すれば、アンテナの放射器で受信したRF信号はFET4′の
ソース８′−ゲート９′端子間に印加される。この時、
FET4′のドレイン10′−ソース８′間電圧を非線形領域
にバイアスし、ローカル信号を給電用マイクロストリッ
プライン11を介してFET4′のドレイン端子10′に印加す
ることで、RF信号を周波数変換したIF信号がドレイン端
子10′にて得られ、得られたIF信号は給電用マイクロス
トリップライン11を介して取り出すことができる。
線形領域で動作させた場合には、入出力信号の増幅作用
を、また、パッケージ封入型トランジスタ４を非線形領
域で動作させ、かつ、パッケージ封入型トランジスタ４
の端子10にローカル信号を加えた場合には、信号と周波
数変換作用を当該トランジスタ４で得る。例えば、パッ
ケージ封入型トランジスタ４を電界効果型トランジスタ
（以下FETとする）にて構成した場合、端子８、端子
９、端子10をFET4′のソース、ゲート、ドレイン端子と
すれば、アンテナの放射器で受信したRF信号はFET4′の
ソース８′−ゲート９′端子間に印加される。この時、
FET4′のドレイン10′−ソース８′間電圧を非線形領域
にバイアスし、ローカル信号を給電用マイクロストリッ
プライン11を介してFET4′のドレイン端子10′に印加す
ることで、RF信号を周波数変換したIF信号がドレイン端
子10′にて得られ、得られたIF信号は給電用マイクロス
トリップライン11を介して取り出すことができる。
［発明が解決しようとする課題］ マイクロ波システムの小型化には、一般に、小型、軽
量なモノリシックマイクロ波集積回路の適用が考えられ
る。このモノリシックマイクロ波集積回路（以下MMICと
する）と上述の共平面アンテナを同製作プロセスで一体
的に形成することは、これを用いたシステムの小型化に
大きく貢献する。しかしながら、上述の構成をモノリシ
ック集積回路製作技術を用い、半導体基板に形成する場
合、半導体基板の両面に回路パターンを製作する必要が
あり、回路製作プロセスおよび回路実装が複雑化すると
いう問題点がある。また、当該トランジスタをアンテナ
放射器と同一の半導体基板面上に構成すれば、回路製作
プロセスは容易になるが、アンテナ放射器内にトランジ
スタを配置することとなり、トランジスタの電極金属導
体および給電線路が当該共平面アンテナの電磁界特性に
影響を与えるといった問題が起きる。特に、波長が短い
ミリ波領域ではこの影響は顕著に現れる。
量なモノリシックマイクロ波集積回路の適用が考えられ
る。このモノリシックマイクロ波集積回路（以下MMICと
する）と上述の共平面アンテナを同製作プロセスで一体
的に形成することは、これを用いたシステムの小型化に
大きく貢献する。しかしながら、上述の構成をモノリシ
ック集積回路製作技術を用い、半導体基板に形成する場
合、半導体基板の両面に回路パターンを製作する必要が
あり、回路製作プロセスおよび回路実装が複雑化すると
いう問題点がある。また、当該トランジスタをアンテナ
放射器と同一の半導体基板面上に構成すれば、回路製作
プロセスは容易になるが、アンテナ放射器内にトランジ
スタを配置することとなり、トランジスタの電極金属導
体および給電線路が当該共平面アンテナの電磁界特性に
影響を与えるといった問題が起きる。特に、波長が短い
ミリ波領域ではこの影響は顕著に現れる。
本発明はこのような問題点を解決するためになされた
もので、トランジスタの電極金属導体および給電線路が
当該共平面アンテナの電磁界特性に及ぼす影響を最小限
に抑え、かつ製作が容易な共平面アンテナを提供するこ
とを目的とする。
もので、トランジスタの電極金属導体および給電線路が
当該共平面アンテナの電磁界特性に及ぼす影響を最小限
に抑え、かつ製作が容易な共平面アンテナを提供するこ
とを目的とする。
［課題を解決するための手段］ 本発明は、半導体基板上に形成され両端を交流的に短
絡または開放した共平面線路と、 上記半導体基板上に形成された給電用共平面線路と、 上記共平面線路および上記給電用共平面線路内に電極
金属導体パターンを形成したトランジスタと、を備えた
ことを特徴とする。
絡または開放した共平面線路と、 上記半導体基板上に形成された給電用共平面線路と、 上記共平面線路および上記給電用共平面線路内に電極
金属導体パターンを形成したトランジスタと、を備えた
ことを特徴とする。
［作用］ 半導体基板上に形成されたトランジスタの電極パター
ンを同半導体基板上に形成された共平面アンテナの放射
器である共平面線路および給電用共平面線路の構成部分
として用いることは、当該トランジスタの形状が当該共
平面アンテナの電磁界特性に与える影響を最小限に抑
え、さらに同半導体基板上の給電用共平面線路との接続
を容易にするように作用する。この半導体基板単一面上
構成は、当該共平面アンテナとMMICが同一のモノリシッ
ク半導体集積回路製作プロセスで容易に一体形成可能と
なるように作用し、マイクロ波システム、特にアダプテ
ィブアレーアンテナシステムなどの小型、軽量化を実現
する。
ンを同半導体基板上に形成された共平面アンテナの放射
器である共平面線路および給電用共平面線路の構成部分
として用いることは、当該トランジスタの形状が当該共
平面アンテナの電磁界特性に与える影響を最小限に抑
え、さらに同半導体基板上の給電用共平面線路との接続
を容易にするように作用する。この半導体基板単一面上
構成は、当該共平面アンテナとMMICが同一のモノリシッ
ク半導体集積回路製作プロセスで容易に一体形成可能と
なるように作用し、マイクロ波システム、特にアダプテ
ィブアレーアンテナシステムなどの小型、軽量化を実現
する。
［実施例］ 第１の実施例 本発明の共平面アンテナの一実施例であり第１図に示
す共平面アンテナは、用いるトランジスタの信号単一方
向性により受信のみを行う。
す共平面アンテナは、用いるトランジスタの信号単一方
向性により受信のみを行う。
第１図において、厚さｈ、誘電率εｒの半導体基板15
の上表面には、金属導体18及び19が適宜な隙間をあけて
形成され、この隙間にてスロット線路１を形成してい
る。
の上表面には、金属導体18及び19が適宜な隙間をあけて
形成され、この隙間にてスロット線路１を形成してい
る。
スロット線路１の延在方向の中央部にて、金属導体18
の側面18aの一部を金属導体19方向へ凸形状に突出さ
せ、この凸形状部分にてFETのソース電極12を形成す
る。金属導体19は、上記ソース電極12に対面する部分に
て所定幅の隙間により二つに分割されている。FETのゲ
ート電極13は、その両端が二分割された金属導体19の、
ソース電極12に対面する隙間開口部端に各々接続され、
上記金属導体19の隙間部分においても、対面するソース
電極12との間でスロット線路１の構成部分となるよう、
配置されている。又、金属導体19を二分割している上記
隙間の中央部分には、左右の金属導体19に接触しない状
態で半導体基板15上にFETのドレイン電極14が形成さ
れ、これら金属導体19及びドレイン電極14にてコプレー
ナ線路16を形成している。
の側面18aの一部を金属導体19方向へ凸形状に突出さ
せ、この凸形状部分にてFETのソース電極12を形成す
る。金属導体19は、上記ソース電極12に対面する部分に
て所定幅の隙間により二つに分割されている。FETのゲ
ート電極13は、その両端が二分割された金属導体19の、
ソース電極12に対面する隙間開口部端に各々接続され、
上記金属導体19の隙間部分においても、対面するソース
電極12との間でスロット線路１の構成部分となるよう、
配置されている。又、金属導体19を二分割している上記
隙間の中央部分には、左右の金属導体19に接触しない状
態で半導体基板15上にFETのドレイン電極14が形成さ
れ、これら金属導体19及びドレイン電極14にてコプレー
ナ線路16を形成している。
二分割されたそれぞれの金属導体19のスロット線路１
の両端部分に対応する箇所には、金属導体19の上表面に
適宜な幅の絶縁体20が形成され、この絶縁体20の上表面
には金属導体18が、図示するように、スロット線路１を
超えて延在形成され、金属導体18−絶縁体20−金属導体
19構造キャパシタ（以下MIMキャパシタという）を構成
する。このMIMキャパシタは、上記FETのDCバイアスを分
離、交流的に短絡する。
の両端部分に対応する箇所には、金属導体19の上表面に
適宜な幅の絶縁体20が形成され、この絶縁体20の上表面
には金属導体18が、図示するように、スロット線路１を
超えて延在形成され、金属導体18−絶縁体20−金属導体
19構造キャパシタ（以下MIMキャパシタという）を構成
する。このMIMキャパシタは、上記FETのDCバイアスを分
離、交流的に短絡する。
又、スロット線路１の長さLsは、受信周波数における
管内波長λｇの半波長で与えられる。
管内波長λｇの半波長で与えられる。
このように上記FETのソース電極金属導体12、ゲート
電極金属導体13構造をそのままスロット線路１の構成部
分として用い、給電点においてもスロット線路構造を維
持することで、FETの物理的形状が共平面アンテナの特
性に与える影響を抑えることができる。
電極金属導体13構造をそのままスロット線路１の構成部
分として用い、給電点においてもスロット線路構造を維
持することで、FETの物理的形状が共平面アンテナの特
性に与える影響を抑えることができる。
さらに、上記FETのドレイン電極金属導体14は、半導
体基板15の表面上に形成されたコプレーナ線路16の中心
部に配置された中心導体であり、ゲート電極金属導体13
は、コプレーナ線路16の外側接地導体に直接接続されて
おり、容易に当該共平面アンテナの出力信号を取り出す
ことを可能にしている。
体基板15の表面上に形成されたコプレーナ線路16の中心
部に配置された中心導体であり、ゲート電極金属導体13
は、コプレーナ線路16の外側接地導体に直接接続されて
おり、容易に当該共平面アンテナの出力信号を取り出す
ことを可能にしている。
このように構成される共平面アンテナの動作を説明す
ると、上記FETを線形領域にバイアスすれば、FETの増幅
作用により、ゲート、ソース電極間の受信信号の増幅信
号をドレイン電極14よりコプレーナ線路16を介して取り
出すことができる。
ると、上記FETを線形領域にバイアスすれば、FETの増幅
作用により、ゲート、ソース電極間の受信信号の増幅信
号をドレイン電極14よりコプレーナ線路16を介して取り
出すことができる。
又、FETを非線形領域（非飽和領域）にバイアスし、
コプレーナ線路16を介してドレイン電極14にローカル信
号を印加することで、当該FETで受信信号の周波数変換
を行い、その出力信号をドレイン電極14よりコプレーナ
線路16を介して取り出すことができる。このように本共
平面アンテナは、FETの単一方向性により、出力端子側
からアンテナ放射器側への信号の漏洩抑圧にも優れ、不
要ふく射も妨げる利点もある。
コプレーナ線路16を介してドレイン電極14にローカル信
号を印加することで、当該FETで受信信号の周波数変換
を行い、その出力信号をドレイン電極14よりコプレーナ
線路16を介して取り出すことができる。このように本共
平面アンテナは、FETの単一方向性により、出力端子側
からアンテナ放射器側への信号の漏洩抑圧にも優れ、不
要ふく射も妨げる利点もある。
第２図に第１図の等価回路図を示す。コプレーナ線路
16からFETのドレイン電極金属導体14、ゲート電極金属
導体13に接続され、FETのソース電極金属導体12、ゲー
ト電極金属導体13は、各々スロット線路１を構成する金
属導体18、19に接続される。スロット線路１の両端部分
でMIMキャパシタ17により金属導体18、19は交流的に短
絡されている。
16からFETのドレイン電極金属導体14、ゲート電極金属
導体13に接続され、FETのソース電極金属導体12、ゲー
ト電極金属導体13は、各々スロット線路１を構成する金
属導体18、19に接続される。スロット線路１の両端部分
でMIMキャパシタ17により金属導体18、19は交流的に短
絡されている。
第２の実施例 本発明の第２の実施例であり第３図に示す共平面アン
テナは、用いるトランジスタの信号単一方向性により送
信のみを行う。第３図において、第１図に示す構成部分
と同じ構成部分については同じ符号を付し、その説明を
省略する。21、22、23は、各々FETのドレイン、ゲー
ト、ソース電極金属導体であり、その形状及び構成は第
１の実施例にて説明したものと同様であるが、金属導体
18に形成される突出部はドレイン電極金属導体21とな
り、コプレーナ線路16に形成される金属導体がソース電
極金属導体23となる。
テナは、用いるトランジスタの信号単一方向性により送
信のみを行う。第３図において、第１図に示す構成部分
と同じ構成部分については同じ符号を付し、その説明を
省略する。21、22、23は、各々FETのドレイン、ゲー
ト、ソース電極金属導体であり、その形状及び構成は第
１の実施例にて説明したものと同様であるが、金属導体
18に形成される突出部はドレイン電極金属導体21とな
り、コプレーナ線路16に形成される金属導体がソース電
極金属導体23となる。
第１の実施例の場合と同様に、FETのドレイン電極金
属導体21、ゲート電極金属導体22構造をそのままスロッ
ト線路１の構成部分として用い、給電点においてもスロ
ット線路構造を維持し、FETの物理的形状が共平面アン
テナの特性に与える影響を抑えている。さらに、ゲート
電極金属導体22は、コプレーナ線路16の外側接地導体に
直接接続されており、容易に当該共平面アンテナへの給
電を可能にしている。この時、アンテナ放射器としての
スロット線路１の入力抵抗がFETの負荷抵抗となる。
属導体21、ゲート電極金属導体22構造をそのままスロッ
ト線路１の構成部分として用い、給電点においてもスロ
ット線路構造を維持し、FETの物理的形状が共平面アン
テナの特性に与える影響を抑えている。さらに、ゲート
電極金属導体22は、コプレーナ線路16の外側接地導体に
直接接続されており、容易に当該共平面アンテナへの給
電を可能にしている。この時、アンテナ放射器としての
スロット線路１の入力抵抗がFETの負荷抵抗となる。
このように構成される共平面アンテナの動作を説明す
ると、FETを非線形領域にバイアス、即ちゲート、ソー
ス電極間電圧をピンチオフ電圧とし、コプレーナ線路16
を介してソース電極23にIF信号とローカル信号を印加す
ることで、FETの周波数変換作用により、スロット線路
１よりRF信号を放射することができる。
ると、FETを非線形領域にバイアス、即ちゲート、ソー
ス電極間電圧をピンチオフ電圧とし、コプレーナ線路16
を介してソース電極23にIF信号とローカル信号を印加す
ることで、FETの周波数変換作用により、スロット線路
１よりRF信号を放射することができる。
第４図に第３図の等価回路図を示す。コプレーナ線路
16がFETのソース電極23に接続され、FETのドレイン電極
21、ゲート電極22は、各々スロット線路１を構成する金
属導体18、19に接続される。スロット線路１の両端部分
でMIMキャパシタ17により金属導体18、19は交流的に短
絡されている。
16がFETのソース電極23に接続され、FETのドレイン電極
21、ゲート電極22は、各々スロット線路１を構成する金
属導体18、19に接続される。スロット線路１の両端部分
でMIMキャパシタ17により金属導体18、19は交流的に短
絡されている。
［発明の効果］ 以上詳述したように本発明によれば、半導体基板上に
形成されたトランジスタの電極金属導体パターンを同半
導体基板上に形成された共平面アンテナの放射器である
共平面線路および給電用共平面線路の一部として構成す
ることにより、トランジスタの電極金属導体および給電
用線路が共平面アンテナの電磁界特性に及ぼす影響を最
小限に抑え、製作が容易な半導体基板単一面上構成の共
平面アンテナを実現することができる。また、当該共平
面アンテナはモノリシック集積回路製作技術で形成され
るため、MMICとの一体形成が容易に可能であり、システ
ム全体の小型軽量化および製造コストの低減に寄与する
ことができる。
形成されたトランジスタの電極金属導体パターンを同半
導体基板上に形成された共平面アンテナの放射器である
共平面線路および給電用共平面線路の一部として構成す
ることにより、トランジスタの電極金属導体および給電
用線路が共平面アンテナの電磁界特性に及ぼす影響を最
小限に抑え、製作が容易な半導体基板単一面上構成の共
平面アンテナを実現することができる。また、当該共平
面アンテナはモノリシック集積回路製作技術で形成され
るため、MMICとの一体形成が容易に可能であり、システ
ム全体の小型軽量化および製造コストの低減に寄与する
ことができる。
第１図は本発明の共平面アンテナの第１の実施例を示す
斜視図、第２図は第１図の等価回路図、第３図は本発明
の共平面アンテナの第２の実施例を示す斜視図、第４図
は第３図の等価回路図、第５図は従来の共平面アンテナ
の斜視図である。 １……スロット線路、15……半導体基板、 16……コプレーナ線路、 17……MIMキャパシタ、 18,19……金属導体。
斜視図、第２図は第１図の等価回路図、第３図は本発明
の共平面アンテナの第２の実施例を示す斜視図、第４図
は第３図の等価回路図、第５図は従来の共平面アンテナ
の斜視図である。 １……スロット線路、15……半導体基板、 16……コプレーナ線路、 17……MIMキャパシタ、 18,19……金属導体。
Claims (1)
- 【請求項１】半導体基板上に形成され両端を交流的に短
絡または解放した共平面線路と、 上記半導体基板上に形成された給電用共平面線路と、 上記共平面線路および上記給電用共平面線路内に電極金
属導体パターンを形成したトランジスタと、を備えたこ
とを特徴とする共平面アンテナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2319917A JP2654248B2 (ja) | 1990-11-21 | 1990-11-21 | 共平面アンテナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2319917A JP2654248B2 (ja) | 1990-11-21 | 1990-11-21 | 共平面アンテナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04188904A JPH04188904A (ja) | 1992-07-07 |
| JP2654248B2 true JP2654248B2 (ja) | 1997-09-17 |
Family
ID=18115676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2319917A Expired - Fee Related JP2654248B2 (ja) | 1990-11-21 | 1990-11-21 | 共平面アンテナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654248B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535429B2 (en) | 2006-05-25 | 2009-05-19 | Panasonic Corporation | Variable slot antenna and driving method thereof |
| US7538736B2 (en) | 2006-05-25 | 2009-05-26 | Panasonic Corporation | Variable slot antenna and driving method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5328234B2 (ja) * | 2008-06-20 | 2013-10-30 | 新日本無線株式会社 | 集積回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3971032A (en) * | 1975-08-25 | 1976-07-20 | Ball Brothers Research Corporation | Dual frequency microstrip antenna structure |
| JPS555860A (en) * | 1978-06-29 | 1980-01-17 | Seiko Epson Corp | Two tone color serial printer |
| ATE56107T1 (de) * | 1980-11-17 | 1990-09-15 | Ball Corp | Integrierter monolithischer mikrowellenschaltkreis mit integraler antennenanordnung. |
| JPS63136409U (ja) * | 1986-10-27 | 1988-09-07 | ||
| JPH02244803A (ja) * | 1989-03-16 | 1990-09-28 | Fujitsu Ltd | 平面アンテナ付き電子回路 |
-
1990
- 1990-11-21 JP JP2319917A patent/JP2654248B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535429B2 (en) | 2006-05-25 | 2009-05-19 | Panasonic Corporation | Variable slot antenna and driving method thereof |
| US7538736B2 (en) | 2006-05-25 | 2009-05-26 | Panasonic Corporation | Variable slot antenna and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04188904A (ja) | 1992-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5352998A (en) | Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate | |
| US6396342B1 (en) | Microwave amplifier generating distortion-reduced high output microwave power | |
| JP3278348B2 (ja) | マイクロ波半導体装置 | |
| US11075178B2 (en) | RF power amplifier pallet | |
| JP3045074B2 (ja) | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール | |
| JPS6349402B2 (ja) | ||
| JPH0421203A (ja) | モノリシックマイクロ波ミリ波アレイアンテナモジュール | |
| JP2654248B2 (ja) | 共平面アンテナ | |
| US20020089385A1 (en) | Planar dielectric integrated circuit | |
| US6169301B1 (en) | Planar dielectric integrated circuit | |
| EP0817275B1 (en) | High-frequency FET | |
| JP3051430B2 (ja) | マイクロ波集積回路 | |
| JPS6255721B2 (ja) | ||
| US10637410B2 (en) | Amplification device and electromagnetic wave irradiating device | |
| Komaru et al. | 1 watt compact Ka-band MMIC power amplifiers using lumped element matching circuits | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPH0763121B2 (ja) | モノリシツクマイクロ波集積回路 | |
| JPH0313103A (ja) | モノリシック・マイクロ波集積回路 | |
| JP3096046B2 (ja) | マイクロ波半導体装置 | |
| JPH0774557A (ja) | マイクロ波半導体装置 | |
| JPS5846569Y2 (ja) | 超高周波トランジスタ増幅器回路 | |
| EP0456207A2 (en) | Input matching circuit and method for adjusting the same | |
| JPH06318805A (ja) | 高周波半導体装置 | |
| JPH0817291B2 (ja) | マイクロ波回路 | |
| JPH10335954A (ja) | 広帯域フィードバック増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |