KR20210125553A - 고주파 반도체 증폭기 - Google Patents

고주파 반도체 증폭기 Download PDF

Info

Publication number
KR20210125553A
KR20210125553A KR1020217029113A KR20217029113A KR20210125553A KR 20210125553 A KR20210125553 A KR 20210125553A KR 1020217029113 A KR1020217029113 A KR 1020217029113A KR 20217029113 A KR20217029113 A KR 20217029113A KR 20210125553 A KR20210125553 A KR 20210125553A
Authority
KR
South Korea
Prior art keywords
inductor
matching
transistor
double harmonic
frequency
Prior art date
Application number
KR1020217029113A
Other languages
English (en)
Other versions
KR102587455B1 (ko
Inventor
요시노부 사사키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20210125553A publication Critical patent/KR20210125553A/ko
Application granted granted Critical
Publication of KR102587455B1 publication Critical patent/KR102587455B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

본 발명에 따른 고주파 반도체 증폭기는, 반도체 기판 상에 형성된 게이트 전극, 소스 전극, 및 드레인 전극을 가지는 트랜지스터와, 트랜지스터의 입력 측 기본파 정합용의 정합 회로와, 반도체 기판 상에 형성되고, 일단이 트랜지스터의 게이트 전극에, 타단이 정합 회로에 접속된 제 1 인덕터와, 반도체 기판 상에 형성되고 일단이 단락된 용량과, 반도체 기판 상에 형성되고, 일단이 트랜지스터의 게이트 전극에, 타단이 용량의 타단에 접속된 제 2 인덕터를 구비하고 있다. 제 2 인덕터는, 2배파의 주파수에 있어서 용량과 직렬 공진하고, 제 1 인덕터와 감극성의 상호 인덕턴스를 나타냄과 아울러, 제 1 인덕터와 입력 측 2배파 정합용 유도 회로를 형성한다.

Description

고주파 반도체 증폭기
이 발명은, 고주파 반도체 증폭기에 관한 것이다.
동작 시의 저소비 전력화, 즉 고효율화는 반도체 증폭기에 있어서의 기본적인 과제이다. 마이크로파를 넘는 고주파로 전력을 증폭하는 고주파 반도체 증폭기에 있어서의, 이 과제에 대한 회로면에서의 어프로치의 하나로, 반도체가 증폭하는 신호의 주파수(이하, 기본파)의, 배수에 해당하는 주파수(이하, 고조파)에 있어서, 반도체로부터 예상한 주변 회로의 임피던스의 제어에 의해 고효율 동작을 달성하는 수법, 이른바 고조파 처리가 있다. 여기서, 고조파 중에서도 기본파의 2배의 주파수에 해당하는, 2배파에서의 제어가 특히 중요하다.
예를 들면, 반도체 칩 상의 트랜지스터의 게이트 근방에, MIM(Metal　Insulator　Metal) 캐패시터와, 전송 선로에 의해 구성된 인덕터로 이루어지는, 2배파 공진 회로를 접속하여 입력 2배파를 제어하는 것에 의해, 고주파 반도체 증폭기의 고효율화를 도모하는 수법이, 예를 들면 특허 문헌 1에 공개되어 있다.
인덕터를 전송 선로로 구성한 경우, 트랜지스터의 전극 근방에 큰 면적을 차지한다. 그래서 실제의 반도체 제품에 있어서는, 인덕터를 스파이럴 인덕터(spiral inductor)로 구성하는 것으로, 소망하는 인덕턴스를 보다 작은 면적으로 실현하여 반도체 칩의 면적을 저감하고, 코스트를 저감한 사례가 비특허 문헌 1에 나타나 있다.
[특허 문헌 1] 일본 특개 2013－118329호 공보
도 9 내지 도 14에, 상기한 입력 2배파의 제어 기술이 적용된, 종래의 고주파 반도체 증폭기의 예를 나타낸다. 종래의 고주파 반도체 증폭기는, 패키지(12)에 봉지된, 휴대전화 기지국용의, 1단 증폭기이다.
또한 도면에 있어서, 동일한 부호를 부여한 것은, 동일 또는 이것에 상당하는 것으로, 이것은 명세서의 전문(全文)에 있어서 공통되는 것이다.
도 9와 도 10에, 종래의 고주파 반도체 증폭기의 단면도와 상면도(a top view)를 나타낸다. 도 9는 도 10의 화살표 A로부터 본, 종래의 고주파 반도체 증폭기의 단면도이다. 도 10은 종래의 고주파 반도체 증폭기의 상면도이다. 종래의 고주파 반도체 증폭기의 패키지 내의 실장 상황을 나타내기 위해, 도 9에 있어서의 캡(12c)은, 도 10에는 도시되어 있지 않다.
도 9에 나타내는 바와 같이, 패키지(12)는, 금속 플레이트(12a), 절연체(12b), 캡(12c), 및 리드(10), (14)로 구성되어 있다.
절연체(12b)는 세라믹으로 이루어지는 프레임체이며, 경납땜(brzing)에 의해 금속 플레이트(12a)의 상면(upper surface)에 접하여 고정되어 있다.
리드(10) 및 (14)는, 구리 합금 등의 박판으로 형성되어 있고, 경납땜에 의해 절연체(12b)의 상면에 고정되어 있다. 절연체(12b) 및 금속 플레이트(12a)에 형성되는 패키지의 내부는, 접착제(도시하지 않음)를 이용하여 캡(12c)에 의해 봉지되어 있다. 캡(12c)은, 재료가 세라믹이다.
리드(10)는, 종래의 고주파 반도체 증폭기로의 고주파 전력의 입력용 리드이며, 게이트 바이어스 단자를 겸하고 있다. 리드(14)는, 종래의 고주파 반도체 증폭기에 의해 증폭된 고주파 전력의 출력용 리드이며, 드레인 바이어스 단자를 겸하고 있다.
칩 T1은 SiC(Silicon　Carbide) 기판의 상면에, GaN(Gallium　Nitride)을 주재료로 하는 반도체층을 에피택셜 성장시킨 반도체 기판의 소편(小片)이며, 칩 T1의 상면에는, 게이트 전극, 소스 전극, 및 드레인 전극을 갖는 트랜지스터(도 9, 10에는 도시하지 않음)가 형성되어 있다. 이 트랜지스터는 고주파 특성이 뛰어난 HEMT(High　Electron　Mobility　Transistor)이다.
칩 P1은, 칩 T1에 형성된 트랜지스터의 입력 측의 기본파를 정합하는 정합 회로(프리매치(pre-match)용 회로)의 일부를 형성한 GaAs를 주재료로 하는 반도체 기판의 소편이다. 칩 T1 및 칩 P1은, 땜납(solder), 도전성 접착제 등의 접합재(도시하지 않음)에 의해, 금속 플레이트(12a)의 상면에 고정되고, 전기적으로 접속되어 있다.
금속 플레이트(12a)는, 그 상면에 탑재된 칩 T1에서 발생하는 열을 금속 플레이트(12a)의 이면에 전달하는 방열판의 역할을 하고 있다. 금속 플레이트(12a)의 이면은, 종래의 고주파 반도체 증폭기의 접지 단자의 역할을 하고, 칩 T1, 및 칩 P1에 대해 그라운드 전위를 준다.
리드(10) 및 칩 P1은, 와이어 W11~W15에 의해 접속되어 있다. P1 및 칩 T1은, 와이어 W21~W25에 의해 접속되어 있다. 칩 T1 및 리드(14)는, 와이어 W31~W35에 의해 접속되어 있다.
도 10에 나타내는 바와 같이, 입력용의 리드(10)와 칩 P1을 접속하는 와이어 W11 내지 W15는 상면으로부터 보아 대략 평행으로 배치되어 있다. 칩 P1과 칩 T1을 접속하는 와이어 W21 내지 W25는 상면으로부터 보아 대략 평행으로 배치되어 있다. 칩 T1과 출력용의 리드(14)를 접속하는 와이어 W31 내지 W35는 상면으로부터 보아 대략 평행으로 배치되어 있다.
도 11은, 종래의 고주파 반도체 증폭기의 내부를 상면으로부터 본 상세도이다. 칩 P1의 상면에, 입력 측 기본파 정합용의 정합 회로 MC1~MC5가 배치되어 있다. 기본파 정합 회로 MC1~MC5는, 각각 독립한 출력 측의 본딩 패드(bonding pad)를 갖고, 입력 측에 공통이 되는 신호 입력용의 와이어 본딩 패드 PP를 가지고 있다.
트랜지스터 Tr1~Tr5는, 칩 T1의 상면에 형성되어 있고, HEMT 셀을 형성하고 있다. 또한 본 명세서에 있어서의 HEMT 셀이라는 것은 트랜지스터 근방에서 게이트 전극이 서로 접속된 단위 Tr의 묶음(cluster)을 나타내는 것으로 한다. 트랜지스터 Tr1~Tr5는 각각 독립한 게이트 전극에 연결되어 있는 본딩 패드와, 드레인 전극에 연결되어 있는 공통의 신호 출력용의 와이어 본딩 패드 TT를 가지고 있다.
칩 T1의 상면에는, 2배파 정합용 인덕터 L1~L5, 2배파 정합용 용량 C1~C5로 이루어지는 2배파 단락 회로가 배치되어 있다. 2배파 정합용 인덕터 L1~L5의 일단은 트랜지스터 Tr1~Tr5의 게이트에 접속되고, 타단은 2배파 정합용 용량 C1~C5의 일단에 접속되어 있다. 2배파 정합용 용량 C1~C5의 타단은, 칩 T1에 형성된 이면에 연결되는 VIA를 통하여, 접지되어 있다. 2배파 정합용 인덕터 L1~L5, 및 2배파 정합용 용량 C1~C5는 직렬로 접속되어 있다.
도 12는, 도 11의 접속점 IN1로부터 OUT1에 이르는 경로의 등가 회로이다. 칩 T1 상에 형성된 2배파 정합용 인덕터 L1과 2배파 정합용 용량 C1은, 2배파 부근의 주파수에서 공진하는 2배파 단락 회로를 형성하고 있다. 상술의 고효율화는, 트랜지스터의 게이트로부터 예상한 2배파의 임피던스의 반사 계수의 크기를 개략 1(전반사)로 하고, 반사 계수의 위상을 적절히 설정하는 것으로 실현된다.
여기서, 전반사는 2배파 단락 회로가 공진에 의해 이상적으로 0Ω이 되었을 경우에게만 실현되는 것이지만, 실용 상은 기본파의 임피던스와 비교하여 2배파 단락 회로의 임피던스가 1/5 이하로 되면, 고효율화에 일정 이상의 효과가 있다는 것을 부기해 둔다.
도 13은, 드레인 효율의 입력 2배파 반사 위상 의존성을 나타내는 도면이다. 도 12에 있어서의 경로 IN1로부터 OUT1에 이르는 전력 증폭기의 드레인 효율을, 트랜지스터 Tr1의 게이트 전극으로부터 접속점 IN1 방향을 본 2배파 임피던스의 반사 계수의 크기를 개략 1(전반사)로 한 상태에서 반사 위상을 변화시켜서 시뮬레이션하고 있다. 다만, 이 시뮬레이션에서는, 게이트 전극으로부터 본 해당 반사 계수의 크기와 위상을 이상적으로 변화시키고 있고, 도 12의 2배파 정합용 인덕터 L1과 2배파 정합용 용량 C1은 포함되지 않았다.
도 13의 종축은 증폭기의 드레인 효율을 나타내고, 횡축은 게이트 전극으로부터 신호원 측, 즉 접속점 IN1 방향, 을 본 2배파 임피던스의 반사 위상을 나타내고 있다. 도 13에 나타나는 바와 같이, 증폭기의 드레인 효율은 게이트로부터 본 2배파 반사 위상에 의해 변화한다. 일반적으로 180°부근에서 최대치를 나타내고, 본 시뮬레이션에 있어서도 170°~190°에서 최대 효율이 얻어지고 있다.
한편, 실제의 회로의 임피던스는 주파수 특성을 가진다. 도 14는 종래의 고주파 반도체 증폭기에 있어서의 입력 측 임피던스의 궤적을 나타내는 도면이다. 구체적으로는, 도 12의 등가 회로에 있어서, 트랜지스터 Tr1의 게이트 전극으로부터 접속점 IN1의 방향을 본 임피던스의 주파수 의존성을 나타낸 벡터 궤적이다.
여기서, 고주파 반도체 증폭기로 전력 증폭을 행하도록 하는 기본파의 대역의 하한 주파수를 fl, 상한 주파수를 fh, 이들의 센터 주파수를 fc로 한다. 또 2배파 대역의 하한 주파수를 2fl(fl의 2배의 주파수), 상한 주파수를 2fh(fh의 2배의 주파수), 이들의 센터 주파수를 2fc로 한다. 본 시뮬레이션에 있어서, fl=3.4GHz, fh=3.6GHz이다.
도 14에 있어서, 기본파 대역의 주파수 fl, fc, fh에 있어서의 임피던스를 마커(marker)로 나타내고 있지만, 이들 임피던스는 거의 한 점에 모여있다. 즉 주파수 특성이 작은 것을 나타내고 있다. 한편, 2배파 대역의 주파수 2fl, 2fc, 2fh에 있어서의 임피던스도 마커로 나타내고 있지만, 2배파의 임피던스의 궤적은 기본파 대역과 비교해서 마커의 간격이 상당히 넓다.
즉 고조파에서의 임피던스의 주파수 의존성은, 기본파에 있어서의 임피던스의 주파수 의존성과 비교해 큰 것을 알 수 있다. 이 넓어짐(spread)은, 도 13에 나타낸 최대 효율이 얻어지는 범위를 일탈하고 있다.
이 때문에, 목적으로 하는 대역 내 전반에 걸쳐 고효율 동작을 할 수 없다고 하는 과제가 있다.
본 발명에 따른 고주파 반도체 장치는, 반도체 기판에 형성된, 게이트 전극, 소스 전극, 및 드레인 전극을 가지는 트랜지스터와, 트랜지스터의 입력 측 기본파 정합용의 정합 회로와, 반도체 기판 상에 형성되고, 일단이 상기 트랜지스터의 게이트 전극에, 타단이 상기 정합 회로에 접속된 제 1 인덕터와, 반도체 기판 상에 형성되고, 일단이 단락된 용량과, 반도체 기판 상에 형성되고, 일단이 트랜지스터의 게이트 전극에, 타단이 용량의 타단에 접속된 제 2 인덕터를 구비하고 있다.
제 2 인덕터는, 2배파의 주파수에 있어서 용량과 직렬 공진하고, 제 1 인덕터와 감극성(subtractive polarity)의 상호 인덕턴스를 나타냄과 더불어, 제 1 인덕터와 입력 측 2배파 정합용 상호 유도 회로를 형성한다.
이 발명은 상기와 같은 문제점을 해소하기 위해서 된 것으로, 넓은 주파수 대역에서 고효율인 전력 증폭이 가능한 고주파 반도체 증폭기의 제공을 목적으로 한다.
도 1은 본 발명의 실시의 형태 1에 따른 고주파 반도체 증폭기의 내부를 상면으로부터 본 상세도이다.
도 2는 도 1의 접속점 IN1로부터 OUT1에 이르는 경로의 등가 회로의 도면이다.
도 3은 본 발명의 동작을 설명하기 위한 등가 회로도이다.
도 4는 도 2에 있어서의 기본파 회로, 및 2배파 단락 회로의 임피던스의 주파수 의존성을 나타낸 도면이다.
도 5는 n의 주파수 의존성을 나타내는 도면이다.
도 6은 본 발명의 실시의 형태 1에 따른 고주파 반도체 증폭기에 있어서의 입력 측 임피던스의 궤적을 나타내는 도면이다.
도 7은 본 발명의 실시의 형태 2에 따른 고주파 반도체 증폭기의 내부를 상면으로부터 본 상세도이다.
도 8은 도 7의 Tr2 근방의 확대도이다.
도 9는 종래의 고주파 반도체 증폭기의 단면도이다.
도 10은 종래의 고주파 반도체 증폭기의 상면도이다.
도 11은 종래의 고주파 반도체 증폭기의 내부를 상면으로부터 본 상세도이다.
도 12는 도 11의 접속점 IN1로부터 OUT1에 이르는 경로의 등가 회로이다.
도 13은 드레인 효율의 입력 2배파 반사 위상 의존성을 나타내는 도면이다.
도 14는 종래의 고주파 반도체 증폭기에 있어서의 입력 측 임피던스의 궤적을 나타내는 도면이다.
실시의 형태 1.
본 발명의 실시의 형태 1에 따른 고주파 반도체 증폭기에 대해, 도 1 내지 도 6을 이용하여 설명한다. 이하, 도면을 참조하면서, 본 발명의 실시 형태에 대해 설명한다.
도 1은, 본 발명의 실시의 형태 1에 따른 고주파 반도체 증폭기의 내부를 상면으로부터 본 상세도이다. 도 11을 이용하여 먼저 설명한 종래의 고주파 반도체 증폭기와의 큰 차이는, 칩 T1 상에 서로 감극성의 상호 인덕턴스를 나타내고, 입력 측 2배파 정합용 상호 유도 회로를 형성하는, 2배파 정합용 인덕터 L11~L15, 및 기본파 회로용 인덕터 L21~L25를 가지고 있는 것이다.
종래의 고주파 반도체 증폭기와 같이, 칩 T1은 SiC(Silicon　Carbide) 기판의 상면에, GaN(Gallium　Nitride)를 주재료로 하는 반도체층을 에피택셜 성장시킨 반도체 기판의 소편이다.
칩 T1의 상면에는 게이트 전극, 소스 전극, 및 드레인 전극을 가지는 트랜지스터 Tr1~Tr5가 형성되어 있다. 이 트랜지스터는 고주파 특성이 뛰어난 HEMT(High　Electron　Mobility　Transistor)이다. 즉, 트랜지스터 Tr1~Tr5는, GaN계 HEMT이다.
칩 P1은, 트랜지스터 Tr1~Tr5의 입력 측 기본파를 정합하는 정합 회로(프리매치용 회로)를, GaAs 기판 상에 형성한 칩이다.
기본파 회로용 인덕터 L21~L25는 칩 T1 상에 형성되어 있고, 일단이 트랜지스터 Tr1~Tr5의 게이트 전극에 접속되어 있고, 와이어 W21~W25를 통하여 칩 P1에 형성된 입력 측 기본파 정합용의 정합 회로 MC1~MC5에 타단이 접속되어 있다.
2배파 정합용 용량 C11~C15는 칩 T1 상에 형성되어 있고, 일단은 칩 T1에 형성된 칩 T1의 이면에 도통하는 VIA를 통하여 단락되어 있다.
2배파 정합용 인덕터 L11~L15는 칩 T1 상에 형성되어 있고, 일단은 트랜지스터 Tr1~Tr5의 게이트 전극에 접속되고, 타단은 용량 C11~C15의 타단에 접속되어 있다.
즉, 2배파 정합용 인덕터 L11~L15와 2배파 정합용 용량 C11~C15와 VIA는 직렬로 접속되고, 거의 2배파의 주파수에 있어서 직렬 공진하도록 구성되어 있고, 2배파 단락 회로를 형성하고 있다.
2배파 정합용 인덕터 L11~L15 및 기본파 회로용 인덕터 L21~L25는, 단위 면적당의 인덕터를 높여 반도체의 면적을 축소할 수 있도록, 소용돌이 형상의 전송 선로인 스파이럴 인덕터를 구성하고 있다.
2배파 정합용 인덕터 L11~L15 및 기본파 회로용 인덕터 L21~L25는, 소용돌이 부분에서 전송 선로가 근접하도록 소용돌이를 중첩하고, 또한 칩 상면으로부터 보아 소용돌이의 감는 방향이 반대로 되도록 배치되어 있다.
따라서, 2배파 정합용 인덕터 L11~L15 및 기본파 회로용 인덕터 L21~L25는, 감극성의 상호 인덕턴스를 나타내고, 입력 측 2배파 정합용 상호 유도 회로를 형성하고 있다.
도 2는, 도 1의 접속점 IN1로부터 OUT1에 이르는 경로의 등가 회로이며, 본 발명의 실시의 형태 1에 따른 고주파 반도체 증폭기의 일부를 추출한 것이다.
앞에서도 기술한 바와 같이, 2배파 정합용 인덕터 L11과 2배파 정합용 용량 C11은 직렬로 접속되어 있고, 2배파 정합용 용량 C11의 일단은 접지되어 있다. 2배파 정합용 인덕터 L11의 인덕턴스 값과 2배파 정합용 용량 C11의 용량값은, 2배파의 주파수에서 공진하고, 거의 단락하도록 설정되어 있다.
또한, 단락이란 이상적은 0Ω이지만, 실용 상은 기본파의 임피던스와 비교하여 2배파 단락 회로의 임피던스가 1/5 이하가 되면, 고효율화에 일정 이상의 효과가 있다는 것을 부기해 둔다.
2배파 정합용 인덕터 L11 및 기본파 회로용 인덕터 L21은, 입력 측 2배파 정합용 상호 유도 회로를 형성하고 있다. 즉, 기본파 회로용 인덕터 L21과 2배파 정합용 인덕터 L11에, 동시에 게이트로부터 전력이 입력된 경우에, 감극성의 상호 인덕턴스를 나타내도록 배치되어 있다.
기본파 회로용 인덕터 L21은 와이어 W21의 일단에 접속되어 있다. 와이어 W21의 타단에는 션트 접속된(shunt-connected) 용량 Cp1, 및 병렬 접속된 용량 Cs1 및 저항 Rs1이 접속되어 있다. 용량 Cp1, Cs1, 및 저항 Rs1은 칩 P1 상에 형성되어 있고, 정합 회로 MC1을 구성하고 있다. 저항 Rs1은, 기본파보다 낮은 주파수에 있어서의 동작의 안정성을 높이고, 용량 Cs1은 기본파에서의 저항값을 내리는 목적으로 이용되고 있다.
용량 Cp1 및 기본파 회로용 인덕터 L21 및 와이어 W21은, 입력 측의 기본파에 대한 프리매치 회로로서 동작한다. 패키지 외부의 트랜스미션 라인 TL1은, 임피던스 변환기로서 동작한다.
도 3은, 본 발명의 동작을 설명하기 위한 등가 회로도이다. 도 3(a)은, 도 1의 접속점 IN1로부터 OUT1에 이르는 경로의 등가 회로이며, 도 2의 설명에 필요한 부분만을 간략하게 나타낸 것이다.
먼저 설명한 바와 같이 기본파 회로용 인덕터 L21과 2배파용 인덕터 L11은 입력 측 2배파 정합용 상호 유도 회로를 형성하고 있고, 서로 감극성의 상호 인덕턴스를 나타낸다. 이것을 L11, L21의 도트(dot)로 나타낸다.
2배파용 인덕터 L11에 흐르는 전류를 i1, 기본파 회로용 인덕터 L21에 흐르는 전류를 i2로 한다. 또, L11의 인덕턴스값을 L(L11), L21의 인덕턴스값을 L(L21), 상호 인덕턴스값을 -M로 한다.
도 3(b)은, 도 3(a)를 커플링이 없는 인덕터로 치환 구성한 경우의 등가 회로도이다. 기본파 인덕터 L21a의 인덕턴스값은 L(L21)＋M, 2배파 인덕터 L11a의 인덕턴스값은 L(L11)＋M, 인덕터 M1의 인덕턴스값은 -M가 된다.
도 3(b)로부터 분명한 바와 같이 인덕터 M1에는 전류 i1과 전류 i2의 양쪽이 흐른다. 여기서, 도 3(c)에 나타내는 바와 같이, 전류 i1만이 흐르는 인덕터 M1b와, 전류 i2만이 흐르는 인덕터 M1a에, 인덕터 M1을 가상적으로 분할하는 것을 생각한다.
도 3(c)에 있어서, 인덕터 L21a와 인덕터 M1a의 직렬 접속을 인덕터 L21b, 인덕터 L11a와 인덕터 M1b의 직렬 접속을 인덕터 L11b로 하면, 도 3(a)와 도 3(c)의 비교로부터, 도 3(c)의 L21b, L11b는, 도 3(a)의 L21, L11에 상당하다는 것을 알 수 있다.
인덕터 M1a의 인덕턴스값을 L(M1a), 인덕터 LM1b의 인덕턴스값을 L(M1b)로 하면, 도 3(b)의 노드 N1과, 도 3(c)의 노드 N11 및 N12는 동일한 전위이므로, L(M1a), L(M1b)는 i1, i2 및 M을 이용하여 다음과 같이 나타낼 수가 있다.
L(M1a)=－(i1＋i2)/i2×M,
L(M1b)=－(i1＋i2)/i1×M.
여기서 n=i2/i1로 하면, 바로 전의 L(M1a), L(M1b)는 n을 이용하여
L(M1a)=－(1＋1/n)×M,
L(M1b)=－(1＋n)×M
로 나타낼 수가 있다.
그러면, 기본파 인덕터 측에 흐르는 전류 i2는 n을 이용하여 n×i1로 나타낼 수 있으므로, 도 3(c)에 있어서의 기본파 인덕턴스 L21b의 인덕턴스값 L(L21b)는,
L(L21b)=L(L21a)＋L(M1a)=L(L21)―(1/n)×M,
2배파 인덕턴스 L11b의 인덕턴스값 L(L11b)는,
L(L11b)=L(L11a)＋L(M1b)=L(L11)－n×M
로 나타낼 수가 있다.
도 4는, 도 2에 있어서의 트랜지스터 Tr1의 게이트로부터 본 기본파 회로, 및 2배파 단락 회로의 임피던스의 주파수 의존성을 나타낸 도면이다. 도면 중에 있어서, 실선은 기본파 회로의 임피던스를, 파선은 2배파 단락 회로의 임피던스를 나타내고 있다. 다만, 기본파 회로용 인덕터 L21과 2배파 정합용 인덕터 L11이 상호 인덕턴스를 가지는 경우, 기본파 회로, 2배파 단락 회로 단독으로의 임피던스 계산을 할 수 없기 때문에, 상호 인덕턴스는 없는 것으로 한 상태에서 계산을 실시하고 있다. 이 때문에, 도 2와는 약간의 차이가 있지만, 회로 임피던스의 개략의 움직임을 파악할 수 있다.
도 5는, n의 주파수 의존성을 나타내는 도면이다. 도 5(a)는 n의 극좌표 상에서의 궤적을 나타낸 도면이며, 도 5(b)는 2배파 주파수 부근에 있어서의 n의 실부의 주파수 특성을 나타낸 도면이다.
도 5(a)에 있어서 fc에서의 n의 위치를 나타낸다. 기본파에 있어서의, 트랜지스터의 게이트로부터 기본파 정합 회로에 흐르는 고주파 전류와, 트랜지스터의 게이트로부터 2배파 단락 회로에 흐르는 고주파 전류를 비교하면, 도 4에 나타나는 바와 같이 2배파 단락 회로의 임피던스가 높고 거의 전류가 흐르지 않기 때문에, n의 값은 크다. 또 기본파에 있어서, 기본파 정합 회로를 예상하는 임피던스는 유도성이며, 2배파 단락 회로를 예상하는 임피던스는 용량성이므로, n의 실부의 부호는 음이다.
한편, 도 4에 나타나는 바와 같이, 기본파로부터 주파수가 높아져 2배파에 가까워짐에 따라, 용량성인 2배파 단락 회로의 임피던스는 낮아져 가고, 트랜지스터의 게이트로부터 2배파 단락 회로에 흐르는 고주파 전류가 증가해 간다. 2배파 단락 회로의 임피던스는 그 공진 주파수에서 최소가 되고, 2배파를 넘으면 유도성이 되어 절대치는 높게 되어 간다. 따라서 도 5(a)에 나타나는 바와 같이, 주파수의 상승에 따라 n의 궤적은 음의 값으로부터 제로 부근을 통과하고, 양의 방향으로 움직인다.
2배파 주파수 부근에서는, 도 5(a)에 나타나는 바와 같이 n의 허부는 거의 없고, 도 5(b)에 나타나는 바와 같이, n의 실부는 주파수에 대해서 단조 증가이다. 따라서, 대역의 하한(2fl)에 있어서의 인덕턴스 L11b에 대해, 대역의 상한(2fh)에 있어서의 인덕턴스 L11b는 작아진다. 이 때문에, L11b와 C11에 의한 공진 주파수는, 대역의 하한(2fl)에서는 낮고, 대역의 상한(2fh)에서는 높아진다. 즉, 트랜지스터의 게이트로부터 예상한 2배파의 임피던스의 반사 계수의 위상 변화를 억제한다. 또한, 여기에서도 fl=3.4GHz, fh=3.6GHz이다.
도 6은 본 발명의 실시의 형태 1에 따른 고주파 반도체 증폭기에 있어서의 입력 측 임피던스의 궤적을 나타내는 도면이다. 도 6에 나타난 2fl과 2fh에 있어서의 임피던스의 간격은, 도 14에 나타난 2fl와 2fh에 있어서의 임피던스의 간격과 비교하여 좁은 것을 알 수 있다. 즉, 2배파에 있어서의 임피던스의 위상 변화가 가깝고, 고효율을 유지할 수 있는 주파수 대역이 넓어지고 있는 것을 나타내고 있다.
이상과 같이, 본 발명의 실시의 형태 1에 있어서의 반도체 장치는, 반도체 기판 T1 상에 형성된, 게이트 전극, 소스 전극, 및 드레인 전극을 가지는 트랜지스터 Tr1과, 트랜지스터 Tr1의 입력 측 기본파 정합용의 정합 회로 MC1과, 반도체 기판 T1 상에 형성되고, 일단이 트랜지스터 Tr1의 게이트 전극에 접속되고, 타단이 정합 회로 MC1에 접속된 제 1 인덕터 L21과, 반도체 기판 T1 상에 형성되고, 일단이 단락된 용량 C11과, 반도체 기판 T1 상에 형성되고, 일단이 트랜지스터 Tr1의 게이트 전극에 접속되고, 타단이 용량 C11의 타단에 접속된, 제 2 인덕터 L11를 구비하고 있고, 제 2 인덕터 L11은, 2배파의 주파수에 있어서 용량 C11과 직렬 공진하고, 제 1 인덕터 L21과 감극성의 상호 인덕턴스를 나타내고, 입력 측 2배파 정합용 상호 유도 회로를 형성하고 있다.
이러한 구성에 의하면, 공진 회로를 구성하는 제 1 인덕터 L21에 대해 감극성의 상호 인덕턴스를 제 2 인덕터 L11을 통하여 트랜지스터 Tr1의 게이트 전극과 기본파 정합용의 정합 회로 MC1을 접속했으므로, 트랜지스터 Tr1의 게이트로부터 본 2배파 임피던스의 넓어짐(spread)을 억제할 수 있고, 목적으로 하는 대역 내 전반에 걸쳐 고효율 동작이 가능하게 되는 효과를 얻을 수 있다.
또한, 실시의 형태 1에 있어서, 소망하는 n을 실현할 수 있는 회로의 일례를 나타냈지만, 주파수의 증가에 따라 음의 값으로부터 양의 방향으로 움직이는 n을 실현할 수 있는 회로이면 회로 구성의 제약은 없다.
실시의 형태 2.
본 발명의 실시의 형태 2에 따른 고주파 반도체 증폭기의 구성을, 도 7, 8을 이용하여 설명한다. 실시의 형태 1과의 차이점은 제 1 인덕터, 및 제 2 인덕터의 구성이며, 그 외의 부분은 공통이다.
도 1에 나타낸 실시의 형태 1에 따른 고주파 반도체 증폭기에서는, 2배파 정합용 인덕터 L11 및 기본파 회로용 인덕터 L21로 이루어지는 입력 측 2배파 정합용 상호 유도 회로가, 게이트 피더(gate feeder) 배선 GF1과 근접하고 있다. 이 때문에 동작 주파수가 높아지면, 트랜지스터 Tr1을 구성하는 각 기본 트랜지스터에 대한 영향이 언밸런스가 된다.
구체적으로는, 도 1에 있어서, 게이트 피더 배선 GF1과 2배파 정합용 인덕터 L11의 접속점으로부터 보아 아래 방향에서는, 게이트 피더 배선 GF1과 2배파 정합용 인덕터 L11의 거리가 근접하고 있고, 커플링이 발생한다. 한편, 도 1에 있어서, 게이트 피더 배선 GF1과 인덕터 L11의 접속점으로부터 보아 위 방향에서는, 게이트 피더 배선 GF1과 2배파 정합용 인덕터 L11의 거리는, 아래 방향과 비교하여 떨어져 있고, 커플링의 영향은 작다.
이와 같이 입력 측 2배파 정합용 상호 유도 회로와, 각 기본 트랜지스터의 거리가 균일하지 않기 때문에, 트랜지스터 Tr1의 동작이 언밸런스가 되어, 특성이 저하한다고 하는 문제가 있었다.
도 7은, 본 발명의 실시의 형태 2에 따른 고주파 반도체 증폭기의 내부를 상면으로부터 본 상세도이다. 도 8은, 도 7의 Tr2 근방의 확대도이다. 여기에서는 접속점 IN2로부터 OUT2에 이르는 경로를 예를 들어 설명한다.
실시의 형태 1과 같이, 칩 T1은 SiC(Silicon　Carbide) 기판의 상면에, GaN(Gallium　Nitride)을 주재료로 하는 반도체층을 에피택셜 성장시킨 반도체 기판의 소편이다.
칩 T1의 상면에는 게이트 전극, 소스 전극, 및 드레인 전극을 가지는 트랜지스터 Tr1~Tr5가 형성되어 있다. 이 트랜지스터는 고주파 특성이 뛰어난 HEMT(High　Electron　Mobility　Transistor)이다. 즉, 트랜지스터 Tr1~Tr5는, GaN계 HEMT이다.
2배파 정합용 용량 C11~C15는 칩 T1 상에 형성되어 있다. 2배파 정합용 용량 C1~C6의 일단은, 칩 T1에 형성된 칩 T1의 이면에 도통하는 VIA를 통하여 단락되어 있다.
트랜지스터 Tr2의 게이트 전극은, 게이트 피더 배선 GF2에 의해 서로 접속되어 있다.
2배파 정합용 인덕터 L121은, 일단이 트랜지스터 Tr2의 게이트 전극에 접속되고, 타단은 2배파 정합용 용량 C2의 타단에 접속되어 있다. 2배파 정합용 인덕터 L121과 2배파 정합용 용량 C2는, 대략 2배파의 주파수에 있어서 공진하도록 구성되어 있고, 2배파 단락 회로를 형성하고 있다.
2배파 정합용 인덕터 L122는, 일단이 트랜지스터 Tr2의 게이트 전극에 접속되고, 타단은 2배파 정합용 용량 C3의 타단에 접속되어 있다. 2배파 정합용 인덕터 L122와 2배파 정합용 용량 C3는, 대략 2배파의 주파수에 있어서 공진하도록 구성되어 있고, 2배파 단락 회로를 형성하고 있다.
기본파 회로용 인덕터 L221은, 일단이 트랜지스터 Tr2의 게이트 전극에 접속되고, 타단은 와이어 W22를 통하여 기본파 정합용의 정합 회로 MC2에 접속되어 있다. 기본파 회로용 인덕터 L222는, 일단이 트랜지스터 Tr2의 게이트 전극에 접속되고, 타단은 와이어 W22를 통하여 기본파 정합용의 정합 회로 MC2에 접속되어 있다.
도 7, 8에 나타내는 바와 같이, 2배파 정합용 인덕터 L121과 기본파 회로용 인덕터 L221은, 뒤섞인 형태(interlaced form)로 서로 근접하여 배치되어 있다. 그 배치는, 트랜지스터 Tr2의 게이트로부터 2배파 정합용 인덕터 L121를 따라 C2에 이르는 경로와, 트랜지스터 Tr2의 게이트로부터 기본파 회로용 인덕터 L221를 따라 와이어 W22에 이르는 경로가, 근접 부분에서 경로가 서로 반대 방향이 되도록 고안되어 있다.
이 때문에, 2배파 정합용 인덕터 L121과 기본파 회로용 인덕터 L221은 감극성의 상호 인덕턴스를 나타내고, 입력 측 2배파 정합용 상호 유도 회로를 형성한다.
마찬가지로, 2배파 정합용 인덕터 L122와 기본파 회로용 인덕터 L222도 감극성의 상호 인덕턴스를 나타내고, 입력 측 2배파 정합용 상호 유도 회로를 형성한다.
2배파 정합용 인덕터 L121, 및 기본파 회로용 인덕터 L221로 이루어지는 입력 측 2배파 정합용 상호 유도 회로와, 2배파 정합용 인덕터 L122, 및 기본파 회로용 인덕터 L222로 이루어지는 입력 측 2배파 정합용 상호 유도 회로에 있어서, 2배파 정합용 인덕터 인덕터 L121과 L122는 접속되어 있고, 기본파 회로용 인덕터 인덕터 L221과 L222는 접속되어 있다.
즉 1쌍의 입력 측 2배파 정합용 상호 유도 회로는 서로 접속되어 있다. 또, 2배파 정합용 인덕터 L121, 및 기본파 회로용 인덕터 L221로 이루어지는 입력 측 2배파 정합용 상호 유도 회로와, 2배파 정합용 인덕터 L122, 및 기본파 회로용 인덕터 L222로 이루지는 입력 측 2배파 정합용 상호 유도 회로는, 게이트의 길이 방향에 대해서 트랜지스터 Tr2의 중심을 통과하고 게이트의 폭 방향으로 연신하는 직선 B－B＇에 대해, 선대칭으로 배치되어 있다. 즉 1쌍의 입력 측 2배파 정합용 상호 유도 회로는 게이트의 폭 방향으로 연신하는 직선에 대해 선대칭으로 배치되어 있다.
2배파 정합용 인덕터 인덕터 L121 및 L122는, 게이트 피더 배선 GF2와 근접하고 있다. 그렇지만, 직선 B－B＇에 대해 대칭으로 배치되어 있기 때문에, 실시의 형태 1과 비교하여, 각 기본 트랜지스터와 인덕터의 거리의 차이는 작다. 이 때문에, 실시의 형태 1과 비교하여, 각 기본 트랜지스터간의 동작의 언밸런스를 억제할 수 있고, 고주파 반도체 증폭기의 특성이 향상한다. 다른 부분은 설명을 생략한다.
이상과 같이, 본 발명의 실시의 형태 2에 따른 고주파 반도체 증폭기는, 반도체 기판 T1 상에 형성된, 게이트 전극, 소스 전극, 및 드레인 전극을 가지는 트랜지스터 Tr2와, 트랜지스터 Tr2의 입력 측 기본파 정합용의 정합 회로 MC2와, 반도체 기판 T1 상에 형성된, 일단이 트랜지스터 Tr2의 게이트 전극에 접속되고, 타단이 정합 회로 MC2에 접속된 제 1 인덕터 L221 및 L222와, 반도체 기판 T1 상에 형성된, 일단이 단락된 용량 C2 및 C3를 구비한다.
또, 본 발명의 실시의 형태 2에 따른 고주파 반도체 증폭기는, 반도체 기판 T1 상에 형성되고, 일단이 트랜지스터 Tr2의 게이트 전극에 접속되고, 타단이 용량 C2의 타단에 접속된 제 2 인덕터 L121을 구비하고 있고, 제 2 인덕터 L121은, 2배파의 주파수에 있어서 용량 C2와 직렬 공진하고, 제 1 인덕터 L221와 감극성의 상호 인덕턴스를 나타내는 입력 측 2배파 정합용 상호 유도 회로를 형성하고 있다.
또한, 본 발명의 실시의 형태 2에 따른 고주파 반도체 증폭기는, 반도체 기판 T1 상에 형성되고, 일단이 트랜지스터 Tr2의 게이트 전극에 접속되고, 타단이 용량 C3의 타단에 접속된 제 2 인덕터 L122를 구비하고 있고, 제 2 인덕터 L122는, 2배파의 주파수에 있어서 용량 C2와 직렬 공진하고, 제 1 인덕터 L222와 감극성의 상호 인덕턴스를 나타내는 입력 측 2배파 정합용 상호 유도 회로를 형성하고 있다.
덧붙여, 본 발명의 실시의 형태 2에 따른 고주파 반도체 증폭기에서는, 인덕터 L121과 인덕터 L221이 서로 접속되어 있고, 인덕터 L122와 인덕터 L222가 서로 접속되어 있다. 인덕터 L121 및 인덕터 L221는 게이트의 폭 방향으로 연신하는 직선에 대해 선 대칭으로 배치되어 있고, 인덕터 L122 및 인덕터 L222는 게이트의 폭 방향으로 연신하는 직선에 대해 선대칭으로 배치되어 있다. 즉, 1쌍의 입력 측 2배파 정합용 상호 유도 회로가, 게이트의 폭 방향으로 연신하는 직선에 대해 선대칭으로 배치되고, 서로 접속되어 있다.
이러한 구성에 의하면, 실시의 형태 1에 나타난 고주파 반도체 증폭기와 마찬가지로, 실시의 형태 2에 따른 반도체 장치에 있어서는, 공진 회로를 구성하는 제 1 인덕터 L211 및 L212에 대해 감극성의 상호 인덕턴스를 제 2 인덕터 L121 및 L122를 통해 트랜지스터 Tr2의 게이트 전극과 기본파 정합용의 정합 회로 MC2를 접속했으므로, 트랜지스터 Tr2의 게이트로부터 본 2배파 임피던스의 넓어짐을 억제할 수 있고, 목적으로 하는 대역 내 전반에 걸쳐 고효율 동작이 가능하게 되는 효과를 얻을 수 있다.
또한, 실시의 형태 2에 따른 고주파 반도체 증폭기에 있어서는, 1쌍의 입력 측 2배파 정합용 상호 유도 회로를 트랜지스터 Tr2의 게이트의 길이 방향에 대한 중심을 통과하고, 게이트의 폭 방향으로 연신하는 직선 B－B＇에 대해, 선대칭으로 배치했다. 따라서, 실시의 형태 1과 비교하여, 각 기본 트랜지스터와 인덕터의 거리의 차이를 작게 할 수 있다. 이 때문에, 실시의 형태 1과 비교하여, 각 기본 트랜지스터간의 동작의 언밸런스를 억제할 수 있고, 고주파 반도체 증폭기의 특성을 더욱 향상시킬 수가 있다고 하는 효과를 얻을 수 있다.
또한, 본 명세서에서는, 본 발명에 따른 고주파 반도체 증폭기, 혹은 종래의 고주파 반도체 증폭기 전체에 있어서, 접속점 IN1로부터 OUT1에 이르는 경로, 혹은 접속점 IN2로부터 OUT2에 이르는 경로를 이용하여, 그 동작, 구성을 설명했지만, 접속점 INx로부터 OUTx(x는 1 내지 5 중의 어느 하나의 정수(整數))에 이르는 경로에서도, 그 동작, 구성은 마찬가지이다.
또 본 발명의 실시의 형태에 있어서, 트랜지스터는 SiC 기판 상에 형성된 GaN계 HEMT였지만, 기판 재료는 Si 등이라도 좋다. 또는 트랜지스터는 GaAs계나 Si계의 재료로 구성되어 있어도 좋고, 트랜지스터 구조는 MOSFET, MESFET나 HBT이라도 좋다.
본 발명은, 발명의 범위 내에 있어서 각 실시의 형태를 자유롭게 조합하는 것이나, 각 실시의 형태를 적의, 변형, 생략하는 것이 가능하다.
10, 14 리드, 12 패키지, 12a　금속 플레이트, 12b　절연체, 12c　캡, C1~C5, C11~C15　2배파 정합용 용량, L1~L5, L11~L15, L111~L152　2배파 정합용 인덕터, L21~L25, L211~L252　기본파 회로용 인덕터, MC1~MC5　정합 회로, T1　칩, Tr1~Tr5　트랜지스터, W11~W15, W21~W30, W31~W35　와이어.

Claims (3)

  1. 반도체 기판 상에 형성된, 게이트 전극, 소스 전극, 및 드레인 전극을 가지는 트랜지스터와,
    상기 트랜지스터의 입력 측 기본파 정합용의 정합 회로와,
    상기 반도체 기판 상에 형성되고, 일단이 상기 트랜지스터의 게이트 전극에, 타단이 상기 정합 회로에 접속된 제 1 인덕터와,
    상기 반도체 기판 상에 형성되고, 일단이 단락된 용량과,
    상기 반도체 기판 상에 형성되고, 일단이 상기 트랜지스터의 게이트 전극에, 타단이 상기 용량의 타단에 접속된 제 2 인덕터
    를 구비한 고주파 반도체 증폭기이며,
    상기 제 2 인덕터는, 2배파의 주파수에 있어서 상기 용량과 직렬 공진하고, 상기 제 1 인덕터와 감극성(subtractive polarity)의 상호 인덕턴스를 나타냄과 아울러, 상기 제 1 인덕터와 입력 측 2배파 정합용 상호 유도 회로를 형성하는 고주파 반도체 증폭기.
  2. 제 1 항에 있어서,
    상기 입력 측 2배파 정합용 상호 유도 회로는, 상기 게이트의 폭 방향으로 연신하는 직선에 대해 선대칭으로 배치되고, 서로 접속되어 있는 것을 특징으로 하는 고주파 반도체 증폭기.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 트랜지스터는, GaN계 HEMT인 것을 특징으로 하는 고주파 반도체 증폭기.
KR1020217029113A 2019-03-25 2019-03-25 고주파 반도체 증폭기 KR102587455B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/012471 WO2020194441A1 (ja) 2019-03-25 2019-03-25 高周波半導体増幅器

Publications (2)

Publication Number Publication Date
KR20210125553A true KR20210125553A (ko) 2021-10-18
KR102587455B1 KR102587455B1 (ko) 2023-10-10

Family

ID=72609673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217029113A KR102587455B1 (ko) 2019-03-25 2019-03-25 고주파 반도체 증폭기

Country Status (7)

Country Link
US (1) US11979117B2 (ko)
JP (1) JP6930680B2 (ko)
KR (1) KR102587455B1 (ko)
CN (1) CN113574797B (ko)
DE (1) DE112019007087B4 (ko)
TW (1) TWI727711B (ko)
WO (1) WO2020194441A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109227A (ja) * 2006-10-23 2008-05-08 Mitsubishi Electric Corp 高周波電力増幅器
JP2012257070A (ja) * 2011-06-09 2012-12-27 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ
JP2013118329A (ja) 2011-12-05 2013-06-13 Mitsubishi Electric Corp 高周波増幅器
KR20170119387A (ko) * 2016-04-19 2017-10-27 한국전자통신연구원 저전력 고주파 증폭기
KR20180065905A (ko) * 2016-12-08 2018-06-18 한국전자통신연구원 통신 장치의 임피던스 정합 회로

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117203A (en) * 1990-12-13 1992-05-26 General Electric Company Phase stable limiting power amplifier
US5276406A (en) * 1992-02-13 1994-01-04 Trontech, Inc. Low noise wide dynamic range amplifiers
JP3668610B2 (ja) 1998-04-10 2005-07-06 太陽誘電株式会社 高周波電力増幅回路
JP2002171138A (ja) * 2000-12-01 2002-06-14 Nec Corp マイクロ波電力増幅器
JP4601247B2 (ja) * 2002-12-26 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2005311579A (ja) * 2004-04-20 2005-11-04 Miyoshi Electronics Corp 半導体装置
JP2006005848A (ja) * 2004-06-21 2006-01-05 Sharp Corp 電力増幅器及び高周波通信装置
US8076994B2 (en) * 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
JP2010245819A (ja) * 2009-04-06 2010-10-28 Panasonic Corp 増幅回路
US8659359B2 (en) * 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
EP2584698A4 (en) * 2010-06-21 2013-10-16 Panasonic Corp HIGH FREQUENCY AMPLIFIER CIRCUIT
JP2012174996A (ja) 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5619055B2 (ja) * 2012-03-08 2014-11-05 株式会社東芝 高周波半導体増幅器
US9825597B2 (en) * 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
KR101924639B1 (ko) 2016-04-14 2018-12-03 한국전자통신연구원 고주파를 이용하여 무선 신호를 증폭하기 위한 회로
WO2017203571A1 (ja) * 2016-05-23 2017-11-30 三菱電機株式会社 電力増幅器
WO2017208328A1 (ja) * 2016-05-31 2017-12-07 三菱電機株式会社 高周波増幅器
US10432164B2 (en) 2016-12-08 2019-10-01 Electronics And Telecommunications Research Institute Impedance matching circuit of communication apparatus
US10003311B1 (en) * 2016-12-21 2018-06-19 Infineon Technologies Ag Compact class-F chip and wire matching topology
JP2018142827A (ja) * 2017-02-27 2018-09-13 三菱電機特機システム株式会社 半導体装置および電子機器
DE112018007051T5 (de) * 2018-02-09 2020-10-22 Mitsubishi Electric Corporation Verstärker

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109227A (ja) * 2006-10-23 2008-05-08 Mitsubishi Electric Corp 高周波電力増幅器
JP2012257070A (ja) * 2011-06-09 2012-12-27 Nippon Telegr & Teleph Corp <Ntt> トランスインピーダンスアンプ
JP2013118329A (ja) 2011-12-05 2013-06-13 Mitsubishi Electric Corp 高周波増幅器
KR20170119387A (ko) * 2016-04-19 2017-10-27 한국전자통신연구원 저전력 고주파 증폭기
KR20180065905A (ko) * 2016-12-08 2018-06-18 한국전자통신연구원 통신 장치의 임피던스 정합 회로

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
[비특허 문헌 1] 12011 IEEE MTT－S International Microwaｖe Symposium, "A 67% PAE, 100 W GaN Power Amplifier with On－Chip Harmonic Tuning Circuits for C－band Space Applications"

Also Published As

Publication number Publication date
TWI727711B (zh) 2021-05-11
KR102587455B1 (ko) 2023-10-10
DE112019007087T5 (de) 2021-12-09
TW202103439A (zh) 2021-01-16
US20220029591A1 (en) 2022-01-27
DE112019007087B4 (de) 2023-12-28
JPWO2020194441A1 (ja) 2021-09-13
WO2020194441A1 (ja) 2020-10-01
CN113574797B (zh) 2023-10-10
JP6930680B2 (ja) 2021-09-01
CN113574797A (zh) 2021-10-29
US11979117B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
CN109818582B (zh) 具有谐波陷波器的宽带功率放大器
JP5085179B2 (ja) Ｆ級増幅回路
JP5260801B2 (ja) 高周波増幅回路
CN108233881B (zh) 放大器电路和经封装的放大器电路
CN112913013B (zh) 晶体管电平输入和输出谐波终止
CN109889168B (zh) 具有谐波终止电路的放大器装置
KR20200091867A (ko) 결합된 기저대역, 기본 및 고조파 튜닝 네트워크를 갖는 rf 전력 증폭기
JP4936965B2 (ja) Ｆ級増幅回路
KR20200057732A (ko) 편향 스트립을 갖는 rf 증폭기 패키지
CN110829988A (zh) 具有宽带阻抗匹配的放大器和其制造方法
KR102587455B1 (ko) 고주파 반도체 증폭기
KR20180089873A (ko) 고출력 rf 트랜지스터 상의 매립형 고조파 종단
CN111989861B (zh) 高频功率放大器
JP6164722B2 (ja) 半導体装置
US20220293550A1 (en) Semiconductor device
TWI741782B (zh) 高頻放大器
CN108987379A (zh) 具有集成谐波终止特征的半导体封装件
JP6164721B2 (ja) 半導体装置
JP6581477B2 (ja) 増幅器
WO2021140563A1 (ja) 高周波半導体装置
JP2021125713A (ja) 高周波半導体装置
JP2012099609A (ja) 高周波半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant