KR20020006779A

KR20020006779A - 반도체 장치의 금속배선 형성방법

Info

Publication number: KR20020006779A
Application number: KR1020000040189A
Authority: KR
Inventors: 조휘원
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-07-13
Filing date: 2000-07-13
Publication date: 2002-01-26

Abstract

본 발명은 반도체 장치의 금속배선 형성방법에 관한 것으로, 종래 반도체 장치의 금속배선 형성방법은 구리배선의 산화특성의 영향으로 알루미늄보다 저항이 낮은 구리배선을 사용할 수 없어 전하이동특성의 향상에 한계가 있는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 반도체 소자가 형성된 기판의 상부전면에 절연막을 증착하고, 그 절연막에 콘택홀과 배선이 위치하는 영역을 형성하여 반도체 소자의 특정영역을 노출시킨 후, 그 구조의 상부전면에 구리를 증착하고 평탄화하여 구리배선을 형성하는 단계와; 상기 구리배선과 절연막의 상부전면에 알루미늄과 반사방지막을 순차적으로 증착하고, 패터닝하여 상기 구리배선의 상부일부와 그 주변부의 절연막 상에 알루미늄과 반사방지막 적층구조를 잔존시키는 단계와; 상기 구조의 상부전면에 패시배이션막을 형성하고 패터닝하여 상기 반사방지막의 중앙일부를 노출시키고, 그 노출된 반사방지막을 식각하여 그 하부의 알루미늄의 일부를 노출시키는 단계와; 상기 노출된 알루미늄에 와이어를 본딩하는 단계로 구성되어 구리배선의 상부에 알루미늄막을 형성하여 구리배선이 산화되는 것을 방지하여, 금속배선의 전하이동특성을 향상시키는 효과가 있다.

Description

반도체 장치의 금속배선 형성방법{MANUFACTURING METHOD FOR METAL LINE IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치의 금속배선 형성방법에 관한 것으로, 특히 구리배선의 산화를 방지하기 위해 구리배선 상에 알루미늄막을 사용하여 구리배선의 산화를 방지할 수 있는 반도체 장치의 금속배선 형성방법에 관한 것이다.

도1a 내지 도1d는 종래 반도체 장치의 단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부전면에 절연막(2)을 증착하고, 그 절연막에 배선이 형성될 홈과, 반도체 소자의 특정영역을 노출시키는 콘택홀을 형성하는 단계(도1a)와; 상기 구조의 상부에 구리를 증착하고, 그 구리를 평탄화하여 상기 반도체 소자의 특정영역에 접속됨과 아울러 일측방향으로 긴 형태의 구리배선(3)을 형성하는 단계(도1b)와; 상기 구조의 상부전면에 패시베이션층(4)을 형성한 후, 패터닝하여 상기 구리배선(3)의 중앙상부일부를 노출시키는 단계(도1c)와; 상기 노출된 구리배선(3)에 와이어(5)를 본딩하는 단계(도1d)로 구성된다.

이하, 상기와 같은 종래 반도체 장치의 금속배선 형성방법을 좀 더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 기판(1)에 반도체 소자를 형성하고, 그 상부전면에 상부면이 평탄한 절연막(2)을 증착한다.

그 다음, 사진식각공정을 통해 그 깊이가 상기 절연막(2)의 상부일부에 이르도록 구리배선이 위치하는 영역대로 식각하고, 그 영역의 일부에 콘택홀을 형성하여 상기 기판(1)에 형성한 반도체 소자의 특정영역이 노출되도록 한다. 이와 같은 배선 영역의 설정방법을 상감법(DAMASCENE)이라한다. 이와 같이 상감법을 사용하는 이유는 구리배선공정은 그 구리가 식각하기 어렵기 때문에 상기와 같이 배선이 형성될 영역을 설정한 후에, 구리를 증착하고 평탄화 해야 하기 때문이다.

그 다음, 도1b에 도시한 바와 같이 상기 구조의 상부전면에 구리를 증착하고, 화학적 기계적 연마(CMP)를 사용하여 구리를 평탄화하여 상기 상감법에 의해 설정한 영역 내에 위치하는 구리배선(3)을 형성한다.

그 다음, 도1c에 도시한 바와 같이 상기 구리배선(3)과 절연막(2)의 상부전면에 소자의 보호를 위한 패시배이션막(4)을 형성하고, 식각공정을 통해 패터닝하여 상기 구리배선(3)의 중앙상부일부를 노출시키는 패턴을 형성한다.

그 다음, 도1d에 도시한 바와 같이 와이어(5)를 상기 노출된 구리배선(3)의 상부에 본딩시킨다.

상기 구리배선(3)은 반도체 제조공정에서 주로 사용하는 알루미늄 배선에 비하여 저항이 낮기 때문에 전하이동(ELECTRON MIGRATION) 특성이 알루미늄배선에 비하여 우수할 것으로 생각할 수 있으나, 알루미늄배선은 전하이동이 그래인의 경계에서 발생하며, 표면에 의한 전하이동은 이후의 공정으로 산화된 산화알루미늄에 의해 방지되는 반면 구리배선은 표면에만 산화막이 형성되지 않고 배선 내부까지 산화되어 전하이동특성이 오히려 알루미늄배선에 비해 저하되어, 현재 반도체 제조공정에서 사용되지 않고 있다.

상기한 바와 같이 종래 반도체 장치의 금속배선 형성방법은 구리배선의 산화특성의 영향으로 알루미늄보다 저항이 낮은 구리배선을 사용할 수 없어 전하이동특성의 향상에 한계가 있는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 구리배선의 산화를 방지하여 전하이동특성이 우수한 반도체 장치의 금속배선을 형성하는 방법을 제공함에 그 목적이 있다.

도1a 내지 도1d는 종래 반도체 장치의 금속배선 제조공정 수순단면도.

도2a 내지 도2d는 본 발명 반도체 장치의 금속배선 제조공정 수순단면도.

*도면의 주요 부분에 대한 부호의 설명*

1:기판 2:절연막

3:구리배선 4:알루미늄

5:반사방지막 6:패시배이션막

7:와이어

상기와 같은 목적은 구리배선의 상부에 알루미늄박막을 산화방지의 목적으로 증착하여 구리배선의 산화를 방지하고, 와이어를 구리배선에 직접 본딩시키지 않고 상기 알루미늄박막에 와이어를 본딩 함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2a 내지 도2d는 본 발명 반도체 장치의 금속배선 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부전면에 절연막(2)을 증착하고, 그 절연막(2)에 콘택홀과 배선이 위치하는 영역을 형성하여 반도체 소자의 특정영역을 노출시킨 후, 그 구조의 상부전면에 구리를 증착하고 평탄화하여 구리배선(3)을 형성하는 단계(도2a)와; 상기 구리배선(3)과 절연막(2)의 상부전면에 알루미늄(4)과 반사방지막(5)을 순차적으로 증착하고, 패터닝하여 상기 구리배선(3)의 상부일부와 그 주변부의 절연막(2) 상에 상기 알루미늄(4)과 반사방지막(5) 적층구조를 잔존시키는 단계(도2b)와; 상기 구조의 상부전면에 패시배이션막(6)을 형성하고 패터닝하여 상기 반사방지막(5)의 중앙일부를 노출시키고,그 노출된 반사방지막(5)을 식각하여 그 하부의 알루미늄(4)의 일부를 노출시키는 단계(도2c)와; 상기 노출된 알루미늄(4)에 와이어(7)를 본딩하는 단계(도2d)로 이루어진다.

이하, 상기와 같이 구성된 본 발명 반도체 장치의 금속배선 형성방법을 좀 더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 기판(1)에 반도체 소자를 제조한 후, 그 반도체 소자가 형성된 기판(1)의 상부전면에 절연막(2)을 증착한다.

그 다음, 상감법으로 상기 절연막(2)에 배선이 형성될 위치를 설정하고, 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시킨다.

그 다음, 상기 구조의 상부전면에 구리를 증착하고 평탄화하여 상기 노출된 반도체 소자의 특정영역에 접속되는 구리배선(3)을 형성한다.

그 다음, 도1b에 도시한 바와 같이 상기 구조의 상부전면에 알루미늄(4)과 반사방지막(5)을 순차적으로 증착한다.

이때의 알루미늄(4)은 이후의 공정에서 구리배선(3)이 산화되는 것을 방지하는 산화방지막의 역할을 하며, 반사방지막(5)은 사진식각공정에서 알루미늄에 의해 광이 반사되어 패턴이 잘못 형성되는 것을 방지한다.

그 다음, 상기 반사방지막(5)과 알루미늄(4)을 패터닝하여 상기 구리배선(3)의 상부일부와 그 주변부의 절연막(2)의 상부일부에 위치하는 패턴을 형성한다.

그 다음, 도2c에 도시한 바와 같이 상기 반사방지막(5)과 절연막(2)의 상부전면에 패시배이션막(6)을 증착한다.

그 다음, 상기 패시배이션막(6)의 상부에 포토레지스트(도면 미도시)를 도포하고, 노광 및 현상하여 상기 반사방지막(5)의 중앙부에 해당하는 패시배이션막(6)의 일부를 노출시키는 패턴을 형성한다.

그 다음, 상기 형성한 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 노출된 패시배이션막(6)을 식각하여 반사방지막(5)의 중앙부를 노출시키고, 다시 그 노출된 반사방지막(5)을 식각하여 그 하부의 알루미늄(4)의 중앙부를 노출시킨다.

그 다음, 상기 포토레지스트 패턴을 제거한다.

그 다음, 도2d에 도시한 바와 같이 상기 노출된 알루미늄(4)에 와이어를 본딩한다.

상기한 바와 같이 본 발명 반도체 장치의 금속배선 형성방법은 구리배선의 상부에 알루미늄막을 형성하여 구리배선이 산화되는 것을 방지하여, 금속배선의 전하이동특성을 향상시키는 효과가 있다.

Claims

반도체 소자가 형성된 기판의 상부전면에 절연막을 증착하고, 그 절연막에 콘택홀과 배선이 위치하는 영역을 형성하여 반도체 소자의 특정영역을 노출시킨 후, 그 구조의 상부전면에 구리를 증착하고 평탄화하여 구리배선을 형성하는 단계와; 상기 구리배선과 절연막의 상부전면에 알루미늄과 반사방지막을 순차적으로 증착하고, 패터닝하여 상기 구리배선의 상부일부와 그 주변부의 절연막 상에 알루미늄과 반사방지막 적층구조를 잔존시키는 단계와; 상기 구조의 상부전면에 패시배이션막을 형성하고 패터닝하여 상기 반사방지막의 중앙일부를 노출시키고, 그 노출된 반사방지막을 식각하여 그 하부의 알루미늄의 일부를 노출시키는 단계와; 상기 노출된 알루미늄에 와이어를 본딩하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.