KR100384843B1 - 캐패시터의 제조 방법 - Google Patents

Abstract

본 발명은 스토리지노드의 표면적을 증가시키기 위한 HSG 형성시, 스토리지노드의 상측 부분에 형성되는 HSG에 의해 인접한 스토리지노드간 듀얼 비트 페일이 발생되는 것을 방지하도록 한 캐패시터의 제조 방법에 관한 것으로, 반도체기판상에 캐패시터산화막을 형성하는 단계, 상기 캐패시터산화막을 선택적으로 패터닝하여 스토리지노드 영역을 오픈시키는 단계, 상기 스토리지노드 영역에 도우프드 비정질실리콘층과 언도우프드 비정질실리콘층의 적층막으로 이루어진 스토리지노드를 형성하는 단계, 상기 스토리지노드 영역을 충분히 매립시킬때까지 상기 스토리지노드상에 연마방지막을 도포하는 단계, 상기 캐패시터산화막이 드러날때까지 화학적기계적연마하여 상기 스토리지노드를 분리시키는 단계, 상기 분리된 스토리지노드의 상측부분을 CF₄, CHF₃또는 C₄F₈중에서 선택된 탄소기를 다량으로 함유하는 가스와 산소를 혼합하여 표면처리하는 단계, 상기 화학적기계적연마후 잔류하는 상기 연마방지막을 제거하는 단계, 및 상기 표면처리된 스토리지노드의 내측 표면에 선택적으로 HSG를 형성하는 단계를 포함한다.

Description

캐패시터의 제조 방법{METHOD FOR FABRICATING CAPACITOR}

본 발명은 캐패시터의 제조 방법에 관한 것으로, 특히 스토리지노드의 표면적을 증가시키도록 한 캐패시터의 제조 방법에 관한 것이다.

최근에 반도체소자의 집적도가 증가함에 따라 반도체소자의 크기, 즉 단위셀의 크기가 작아지고 소자 동작에 요구되는 일정한 기준의 충전용량을 확보하기 위하여 많은 연구가 진행되고 있다.

그리고, 셀의 크기가 0.15㎛이하로 작아지고 지속적으로 집적화되면서 0.13㎛의 소자개발이 이루어지고 있는데, 이러한 집적화된 소자의 동작에 요구되는 충전용량을 확보하기 위해 종래 3차원 구조를 갖는 NO(Nitride Oxide) 실린더형 (Cylinder)의 캐패시터 대신 유전상수값이 높은 탄탈륨(Tantalum; Ta) 캐패시터가 개발되었다.

상술한 바와 같은 집적화된 소자의 캐패시터의 표면적을 증가시켜 셀 동작에 필요로 하는 일정 용량 이상의 충전용량을 확보하기 위해 공정 개발과 동시에 소자의 신뢰성 확보가 반도체 소자의 고집적화에서 해결해야 할 과제이다.

이러한 캐패시터의 표면적을 증가시키기 위해 최근에 스토리지노드의 표면을 요철화시켜 표면적을 증가시키기 위해 비정질 실리콘(Amorphous silicon; a-Si)막상에 시딩(Seeding)후 고진공 열처리(High vacuum annealing)를 실시하여 선택적으로 HSG(Hemi-Spherical Grain)막을 형성하는 방법을 적용하고 있다. 그리고, 스토리지노드의 표면을 요철화시키는 다른 방법으로는 MPS(Meta stable PolySilicon)공정이 있다.

도 1은 종래기술에 따라 형성된 캐패시터를 도시한 도면으로서, 고농도 인 도핑된 도우프드층(15)과 언도우프드층(16)으로 이루어지는 스토리지노드의 상측 및 내부 측벽 모두 HSG(17)이 형성된다. 여기서, 미설명 도면부호 11은 반도체기판, 12는 층간절연막, 13은 스토리지노드 콘택 플러그, 14는 캐패시터 산화막을 나타낸다.

그러나, 스토리지노드의 상측에 노출된 언도우프드층(16)의 HSG 알갱이 및 고농도로 인이 도핑된 도우프드층(15)으로 구성된 캐패시터의 상측 바깥쪽 모서리 부분에 실리콘 시드(Silicon seed)가 형성됨에 따라 셀간 HSG(17) 알갱이에 의한 듀얼 비트 페일(Dual bit fail) 현상이 발생되는 문제점이 있다(도 3a 참조).

본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 스토리지노드의 표면적을 증가시키기 위한 요철 형성시, 스토리지노드의 상측 부분에 실리콘시드의 성장을 억제하여 셀간 듀얼 비트페일을 방지하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.

도 1은 종래기술에 따른 표면적이 증가된 캐패시터를 도시한 도면,

도 2a 내지 도 2c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 도면,

도 3a는 종래기술에 따른 표면처리를 실시하지 않은 스토리지노드를 주사전자현미경(SEM)으로 촬영한 도면,

도 3b는 본 발명의 실시예에 따른 표면처리를 실시한 스토리지노드를 주사전자현미경(SEM)으로 촬영한 도면.

*도면의 주요 부분에 대한 부호의 설명

21 : 반도체기판 22 : 층간절연막

23 : 스토리지노드 콘택플러그 24 : 캐패시터 산화막

25a : p-비정질 실리콘 26a : 언도우프드 비정질실리콘

27 : 연마방지막 28 : HSG

상기의 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체기판상에 캐패시터산화막을 형성하는 단계, 상기 캐패시터산화막을 선택적으로 패터닝하여 스토리지노드 영역을 오픈시키는 단계, 상기 스토리지노드 영역에 도우프드 비정질실리콘층과 언도우프드 비정질실리콘층의 적층막으로 이루어진 스토리지노드를 형성하는 단계, 상기 스토리지노드 영역을 충분히 매립시킬때까지 상기 스토리지노드상에 연마방지막을 도포하는 단계, 상기 캐패시터산화막이 드러날때까지 화학적기계적연마하여 상기 스토리지노드를 분리시키는 단계, 상기 분리된 스토리지노드의 상측부분을 CF₄, CHF₃또는 C₄F₈중에서 선택된 탄소기를 다량으로 함유하는 가스와 산소를 혼합하여 표면처리하는 단계, 상기 화학적기계적연마후 잔류하는 상기 연마방지막을 제거하는 단계, 및 상기 표면처리된 스토리지노드의 내측 표면에 선택적으로 HSG를 형성하는 단계를 포함함을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 도면이다.

도 2a에 도시된 바와 같이, 하부 구조, 즉 트랜지스터 제조 공정이 완료된 반도체기판(21)상에 층간절연막(22)을 형성한 후, 층간절연막(22)을 선택적으로 패터닝하여 후속 스토리지 노드 콘택이 형성될 콘택홀을 형성한다. 여기서, 층간절연막(22)은 BPSG(Boro Phospho Silicate Glass), BSG(Boron Silicate Glass), PSG(Phosphorous Silicate Glass) 또는 PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate) 중 어느 하나의 도우프드층, 열산화막(SiO₂) 또는 HTO(High Temperature Oxide) 중 어느 하나의 언도우프드층 또는 Si₃N₄와 같은 질화막 중 어느 하나를 이용한다.

이어서, 콘택홀을 포함한 전면에 n형 불순물이 인시튜로 도핑된 도우프드 폴리실리콘 또는 비정질실리콘을 증착한 후 화학적기계적연마 또는 에치백하여 스토리지노드 콘택플러그(23)를 형성한다.

계속해서, 스토리지노드 콘택플러그(23)를 포함한 층간절연막(22)상에 캐패시터산화막(24)을 형성하고, 캐패시터 산화막(24)상에 마스크 및 식각 공정을 통해 스토리지노드를 형성하기 위한 마스크(도시 생략)를 형성한 후, 마스크를 이용하여 후속 스토리지노드 영역 및 스토리지 노드 콘택플러그(23)가 노출되도록 캐패시터산화막(24)을 식각한다.

이어서, 식각된 캐패시터산화막(24)을 포함한 전면에 스토리지노드로 이용되될 인시튜(In-situ)로 인(P)이 도핑된 비정질 실리콘(25)(이하 'p-비정질실리콘'이라 약칭함)을 형성한다. 계속해서, p-비정질 실리콘(25)상에 언도우프드 비정질실리콘(26)을 형성한다. 여기서, 언도우프드 비정질실리콘(26)은 후속 스토리지노드의 표면에 요철을 형성하기 위한 HSG 알갱이들이 형성될 막이고, p-비정질실리콘(25)와 언도우프드 비정질실리콘(26)은 480℃∼550℃에서 총 200Å∼550Å의 두께로 형성되되, p-비정질실리콘(25)이 언도우프드 비정질실리콘(26)보다 더 두껍다.

이 때, p-비정질실리콘(25)은 SiH₄또는 Si₂H₆중 어느 하나의 실리콘 소스 가스와 N₂또는 He 중 어느 하나의 비활성가스에 희석시킨 PH₃가스 또는 실리콘소스에 희석된 PH₃가스를 도펀트 소스 가스로 사용하여 형성된다.

다른 방법으로는 N₂또는 He 중 어느 하나의 비활성가스에 희석시킨 PH₃가스와 SiH₄또는 Si₂H₆중 어느 하나의 실리콘 소스 가스를 동일 비율로 주입하거나, 실리콘 소스 가스에 희석된 PH₃가스만을 사용하여 1×10²¹atoms/cc∼1×10²¹atoms/cc 의 높은 인(P) 도핑 레벨을 갖도록 한다.

한편, p-비정질 실리콘(25)상에 SiH₄또는 Si₂H₆중 어느 하나의 실리콘 소스 가스만을 주입하여 증착되는 언도우프드 비정질 실리콘층을 캡핑(Capping)할 수 있다.

계속해서, 언도우프드 비정질실리콘(26)을 포함한 반도체기판(21)상에 SiON또는 감광막 중 어느 하나의 연마방지막(27)을 형성한다.

도 2b에 도시된 바와 같이, 50㎚∼300㎚ 크기의 실리카, 알루미나 또는 세리아 중 어느 하나의 연마재를 이용하여 pH 6∼11로 유지하면서 캐패시터 산화막(24)이 노출될때까지 화학적기계적연마(Chemical Mechanical Polishing; CMP)하여 서로 분리된 스토리지노드를 형성한다. 여기서, 스토리지노드는 p-비정질실리콘(25a)과 언도우프드 비정질실리콘(26a)의 적층구조를 갖는다.

계속해서, 연마된 연마방지막(27a)을 잔류시킨 상태에서 산화물 식각용액을 이용하여 p-비정질실리콘(25a)과 언도우프드 비정질실리콘(26a) 표면의 산화막 또는 자연산화막(Native oxide)을 제거한 다음, p-비정질실리콘(25a)과 언도우프드 비정질실리콘(26a)의 상측 부분을 표면 처리한다. 이 때, p-비정질실리콘(25a)과 언도우프드 비정질실리콘(26a)의 표면 처리 공정은 아르곤 스퍼터링(Ar sputtering) 또는 탄소(C)기를 다량 함유하는 가스를 이용하여 이루어진다.

먼저 아르곤 스퍼터링은 아르곤(Ar)을 CO 또는 CHF_{3 ,}CF₄와 같은 탄소기를 함유하는 소스가스와 함께 사용하여 0∼1torr의 압력에서 500W∼1500W의 플라즈마를 사용하여 이루어진다.

다른 표면 처리 공정은 CF₄, CHF₃또는 C₄F₈중 어느 하나의 탄소기를 다량으로 함유하는 가스를 산소(O₂)와 혼합하여 사용하여 이루어진다.

도 2c에 도시된 바와 같이, 연마방지막(27a)을 산소 플라즈마(O₂Plasma) 및 BOE(Buffer Oxide Etchant)와 같은 케미컬을 사용하여 제거한 후, 언도우프드 비정질실리콘(26a)의 표면에 실리콘 시드(도시 생략)를 형성한다. 이 때, 실리콘 시드 형성시, 실리콘 소스 가스로 SiH₄또는 Si₂H₆중 어느 하나를 이용하여 10^-5torr∼10^-4torr의 압력에서 시딩을 실시한다.

이어서, 10^-8torr∼10^-7torr이하의 초고진공 상태에서 열처리를 실시하여 원하는 형태의 HSG(28)을 형성한다. 즉, 실리콘시드를 중심으로 언도우프드 비정질실리콘(26a) 표면의 실리콘 원자가 표면이동하여 HSG(28)를 형성한다. 이 때, 스토리지노드의 내부에서만 선택적으로 HSG(28)이 성장하며 스토리지노드의 상측 부분 및 바깥쪽으로는 성장하지 않는다. 즉, 언도우프드 비정질실리콘(26a)의 상측 부분에는 표면처리가 되어 있기 때문에 HSG(29)의 성장이 이루어지지 않는다.

도 3a는 종래기술에 따른 표면처리를 실시하지 않은 스토리지노드를 주사전자현미경(Scanning Electron Microscope; SEM)으로 촬영한 도면이고, 도 3b는 본 발명의 실시예에 따른 표면처리를 실시한 스토리지노드를 주사전자현미경으로 촬영한 도면이다.

도 3a에 도시된 바와 같이, 종래기술에서는 스토리지노드의 바깥쪽 모서리 부분에 실리콘시드가 형성됨에 따라 스토리지노드간 듀얼 비트 페일의 발생 가능성이 크다(도면의 원형 표시부분 참조).

도 3b에 도시된 바와 같이, 본 발명의 실시예에서는 스토리지노드 형성후 표면 처리 공정을 수행하므로써 스토리지노드의 바깥쪽 모서리 부분에 실리콘시드가 형성되지 않음을 알 수 있다.

도면에 도시되지 않았지만, 본 발명은 스토리지노드의 표면적을 증가시키기 위한 MPS공정에도 적용할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같은 본 발명의 캐패시터의 제조 방법은 스토리지노드의 표면적을 증가시키기 위한 요철 형성전에 스토리지노드의 상측 부분을 표면처리하므로써 스토리지노드의 표면적을 충분히 증가시키면서 스토리지노드간 듀얼 비트 페일을 방지하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (10)

1. 삭제
2. 삭제
3. 삭제
4. 반도체기판상에 캐패시터산화막을 형성하는 단계;

   상기 캐패시터산화막을 선택적으로 패터닝하여 스토리지노드 영역을 오픈시키는 단계;

   상기 스토리지노드 영역에 도우프드 비정질실리콘층과 언도우프드 비정질실리콘층의 적층막으로 이루어진 스토리지노드를 형성하는 단계;

   상기 스토리지노드 영역을 충분히 매립시킬때까지 상기 스토리지노드상에 연마방지막을 도포하는 단계;

   상기 캐패시터산화막이 드러날때까지 화학적기계적연마하여 상기 스토리지노드를 분리시키는 단계;

   상기 분리된 스토리지노드의 상측부분을 CF₄, CHF₃또는 C₄F₈중에서 선택된 탄소기를 다량으로 함유하는 가스와 산소를 혼합하여 표면처리하는 단계;

   상기 화학적기계적연마후 잔류하는 상기 연마방지막을 제거하는 단계; 및

   상기 표면처리된 스토리지노드의 내측 표면에 선택적으로 HSG를 형성하는 단계

   를 포함함을 특징으로 하는 캐패시터의 제조 방법.
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제