DE102009052393A1 - Halbleiterherstellungsverfahren - Google Patents

Halbleiterherstellungsverfahren Download PDF

Info

Publication number
DE102009052393A1
DE102009052393A1 DE102009052393A DE102009052393A DE102009052393A1 DE 102009052393 A1 DE102009052393 A1 DE 102009052393A1 DE 102009052393 A DE102009052393 A DE 102009052393A DE 102009052393 A DE102009052393 A DE 102009052393A DE 102009052393 A1 DE102009052393 A1 DE 102009052393A1
Authority
DE
Germany
Prior art keywords
contact hole
layer
silicide
forming
nucleation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009052393A
Other languages
English (en)
Other versions
DE102009052393B4 (de
DE102009052393B8 (de
Inventor
Yigal Alon
Semeon Altshuler
Dror Horvitz
Maor Rotlain
Yakov Shor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Shor Yakov Beer
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shor Yakov Beer filed Critical Shor Yakov Beer
Publication of DE102009052393A1 publication Critical patent/DE102009052393A1/de
Publication of DE102009052393B4 publication Critical patent/DE102009052393B4/de
Application granted granted Critical
Publication of DE102009052393B8 publication Critical patent/DE102009052393B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Anschlussfüllen für Anschlüsse mit hohem Aspektverhältnis, bei welchem eine Keimbildungsschicht an einem Boden eines Kontaktlochs und nicht auf den Seitenwänden gebildet wird. Die Anschlussfüllung wird in Richtung von unten zur Oberkante des Kontaktlochs gebildet und nicht von den Seitenwänden her nach innen. Der resultierende Anschluss ist hohlraumfrei und übergangslos.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1). Gebiet der Erfindung
  • Ausführungsbeispiele dieser Erfindung beziehen sich allgemein auf die Halbleiterherstellung. Mehr spezifisch beziehen sich die Ausführungsbeispiele dieser Erfindung auf ein Verfahren zur Anschlussfüllung für Anschlüsse mit einem hohen Aspektverhältnis.
  • 2). Diskussion zugehöriger Technik
  • Bestehende Anschlussfülltechniken schlagen das konforme Abscheiden von Metallen oder eine Füllung von oben nach unten durch Kathodenzerstäubung (engl.: sputtering) vor. Zum Beispiel wird ein Kontaktloch innerhalb eines dielektrischen Materials auf einer Halbleiter enthaltenden Schicht gebildet. Das leitende Material wird innerhalb des Kontaktlochs an den Seitenwänden zum Boden des Kontaktlochs abgeschieden. Das leitende Material füllt das Kontaktloch nach innen von den Seitenwänden her und nach oben von dem Boden des Kontaktlochs her. Dies führt zu einem Übergang, der gebildet wird, wenn das Kontaktloch gefüllt wird. Stand der Technik Techniken verwenden typischerweise auch eine Haftmittelbarriere auf den Seitenwänden.
  • Bei einer weiteren Beispieltechnik wird ein Kontaktloch innerhalb eines dielektrischen Materials gebildet, das auf einer Halbleiter enthaltenden Schicht gebildet ist. Das leitende Material wird innerhalb des Kontaktlochs durch Kathodenzerstäubung abgeschieden. Wenn das leitende Material in das Kontaktloch zerstäubt (engl. sputtered) wird, sammelt es sich auf den Seitenwänden und auf dem Boden des Kontaktlochs. Das leitende Material füllt das Kontaktloch nach innen von den Seitenwänden her und nach oben von dem Boden des Kontaktlochs. Dies führt zu einem Übergang, der gebildet wird, wenn das Kontaktloch gefüllt wird.
  • Die Stand der Technik Verfahren haben eine starke Abhängigkeit vom Anschluss-Aspektverhältnis, so dass bei einem hohen Aspektverhältnis die Qualität des Anschlusses signifikant verringert ist. Bei diesen Verfahren sammelt sich die Anschlussfüllung auf den Seitenwänden und wächst nach innen von den Seitenwänden her. Eine der bekannten Nachteile ist die Erzeugung eines Übergangs. Eine weitere Einwirkung durch Polieren kann verursachen, dass der Übergang freigelegt wird und es kann weiter zu einem Einfangen von Poliernebenprodukten führen. Mit der Knotengrößenverringerung wird das Problem mit dem Anschluss-Aspektverhältnis noch kritischer. Folglich benötigt die Anschlussfüllung mit einem hohen Aspektverhältnis von 45 Nanometer-Knoten und darüber hinaus Technologien, die zum Beispiel eine völlig neue Generation von Hardware erfordern.
  • Was benötigt wird, ist ein Verfahren zur Anschlussfüllung, welches die oben diskutierten Probleme unabhängig von dem Anschluss-Aspektverhältnis vermeidet.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Der Gegenstand, der als die Erfindung betrachtet wird, ist insbesondere im Schlussbereich der Beschreibung dargelegt und klar beansprucht. Die Erfindung kann allerdings sowohl hinsichtlich Organisation als auch Arbeitsverfahren, zusammen mit Objekten, Merkmalen und Vorteilen davon unter Bezugnahme auf die folgende detaillierte Beschreibung am besten verstanden werden, wenn sie mit den beigefügten Zeichnungen gelesen wird, in welchen:
  • 1 eine Querschnittsseitenansicht einer dielektrischen Schicht ist, die auf einer Halbleiter enthaltenden Schicht in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung gebildet ist;
  • 2a eine Querschnittsseitenansicht ist, die ähnlich zu 1 ist, nachdem ein Kontaktloch innerhalb der dielektrischen Schicht in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung gebildet ist;
  • 2b eine Querschnittsseitenansicht ist, die ähnlich zu 2a ist, nachdem eine Keimbildungsschicht an dem Boden des Kontaktlochs in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung gebildet ist;
  • 2c eine Querschnittsseitenansicht ist, die ähnlich zu 2b ist, nachdem ein leitendes Füllmaterial innerhalb des Kontaktlochs in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung abgeschieden wurde;
  • 2d eine Querschnittsseitenansicht ist, die ähnlich zu 2c ist, nachdem ein leitendes Füllmaterial in dem Kontaktloch abgeschieden wurde, um eine hohlraumfreie und übergangslose Anschlussfüllung in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung zu bilden;
  • 3a eine Querschnittsseitenansicht eines Kontaktlochs ist, das in einer dielektrischen Schicht auf einer Halbleiter enthaltenden Schicht gebildet ist, nachdem Ionen an dem Boden des Kontaktlochs implantiert wurden, um eine Keimbildungsschicht in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung zu bilden;
  • 3b eine Querschnittsseitenansicht ist, die ähnlich zu 3a ist, nachdem leitendes Füllmaterial in dem Kontaktloch in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung abgeschieden wurde;
  • 3c eine Querschnittsseitenansicht ist, die ähnlich zu 3b ist, nachdem leitendes Füllmaterial in dem Kontaktloch abgeschieden wurde, um eine hohlraumfreie und übergangslose Anschlussfüllung in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung zu bilden;
  • 4a eine Querschnittsseitenansicht einer Silicidschicht ist, die auf einer Halbleiter enthaltenden Schicht in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung gebildet wird;
  • 4b eine Querschnittsseitenansicht ist, die ähnlich zu 4a ist, nachdem eine dielektrische Schicht und ein Kontaktloch auf der Halbleiterschicht in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung gebildet wurden;
  • 4c eine Querschnittsseitenansicht ist, die ähnlich zu 4b ist, nachdem ein leitendes Füllmaterial innerhalb des Kontaktlochs in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung abgeschieden wurde;
  • 5 eine Querschnittsseitenansicht einer Silicidschicht ist, die spezifisch auf einem Bereich einer Halbleiter enthaltenden Schicht, die einem N- oder P-dotierten Bereich eines Transistors entspricht, in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung gebildet wurde.
  • Es wird begrüßt werden, dass zur Vereinfachung und Klarheit der Veranschaulichung, Elemente, die in den Figuren veranschaulicht sind, nicht notwendigerweise maßstabsgerecht gezeichnet sind. Zum Beispiel sind die Dimensionen von einigen Elementen bezüglich anderen Elementen zur Klarheit überhöht dargestellt. Ferner wurden Bezugszeichen, wo es als geeignet angesehen wird, innerhalb der Figuren wiederholt, um entsprechende oder analoge Elemente anzugeben.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • In der folgenden detaillierten Beschreibung sind zahlreiche spezifische Details dargelegt, um ein gründliches Verständnis der Erfindung bereitzustellen. Allerdings wird von dem Fachmann verstanden werden, dass die vorliegende Erfindung ohne diese spezifischen Details praktiziert werden kann. In anderen Fällen wurden wohl bekannte Verfahren, Prozeduren, Komponenten und Schaltkreise nicht im Detail beschrieben, um die vorliegende Erfindung nicht zu verschleiern.
  • Durch Bilden einer Keimbildungsschicht nur auf der Bodenfläche eines Kontaktlochs und Erlauben von Wachstum eines leitenden Füllmaterials von dort nach oben. Dadurch, dass keine Keimbildungseinbringung auf den Seitenwänden vorhanden ist, wird das Wachsen von leitendem Füllmaterial von den Seitenwänden nach innen verhindert. Folglich kann das Bilden eines hohlraumfreien und übergangslosen Anschlusses erreicht werden.
  • Bilden eines hohlraumfreien und übergangslosen Anschlusses unter Verwendung einer Keimbildungsschicht, die durch Abscheiden gebildet wird
  • Eine Keimbildungsschicht kann auf der Bodenfläche eines Kontaktlochs (engl. via) durch Abscheiden gebildet werden, um es einem nachfolgenden Füllmaterial zu erlauben, von dort nach oben zu wachsen. 1 veranschaulicht eine dielektrische Schicht 210, die auf einer Halbleiter enthaltenden Schicht 215 gebildet ist.
  • Wie in 2a gezeigt ist, wird ein Kontaktloch 205 innerhalb der dielektrischen Schicht 210 gebildet. Das Kontaktloch 205 kann auf viele verschiedene Arten gebildet werden, zum Beispiel durch Ätzen. Das Kontaktloch 205 erstreckt sich in die Halbleiter enthaltende Schicht 215, so dass eine Bodenfläche 230 des Kontaktlochs 205 ein Bereich 235 der Halbleiter enthaltenden Schicht 215 ist. Es sind auch Seitenwände 225 des Kontaktlochs 205 gezeigt. Das Kontaktloch 205 hat ein Aspektverhältnis, das durch eine Höhe 240 geteilt durch die Breite 245 des Kontaktlochs 205 definiert ist. Bei einem Ausführungsbeispiel ist das Aspektverhältnis wenigstens 10 zu 1 (das heißt eine Höhe 240 hat wenigstens 10 mal die Breite 245).
  • Wie in 2b gezeigt ist, wird eine Keimbildungsschicht 250 nur auf der Bodenfläche 230 des Kontaktlochs 205 gebildet. Insbesondere wird die Keimbildungsschicht 250 auf dem Bereich 235 der Halbleiter enthaltenden Schicht 215 gebildet.
  • Die Keimbildungsschicht 250 sollte ausreichend dick sein, um als Keimbildungsstelle für das nachfolgende Füllmaterial, das abgeschieden wird, zu dienen. Es sollte verstanden werden, dass, da die Keimbildungsschicht 250 eine Dicke hat, die Keimbildungsschicht 150 selbst auf der Bodenfläche abgeschieden wird und in Kontakt mit den Seitenwänden stehen wird. Wenn in dieser Beschreibung darauf Bezug genommen wird, dass keine Keimbildungsschicht oder leitende Schicht auf den Seitenwänden vorhanden ist, sollte verstanden werden, dass nicht auf die Keimbildungsschicht 250 selbst Bezug genommen, welche auf der Bodenfläche des Kontaktlochs abgeschieden wird und die Seitenwände kontaktiert.
  • Die Keimbildungsschicht 250 begünstigt das Wachstum des nachfolgenden Füllmaterials von sich selbst aufwärts, das in dem Kontaktloch 205 abgeschieden wird. Um nur Wachstum von unten nach oben zu erreichen, wird keine Keimbildungsschicht oder leitende Schicht auf den Seitenwänden gebildet oder ist dort vorhanden. Dies eliminiert jedes Wachstum des nachfolgenden Füllmaterials von den Seitenwänden her nach innen. Es sollte verstanden werden, dass, obwohl kein Füllmaterial bevorzugt ist, eine nicht signifikante Menge von Füllmaterial unbeabsichtigt auf den Seitenwänden abgeschieden werden kann – zum Beispiel kann eine gewisse Fleckenbildung an den Seitenwänden auftreten. Allerdings sollte die Menge kein kontinuierliches Wachstum sein oder nicht ausreichend sein, um irgendein signifikantes Wachstum von den Seitenwänden zu begünstigen oder ähnlich einer Keimbildungsstelle zu wirken. Das überwiegende Wachstum sollte folglich von der Keimbildungsschicht 250 nach oben zu der Oberkante des Kontaktlochs sein. Folglich sollte die Dicke des Wachstums von leitendem Material äquivalent zu der Breite des (im Gegensatz zu einem Wachstum von jeder Seitenwand, die sich in der Mitte mit einer Dicke von der Hälfte der Breite des jeweiligen Kontaktlochs trifft.
  • Die Keimbildungsschicht 250 kann ein leitendes Material, wie beispielsweise Metalle, Silicide, Boride und Nitride, aufweisen. Das leitende Material kann Titan (Ti), Wolfram (W) oder irgendeine Legierung daraus aufweisen.
  • Bei einem Ausführungsbeispiel wird die Keimbildungsschicht 250 durch Abscheiden wie beispielsweise mit einer physikalischen Gasphasenabscheidung (PVD, engl.: physical vapor deposition), chemischen Gasphasenabscheidung (CVD, engl.: chemical vapor deposition), Atomschichtabscheidung (ALD, engl.: atomic layer deposition), metallorganische chemische Gasphasenabscheidung (MOCVD, engl.: metal organic chemical vapor deposition) oder Plasma angereicherte chemische Gasphasenabscheidung (PECVD, engl.: plasma enhanced chemical vapor deposition) gebildet. Bei einem spezifischen Ausführungsbeispiel wird die Keimbildungsschicht 250 durch kollimiertes Kathodenzerstäuben gebildet (engl.: collimated sputtering). Egal mit welcher verwendeten Abscheidung sollte die Abscheidung in einer Richtung sein, um die Bildung einer Keimbildungsstelle nur auf der Bodenfläche des Kontaktlochs zu erlauben. Es sollte kein signifikantes Wachstum oder eine kontinuierliche Anhäufung an den Seitenwänden vorhanden sein.
  • Wie in 2c gezeigt ist, wird dann ein leitendes Füllmaterial 255 auf der Keimbildungsschicht 250 von unten nach oben abgeschieden und nicht nach innen von den Seitenwänden 225 her. Das leitende Füllmaterial 255 sollte in dem Kontaktloch abgeschieden werden und zu einer Höhe gefüllt werden, die gleich der Höhe des Kontaktlochs 205 ist. Die Wachstumsrichtung wird durch die Anschlussgeometrie und -form festgelegt. Darüber hinaus sollte keine Keimbildungsschicht oder leitende Schicht oder Barriere auf den Seitenwänden vorhanden sein.
  • Nochmals, es sollte verstanden werden, dass, obwohl kein Füllmaterial bevorzugt ist, eine nicht signifikante Menge von Füllmaterial unbeabsichtigt auf den Seitenwänden abgeschieden werden kann – zum Beispiel kann eine gewisse Fleckenbildung an den Seitenwänden auftreten. Allerdings sollte die Menge kein kontinuierliches Wachstum sein oder nicht ausreichend sein, um irgendein signifikantes Wachstum von den Seitenwänden zu begünstigen oder als eine Keimbildungsstelle zu dienen. Darüber hinaus sollte kein signifikantes Wachstum oder Anhäufung von leitendem Füllmaterial an der dielektrischen Schicht 210 an der oberen Oberfläche oder oberen Ecken des Kontaktlochs 205 angesammelt werden. Jede Abscheidung von Füllmaterial auf der oberen Oberfläche der dielektrischen Schicht 210 oder den oberen Kanten des Kontaktlochs 205 sollte nicht signifikant sein und nicht irgendein kontinuierliches Wachstum verursachen oder als Keimbildungsstelle dienen. Das überwiegende Wachstum sollte folglich von der Keimbildungsschicht 250 nach oben zur Oberkante des Kontaktlochs sein. Dies erlaubt ein Wachstum von unten nach oben und nicht von den Seitenwänden her nach innen, wenn mit Anschlüssen mit hohem Aspektverhältnis mit großer Höhe und sehr schmalen Breiten umgegangen wird.
  • Das leitende Füllmaterial kann zum Beispiel Titan, Wolfram und Legierungen daraus aufweisen. Das leitende Füllmaterial 255 kann zum Beispiel durch PVD, CVD, ALD, MOCVD oder PECVD abgeschieden werden.
  • Die 2d veranschaulicht den Anschluss 260, wenn das leitende Füllmaterial 255 das Kontaktloch 205 vollständig füllt und die Oberkante des Kontaktlochs erreicht. Ein Kontaktschluss auf der Oberseite wird verhindert und eine hohlraumfreie und übergangslose Anschlussbildung resultiert, sogar in Fällen mit hohem Aspektverhältnis mit kleinem Anschlussdurchmesser und hoher Anschlusshöhe.
  • Bildung eines hohlraumfreien und übergangslosen Anschlusses unter Verwendung einer Keimbildungsschicht, die durch Ionenimplantation gebildet wird
  • Alternativ kann eine Keimbildungsschicht auf der Bodenfläche eines Kontaktlochs durch Metallionenimplantation gebildet werden. Wie in 3a gezeigt ist, wird ein Kontaktloch 305 innerhalb eines dielektrischen Materials 310 gebildet, wie auf ähnliche Art und Weise für die 1–2a–b beschrieben wurde. Wie in 3a veranschaulicht ist, wird eine Keimbildungsschicht 365 durch Ionenimplantation gebildet.
  • Die Keimbildungsschicht 365 wird durch das Implantieren von Metallionen in die Bodenfläche 330 des Kontaktlochs 305 gebildet (das heißt in den Bereich 335 der Halbleiter enthaltenden Schicht 315). Eine ausreichende Menge von Ionen sollte implantiert werden, um als eine Keimbildungsschicht 350 für das nachfolgend abzuscheidende Füllmaterial zu dienen. Die Dosis kann in Abhängigkeit der Anwendung variieren und kann eine Größe zum Beispiel in der Größenordnung von E16 Atomen/cm2 haben.
  • Die Ionen sollten so nahe wie mögliche bei 90° in der Substratbasis implantiert werden, um eine Ionenimplantation auf den Seitenwänden zu vermeiden. Obwohl es bevorzugt ist, dass keine Ionen in den Seitenwänden implantiert werden, sollte verstanden werden, dass eine nicht signifikante Menge von Ionenimplantation auch auf den Seitenwänden auftreten kann – zum Beispiel nahe dem Boden des Kontaktlochs. Allerdings sollte die Menge von implantierten Ionen nicht ausreichend sein, um ein kontinuierliches Wachstum von nachfolgendem Füllmaterial von den Seitenwänden zu begünstigen oder ähnlich wie eine Keimbildungsstelle zu dienen. Darüber hinaus sollte kein signifikantes Wachstum oder eine Anhäufung von leitendem Füllmaterial an dielektrischen Schicht 310 der oberen Oberfläche oder der oberen Ecken vom Kontaktloch 305 angesammelt werden. Jede Abscheidung von Füllmaterial auf der oberen Oberfläche der dielektrischen Schicht 310 oder den oberen Ecken von Kontaktloch 305 sollte nicht signifikant sein und sollte kein kontinuierliches Wachstum verursachen oder als eine Keimbildungsstelle dienen. Darüber hinaus wird keine Keimbildungsschicht oder leitende Schicht gebildet oder ist auf den Seitenwänden vorhanden. Das dominante Wachstum des nachfolgenden Füllmaterials sollte folglich aus der Keimbildungsschicht 350 nach oben zu der Oberkante des Kontaktlochs sein.
  • Wie in 3b gezeigt ist, wird dann das leitende Füllmaterial 355 auf der Keimbildungsschicht 356 von dem Boden nach oben abgeschieden, bis es die Oberkante des Kontaktlochs 305 erreicht. Das leitende Füllmaterial sollte nicht nach innen von den Seitenwänden 325 her wachsen. Die Wachstumsrichtung wird durch die Anschlussgeometrie und -form festgelegt. Nochmals, es sollte verstanden werden, dass, obwohl kein Füllmaterial bevorzugt ist, eine nicht signifikante Menge von Füllmaterial unbeabsichtigt auf den Seitenwänden abgeschieden werden kann – zum Beispiel kann eine gewisse Fleckenbildung auf den Seitenwänden auftreten. Allerdings sollte die Menge kein kontinuierliches Wachstum sein oder nicht ausreichend sein, um irgendein signifikantes Wachstum von den Seitenwänden zu begünstigen oder ähnlich wie eine Keimbildungsstelle zu dienen. Das überwiegende Wachstum sollte folglich von der Keimbildungsschicht 350 nach oben zu der Oberkante des Kontaktlochs sein. Dies ermöglicht ein Wachstum von unten nach oben und nicht von den Seitenwänden her nach innen, wenn mit Anschlüssen mit hohem Aspektverhältnis mit großer Höhe und sehr kleinen Breiten umgegangen wird.
  • Das leitende Füllmaterial kann zum Beispiel Titan, Wolfram und Legierungen daraus umfassen. Das leitende Füllmaterial 355 kann beispielsweise durch PVD, CVD, ALD, MOCVD oder PECVD abgeschieden werden. Wie in 3c gezeigt ist, füllt das leitende Füllmaterial 355 das Kontaktloch vollständig und resultiert in einem hohlraumfreien und übergangslosen Anschluss 360.
  • Bilden eines hohlraumfreien und übergangslosen Anschlusses unter Verwendung einer Silicidschicht am Anfang bei der Kontaktmetallisierung
  • Alternativ kann eine Silicidschicht zwischen der Halbleiter enthaltenden Schicht und der dielektrischen Schicht gebildet werden, bevor das Kontaktloch gebildet wird. Die Silicidschicht kann dann als eine Keimbildungsschicht verwendet werden, wenn ein Kontaktloch gebildet wird.
  • Wie in 4a gezeigt ist, wird eine Silicidschicht 475 auf einer Halbleiter enthaltenden Schicht 415 gebildet. Die Silicidschicht 475 kann ein leitendes Material umfassen – zum Beispiel Wolframsilicid (WSix), Titansilicid (TiSix), Cobaltsilicid (CoSix) und Nickelsilicid (NiSix). Die Silicidschicht kann beispielsweise durch PVD oder CVD-Abscheidung eines Materials mit nachfolgender Silicidbildung durch Reaktion mit Si aus dem Substrat oder als abgeschiedenes Silicid gebildet werden.
  • Wie in 4b gezeigt ist, wird dann eine dielektrische Schicht 410 auf der Halbleiterschicht 415 mit der Siliziumschicht 475 dazwischen gebildet. Ein Kontaktloch 405 wird innerhalb der dielektrischen Schicht 415 gebildet. Das Kontaktloch 405 kann auf viele verschiedene Wege gebildet werden, zum Beispiel durch Ätzen. Das Kontaktloch 405 erstreckt sich zu der Silicidschicht 475, so dass eine Bodenfläche 430 des Kontaktlochs 405 ein Bereich 435 der Silicidschicht 475 ist. Das Kontaktloch 405 hat ein Aspektverhältnis, das durch eine Höhe 440 durch Breite 445 des Kontaktlochs 405 definiert ist. Bei einem Ausführungsbeispiel ist das Aspektverhältnis wenigstens 10 zu 1 (das heißt eine Höhe 440 hat wenigstens zehn Mal die Breite 445).
  • Die Siliziumschicht 475 sollte ausreichend dick sein, um es einem Bereich 435 der Silicidschicht 475 zu ermöglichen, als eine Keimbildungsschicht nur auf der Bodenfläche 430 des Kontaktlochs 405 zu dienen. Die Keimbildungsschicht begünstigt das Wachstum des Füllmaterials von sich aus nach oben, das nachfolgend in dem Kontaktloch 405 abgeschieden ist. Um das Wachstum nur von unten nach oben zu erreichen, wird keine Keimbildungsschicht oder leitende Schicht auf den Seitenwänden gebildet oder ist dort vorhanden.
  • Wie in 4c gezeigt ist, wird dann leitendes Füllmaterial 455 von unten nach oben auf den Bereich der Silicidschicht 475 abgeschieden, der als eine Keimbildungsschicht dient. Da keine Keimbildungsschicht oder leitende Schicht auf den Seitenwänden vorhanden ist, eliminiert dies jegliches Wachstum des nachfolgenden Füllmaterials von den Seitenwänden her nach innen. Es sollte wiederum verstanden werden, dass, obwohl kein Füllmaterial bevorzugt ist, eine nicht signifikante Menge von Füllmaterial unbeabsichtigt auf den Seitenwänden abgeschieden werden kann – zum Beispiel kann eine gewisse Fleckenbildung auf den Seitenwänden auftreten. Allerdings sollte die Menge zu keinem kontinuierlichen Wachstum führen oder nicht ausreichend sein, um irgendein signifikantes Wachstum von den Seitenwänden zu begünstigen oder als ähnlich einer Keimbildungsstelle zu dienen. Darüber hinaus sollte kein signifikantes Wachstum oder eine Anhäufung von leitendem Füllmaterial an der dielektrischen Schicht 440 der oberen Oberfläche oder der oberen Ecken des Kontaktlochs 205 angesammelt werden. Jede Abscheidung von Füllmaterial auf der oberen Oberfläche der dielektrischen Schicht 410 oder auf den oberen Ecken des Kontaktlochs 205 sollte nicht signifikant sein und kein kontinuierliches Wachstum verursachen oder als Keimbildungsstelle dienen. Das vorherrschende Wachstum sollte folglich von der Keimbildungsschicht 435 nach oben zu der Oberkante des Kontaktlochs gehen.
  • Das leitende Füllmaterial kann zum Beispiel Titan, Wolfram und Legierungen daraus umfassen. Das leitende Füllmaterial 455 kann zum Beispiel durch PVD, CVD, ALD, MOCVD oder PECVD abgeschieden werden. Wie in 4c gezeigt ist, füllt das leitende Füllmaterial 455 das Kontaktloch vollständig und resultiert in einem hohlraumfreien und übergangslosen Anschluss 360.
  • Bei einem Ausführungsbeispiel ist die Silicidschicht 575 spezifisch auf einem Bereich 537 der Halbleiter enthaltenden Schicht 515 gebildet, die einer N- oder P-dotierten Region eines Transistors entspricht, wie in 5 gezeigt ist. Zum Beispiel kann eine Silicidregion wahlweise auf dem Quell-(engl.: source) oder Abfluss-(engl.: drain)-Bereich eines CMOS-Transistors gebildet sein.
  • Wie gezeigt ist, werden eine Polysiliziumschicht 580 und eine Gate-dielektrische Schicht 539 auf der Halbleiter enthaltenden Schicht 515 gebildet, mit der Silicidschicht 575 auf dem Bereich 537 der Halbleiter enthaltenden Schicht 515 gebildet, wo die dotierte Region angeordnet ist. Eine dielektrische Schicht 510 wird über der Halbleiter enthaltenden Schicht 515 gebildet, der Polysiliziumschicht 580 und der Silicidschicht 575.
  • Ein Kontaktloch 505 (hier mit leitendem Füllmaterial gefüllt gezeigt, um einen Anschluss 560 zu bilden) wird dann innerhalb der dielektrischen Schicht 515 gebildet. Das Kontaktloch 505 erstreckt sich zu der Silicidschicht 575, so dass eine Bodenfläche 530 des Kontaktlochs 505 ein Bereich 535 der Silicidschicht 575 ist. Leitendes Füllmaterial wird dann auf den Bereich 535 abgeschieden, der als Keimbildungsschicht von unten nach oben dient und nicht von den Seitenwänden 525 her nach innen, wie auf ähnliche Art und Weise in 4b–c beschrieben. Eine Metallleitung 538 wird auf der dielektrischen Schicht 510 gebildet und koppelt das Kontaktloch elektrisch mit einem anderen Teil der Leiterplatte.
  • Obwohl bestimmte beispielhafte Ausführungsbeispiele beschrieben wurden und in den beigefügten Zeichnungen gezeigt wurden, sollte verstanden werden, dass solche Ausführungsbeispiele nur veranschaulichend sind und nicht einschränkend für die vorgelegte Erfindung und, dass diese Erfindung nicht auf die spezifischen Konstruktionen und Anordnungen, die gezeigt und beschrieben wurden, beschränkt ist, da Abänderungen dem Fachmann in den Sinn kommen können.

Claims (20)

  1. Verfahren, umfassend: Bilden einer dielektrischen Schicht auf einer Halbleiter enthaltenden Schicht; Bilden eines Kontaktlochs in der dielektrischen Schicht, wobei das Kontaktloch sich in die Halbleiter enthaltende Schicht derart erstreckt, dass eine Bodenfläche des Kontaktlochs ein Bereich der Halbleiter enthaltenden Schicht ist; Bilden einer Keimbildungsschicht nur auf der Bodenfläche des Kontaktlochs und nicht auf den Seitenwänden des Kontaktlochs; Abscheiden von leitendem Füllmaterial auf der Keimbildungsschicht bis zu einer Oberkante des Kontaktlochs, um eine übergangslose Anschlussfüllung zu erzeugen, wobei das leitende Füllmaterial von unten nach oben und nicht von den Seitenwänden her nach innen abgeschieden wird.
  2. Verfahren nach Anspruch 1, bei welchem die Keimbildungsschicht wenigstens ein leitendes Material umfasst, das aus einer Gruppe gewählt ist, die aus Metall, Silicid, Borid und Nitrid besteht.
  3. Verfahren nach Anspruch 1, bei welchem die Keimbildungsschicht Titan umfasst.
  4. Verfahren nach Anspruch 1, bei welchem das Bilden der Keimbildungsschicht eine Abscheidungstechnik in einer Richtung umfasst, die aus einer Gruppe gewählt ist, die aus physikalischer Gasphasenabscheidung (PVD), chemischer Gasphasenabscheidung (CVD), Atomschichtabscheidung (ALD), metallorganische chemische Gasphasenabscheidung (MOCVD) und Plasma angereicherte chemische Gasphasenabscheidung (PECVD) besteht.
  5. Verfahren nach Anspruch 1, bei welchem das Bilden der Keimbildungsschicht kollimiertes Kathodenzerstäuben umfasst.
  6. Verfahren nach Anspruch 1, bei welchem das Bilden der Keimbildungsschicht Ionenimplantation in den Bereich der Halbleiter enthaltenden Schicht umfasst.
  7. Verfahren nach Anspruch 1, bei welchem eine Höhe des Kontaktlochs wenigstens zehn Mal einer Breite des Kontaktlochs entspricht.
  8. Verfahren nach Anspruch 1, bei welchem das leitende Füllmaterial, das auf der Keimbildungsschicht abgeschieden wird, wenigstens ein leitendes Material umfasst, das aus einer Gruppe gewählt ist, die aus Titan, Wolfram und deren Legierungen besteht.
  9. Verfahren nach Anspruch 1, bei welchem das Abscheiden des leitenden Füllmaterials auf der Keimbildungsschicht eine Abscheidungstechnik umfasst, die aus einer Gruppe gewählt ist, die aus PVD, CVD, ALD, MOCVD und PECVD besteht.
  10. Verfahren nach Anspruch 1, bei welchem das Bilden des Kontaktlochs durch Ätzen geschieht.
  11. Verfahren, umfassend: Bilden einer Silicidschicht zwischen einer Halbleiter enthaltenden Schicht und einer dielektrischen Schicht; Bilden eines Kontaktlochs in der dielektrischen Schicht, wobei das Kontaktloch sich in die Silicidschicht derart erstreckt, dass eine Bodenfläche des Kontaktlochs ein Bereich der Silicidschicht ist, wobei der Bereich der Silicidschicht als eine Keimbildungsschicht nur auf der Bodenfläche des Kontaktlochs und nicht auf Seitenwänden des Kontaktlochs dient; und Abscheiden von leitendem Füllmaterial auf den Bereich der Silicidschicht bis zu einer Oberkante des Kontaktlochs, um eine übergangslose Anschlussfüllung zu erzeugen, wobei das leitende Füllmaterial von dem Boden nach oben und nicht von den Seitenwänden her nach innen abgeschieden wird.
  12. Verfahren nach Anspruch 11, bei welchem die Silicidschicht wenigstens ein Material umfasst, das aus der Gruppe gewählt ist, die aus Wolframsilicid (WSix), Titansilicid (TiSix), Cobaltsilicid (CoSix) und Nickelsilicid (NiSix) besteht.
  13. Verfahren nach Anspruch 11, bei welchem eine Höhe des Kontaktlochs wenigstens zehn Mal einer Breite des Kontaktlochs entspricht.
  14. Verfahren nach Anspruch 11, bei welchem das leitende Füllmaterial wenigstens ein leitendes Material umfasst, das aus einer Gruppe gewählt ist, die aus Titan, Wolfram und deren Legierungen besteht.
  15. Verfahren nach Anspruch 11, bei welchem das Abscheiden des leitenden Füllmaterials auf dem Bereich der Silicidschicht eine Abscheidungstechnik umfasst, die aus einer Gruppe gewählt ist, die aus physikalischer Gasphasenabscheidung (PVD), chemischer Gasphasenabscheidung (CVD), Atomschichtabscheidung (ALD), metallorganischer chemischer Gasphasenabscheidung (MOCVD) und Plasma angereicherter chemischer Gasphasenabscheidung (PECVD) besteht.
  16. Verfahren nach Anspruch 11, bei welchem das Bilden des Kontaktlochs durch Ätzen geschieht.
  17. Verfahren, umfassend: Bilden einer dielektrischen Schicht auf einer Halbleiter enthaltenden Schicht; Bilden eines Kontaktlochs in der dielektrischen Schicht, wobei das Kontaktloch sich in die Halbleiter enthaltenden Schicht derart erstreckt, dass eine Bodenfläche des Kontaktlochs ein Bereich der Halbleiter enthaltenden Schicht ist, wobei eine Höhe des Kontaktlochs wenigstens zehn Mal einer Breite des Kontaktlochs entspricht; Bilden einer Keimbildungsschicht in dem Kontaktloch, wobei die Keimbildungsschicht auf der Bodenfläche des Kontaktlochs gebildet wird, bei welchem das Kontaktloch keine andere Keimbildungsschicht oder leitendes Haftmittel auf seinen Seitenwänden oder oberen Ecken hat; Abscheiden von leitendem Füllmaterial in das Kontaktloch, so dass das leitende Füllmaterial nach oben von der Keimbildungsschicht zu einer Oberkante des Kontaktlochs wachst und nicht von den Seitenwänden her nach innen oder oberen Ecken des Kontaktlochs, wobei eine hohlraumfreie und übergangslose Anschlussfüllung erzeugt wird.
  18. Verfahren nach Anspruch 1, bei welchem die Keimbildungsschicht wenigstens ein leitendes Material umfasst, das aus einer Gruppe gewählt ist, die aus Metall, Silicid, Borid und Nitrid besteht.
  19. Verfahren nach Anspruch 1, bei welchem das Bilden der Keimbildungsschicht eine Abscheidungstechnik in einer Richtung umfasst, die aus einer Gruppe gewählt ist, die aus physikalischer Gasphasenabscheidung (PVD), chemischer Gasphasenabscheidung (CVD), Atomschichtabscheidung (ALD), metallorganischer chemischer Gasphasenabscheidung (MOCVD) und Plasma angereicherter chemischer Gasphasenabscheidung (PECVD) besteht.
  20. Verfahren nach Anspruch 1, bei welchem das Bilden der Keimbildungsschicht Ionenimplantation in den Bereich der Halbleiter enthaltenden Schicht umfasst.
DE102009052393.6A 2008-12-31 2009-11-09 Halbleiterherstellungsverfahren Active DE102009052393B8 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/347,721 US8236691B2 (en) 2008-12-31 2008-12-31 Method of high aspect ratio plug fill
US12/347,721 2008-12-31

Publications (3)

Publication Number Publication Date
DE102009052393A1 true DE102009052393A1 (de) 2010-07-01
DE102009052393B4 DE102009052393B4 (de) 2017-11-16
DE102009052393B8 DE102009052393B8 (de) 2018-02-08

Family

ID=42221054

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009052393.6A Active DE102009052393B8 (de) 2008-12-31 2009-11-09 Halbleiterherstellungsverfahren

Country Status (5)

Country Link
US (1) US8236691B2 (de)
JP (1) JP2010157700A (de)
CN (1) CN101770978B (de)
DE (1) DE102009052393B8 (de)
TW (1) TWI415218B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220074050A1 (en) * 2016-06-06 2022-03-10 Applied Materials, Inc. Halogen-Containing Silane-Based Metal Silicide As Nucleation Layer For Tungsten ALD

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN110004429B (zh) * 2012-03-27 2021-08-31 诺发系统公司 钨特征填充
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN104157562A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9640482B1 (en) * 2016-04-13 2017-05-02 United Microelectronics Corp. Semiconductor device with a contact plug and method of fabricating the same
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
CN111095488A (zh) 2017-08-14 2020-05-01 朗姆研究公司 三维竖直nand字线的金属填充过程
JP2021523292A (ja) 2018-05-03 2021-09-02 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ３ｄ ｎａｎｄ構造内にタングステンおよび他の金属を堆積させる方法
SG11202106002VA (en) 2018-12-05 2021-07-29 Lam Res Corp Void free low stress fill
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2061119C (en) * 1991-04-19 1998-02-03 Pei-Ing P. Lee Method of depositing conductors in high aspect ratio apertures
JP3149887B2 (ja) * 1991-11-08 2001-03-26 新日本製鐵株式会社 スパッタ成膜方法及びスパッタ成膜装置
JPH08191054A (ja) * 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH08213610A (ja) * 1995-02-07 1996-08-20 Sony Corp 電界効果型半導体装置及びその製造方法
US5757879A (en) * 1995-06-07 1998-05-26 International Business Machines Corporation Tungsten absorber for x-ray mask
US6406998B1 (en) * 1996-02-05 2002-06-18 Micron Technology, Inc. Formation of silicided contact by ion implantation
JPH1064848A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 半導体装置の製造装置および製造方法
US5918141A (en) * 1997-06-20 1999-06-29 National Semiconductor Corporation Method of masking silicide deposition utilizing a photoresist mask
US6696746B1 (en) * 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
TW439102B (en) * 1998-12-02 2001-06-07 Nippon Electric Co Field effect transistor and method of manufacturing the same
US6686278B2 (en) * 2001-06-19 2004-02-03 United Microelectronics Corp. Method for forming a plug metal layer
TWI270180B (en) * 2004-06-21 2007-01-01 Powerchip Semiconductor Corp Flash memory cell and manufacturing method thereof
ITMI20070446A1 (it) * 2007-03-06 2008-09-07 St Microelectronics Srl Processo perfabbricare circuiti integrati formati su un substrato seminconduttore e comprendenti strati di tungsteno
US8372744B2 (en) * 2007-04-20 2013-02-12 International Business Machines Corporation Fabricating a contact rhodium structure by electroplating and electroplating composition
KR20090074561A (ko) * 2008-01-02 2009-07-07 주식회사 하이닉스반도체 반도체소자의 컨택 형성방법
US20100065949A1 (en) * 2008-09-17 2010-03-18 Andreas Thies Stacked Semiconductor Chips with Through Substrate Vias

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220074050A1 (en) * 2016-06-06 2022-03-10 Applied Materials, Inc. Halogen-Containing Silane-Based Metal Silicide As Nucleation Layer For Tungsten ALD
US11702742B2 (en) * 2016-06-06 2023-07-18 Applied Materials, Inc. Methods of forming nucleation layers with halogenated silanes

Also Published As

Publication number Publication date
DE102009052393B4 (de) 2017-11-16
TW201029112A (en) 2010-08-01
US20100167532A1 (en) 2010-07-01
DE102009052393B8 (de) 2018-02-08
CN101770978A (zh) 2010-07-07
CN101770978B (zh) 2014-04-16
US8236691B2 (en) 2012-08-07
JP2010157700A (ja) 2010-07-15
TWI415218B (zh) 2013-11-11

Similar Documents

Publication Publication Date Title
DE102009052393A1 (de) Halbleiterherstellungsverfahren
DE112008000638B4 (de) Verfahren zur Herstellung einer Halbleitereinheit mit selbstausgerichteten epitaxialen Verlängerungen von Quellen und Senken
DE102014219912B4 (de) Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102017117845B4 (de) Verfahren zum Bilden einer Anordnung nichtflüchtiger Speicherzellen, Verfahren zum Bilden eines auf einem übergangsfreien Feldeffekttransistor basierenden nichtflüchtigen Speichers und eine auf einem übergangsfreien Feldeffekttransistor basierende nichtflüchtige Speicherstruktur
DE102013103207B4 (de) Halbleiterbauelement-Kanalsystem und Verfahren
DE102017118203A1 (de) Schwellspannungseinstellung für eine gate-all-around halbleiterstruktur
DE102014019523A1 (de) Kontaktstruktur und Verfahren zur Bildung
DE112009000709T5 (de) Selektive Bildung von dielektrischen Ätzstoppschichten
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102017118485A1 (de) Verfahren zum Bilden von Metallschichten in Öffnungen und Vorrichtung zu deren Bildung
DE102018217684B4 (de) Verfahren zur Anpassung einer negativen Kapazität in Gate-Elektrodenstrukturen und dazugehörige Halbleitervorrichtung
DE102018124749A1 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE102019113589A1 (de) Transistorbauelement mit hoher elektronenmobilität (hemt) und verfahren zu seiner herstellung
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102014119648B4 (de) METALL-GATE-STAPEL MIT TaAlCN-SCHICHT
DE102018100297A1 (de) FinFET-Bauelemente mit eingebetteten Luftspalten und ihre Fertigung
DE102019116992A1 (de) Bildungs- und in-situ-ätzprozesse für metallschichten
DE102013103966A1 (de) Kontaktstrukturen für Verbindungshalbleitervorrichtungen
DE102020101271A1 (de) Bottom-up-Bildung von Kontaktsteckern
DE102013104867A1 (de) III-V-Verbindungshalbleiter-Vorrichtung, die Metallkontakt aufweist, und Verfahren zu ihrer Herstellung
DE102014109352B4 (de) Zusammengesetzte kontaktstöpsel-struktur und verfahren zur herstellung
DE102014019447A1 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen
DE102019117894A1 (de) Ätzstoppschicht mit hoher durchbruchspannung
DE102020114655B4 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopfen mit einspringendem profil und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: NUMONYX B.V., ROLLE, CH

8181 Inventor (new situation)

Inventor name: SHOR, YAKOV, BEER, SHEVA, IL

Inventor name: HORVITZ, DROR, BEAR TUVIYA, IL

Inventor name: ROTLAIN, MAOR, QIRYAT GAT, IL

Inventor name: ALTSHULER, SEMEON, RISHON LE ZION, IL

Inventor name: ALOH, YIGAL, GAN YAVNE, IL

R082 Change of representative

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, 80538 MUENCHEN,

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: MICRON TECHNOLOGY, INC., BOISE, US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

R082 Change of representative

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

Effective date: 20120521

Representative=s name: SAMSON & PARTNER PATENTANWAELTE MBB, DE

Effective date: 20120521

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R083 Amendment of/additions to inventor(s)
R020 Patent grant now final