CN110391179A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110391179A
CN110391179A CN201910726421.5A CN201910726421A CN110391179A CN 110391179 A CN110391179 A CN 110391179A CN 201910726421 A CN201910726421 A CN 201910726421A CN 110391179 A CN110391179 A CN 110391179A
Authority
CN
China
Prior art keywords
layer
opening
forming method
sacrificial layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910726421.5A
Other languages
English (en)
Inventor
马敬
金子貴昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910726421.5A priority Critical patent/CN110391179A/zh
Publication of CN110391179A publication Critical patent/CN110391179A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底表面具有第一介质层，且所述第一介质层内具有若干导电结构；在相邻所述导电结构之间的第一介质层内形成第一开口；在所述第一开口内形成牺牲层；在所述牺牲层表面和第一介质层表面形成第二介质层；在所述第二介质层内形成第二开口，且所述第二开口底部暴露出部分牺牲层顶部表面；形成所述第二开口之后，去除所述牺牲层；去除所述牺牲层之后，在所述第二开口内形成封闭层，所述封闭层封闭所述第二开口顶部。所述方法能够有效改善空气隙的形貌和良率，从而有效降低寄生电容，使得形成的半导体结构的性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及半导体结构及其形成方法
背景技术
在传统的工艺流程上，半导体器件的制造过程会区分为两类主要的次工艺流程，分别为前段制程(Front End of Line，简称FEOL)和后段制程(Back End of Line，简称BEOL)。
后段制程可包括金属层的形成，以及在晶圆上不同层的金属层间金属连线、接触孔的形成等。其中，金属互连结构是为了实现半导体芯片器件之间的电连接的重要结构。随着半导体器件特征尺寸(Critical Dimension，简称CD)越来越小，相邻的金属层之间的距离变得越来越小，导致相邻金属层间产生的电容越来越大，该电容也称为寄生电容，该电容不仅影响半导体器件的运行速度，也对半导体器件的可靠性有严重影响。
目前可以在形成层间介质层和/或金属间介质层时，以低K介电材料取代如氧化硅等高k介电材料，以降低相邻的金属层之间的电容。但是，现有的低K介质材料的介电常数仍大于空气隙(air gap)的介电常数，因此形成具有空气隙的介质层更有利于降低金属层之间的电容。
然而，现有方法形成的具有空气隙的半导体结构的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以改善空气隙的形貌和良率，从而有效降低寄生电容，使得形成的半导体结构的性能较好。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有第一介质层，且所述第一介质层内具有若干导电结构；在相邻所述导电结构之间的第一介质层内形成第一开口；在所述第一开口内形成牺牲层；在所述牺牲层表面和第一介质层表面形成第二介质层；在所述第二介质层内形成第二开口，且所述第二开口底部暴露出部分牺牲层顶部表面；形成所述第二开口之后，去除所述牺牲层；去除所述牺牲层之后，在所述第二开口内形成封闭层，所述封闭层封闭所述第二开口顶部。
可选的，所述第二开口的尺寸小于第一开口的尺寸。
可选的，在平行于基底表面方向上，所述第二开口的尺寸范围为60纳米～90纳米。
可选的，所述第一介质层包括：位于导电结构侧壁表面的第一介质部和位于第一介质部表面的第二介质部，且所述第一介质部表面暴露出导电结构顶部表面。
可选的，所述第一开口的形成方法包括：在所述第一介质层表面形成第一图形化层，且所述第一图形化层暴露出部分第一介质层表面；以所述第一图形化层为掩膜，刻蚀所述第一介质层，在所述第一介质层内形成所述第一开口。
可选的，所述牺牲层的形成方法包括：在所述第一开口内以及第一介质层表面形成牺牲材料膜；平坦化所述牺牲材料膜，直至暴露出第一介质层表面，在所述第一开口内形成所述牺牲层。
可选的，所述第二开口的形成方法包括：在所述第二介质层表面形成第二图形化层，所述第二图形化层暴露出位于第一开口上的部分第二介质层表面；以所述第二图形化层为掩膜，刻蚀所述第二介质层，在所述第二介质层内形成所述第二开口。
可选的，刻蚀所述第二介质层的工艺包括：干法刻蚀工艺。
可选的，所述牺牲层的材料和第一介质层的材料不同，所述牺牲层的材料和第二介质层的材料不同。
可选的，所述牺牲层的材料包括：无定形硅或者多晶硅；所述第一介质层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；所述第二介质层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，去除所述牺牲层的工艺对牺牲层的刻蚀速率大于对第一介质层的刻蚀速率，去除所述牺牲层的工艺对牺牲层的刻蚀速率大于对第二介质层的刻蚀速率。
可选的，所述牺牲层的材料为多晶硅，所述第一介质层的材料为氧化硅，所述第二介质层的材料为氧化硅，去除所述牺牲层的工艺包括：湿法刻蚀工艺；所述湿法刻蚀的工艺参数包括：采用的刻蚀溶液为四甲基氢氧化铵溶液。
可选的，所述封闭层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；形成所述封闭层的方法包括：化学气相沉积或者炉管工艺。
可选的，还包括：形成第二开口之后，去除牺牲层之前，以所述第二介质层为掩膜，刻蚀所述牺牲层，在所述牺牲层内形成第三开口。
可选的，刻蚀所述牺牲层的工艺包括：干法刻蚀工艺。
可选的，所述第一开口的个数可以是一个或者多个。
可选的，所述第二开口的个数可以是一个或者多个。
相应的，本发明实施例还提供一种上述任一项所述方法形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，在所述第一介质层内形成第一开口；在所述第二介质层内形成第二开口。由于所述第二开口底部暴露出部分牺牲层顶部表面，即，去除牺牲层之后，所述第二开口底部暴露出部分第一开口顶部表面，使得形成的封闭层封闭第二开口顶部的同时，不会填充满所述第一开口，因而未被填充满的第一开口可以作为空气隙，能够有效降低寄生电容，使得形成的半导体结构的性能较好。
进一步，所述第二开口的尺寸范围在60纳米～90纳米。若所述尺寸大于90纳米，在形成封闭层时，尺寸较大的第二开口不容易实现提前封闭，导致第一开口容易被封闭层填充满，无法有效形成空气隙，进而不利于降低寄生电容；若所述尺寸小于60纳米，采用湿法刻蚀工艺去除所述牺牲层的过程中，采用的刻蚀溶液不容易从尺寸较小的第二开口内进入对所述牺牲层进行刻蚀，也不容易将刻蚀产生的产物从尺寸较小的第二开口排出，增加了工艺时间，不利于提高工艺效率。
进一步，所述第二开口的个数可以为一个或者多个。当形成数量较多的第二开口时，所述湿法刻蚀工艺去除牺牲层的过程中，有利于使刻蚀溶液更容易通过数量较多的第二开口对牺牲层进行刻蚀，节省时间，并且刻蚀形成的产物也更容易通过数量较多的第二开口排出，有利于进一步减小工艺时间，利于提高工艺效率。
附图说明
图1至图3是一种半导体结构形成方法各步骤的结构示意图；
图4至图11是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图3是一种半导体结构形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100表面具有介质层110，且所述介质层110内具有若干导电结构120。
请参考图2，在相邻所述导电结构120之间的介质层110内形成初始开口130，且所述介质层110暴露出初始开口130的顶部表面。
请参考图3，采用沉积工艺形成封闭层140，使初始开口130的顶部提前封闭，在所述介质层110内形成开口150。
上述方法中，所述开口150的介电常数极低，从而利于降低寄生电容。为了使初始开口130的顶部提前封闭，从而形成所述开口150，在平行于基底100表面方向上，需要所述初始开口130尺寸范围较小。
然而，采用沉积工艺封闭初始开口130顶部的过程中，不仅在初始开口130的顶部会沉积材料，而且也会在初始开口130的侧壁表面和底部表面沉积材料，由于所述初始开口130的尺寸较小，导致形成的开口150的尺寸也较小，不利于有效降低寄生电容。甚至，沉积的材料容易填充满初始开口130，导致无法有效在介质层110内形成开口150，造成无法有效降低寄生电容，形成的半导体结构的性能仍较差。
为解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有第一介质层，且所述第一介质层内具有若干导电结构；在相邻所述导电结构之间的第一介质层内形成第一开口；在所述第一开口内形成牺牲层；在所述牺牲层表面和第一介质层表面形成第二介质层；在所述第二介质层内形成第二开口，且所述第二开口底部暴露出部分牺牲层顶部表面；形成所述第二开口之后，去除所述牺牲层；在所述第二开口内形成封闭层，所述封闭层封闭所述第一开口顶部。所述方法能够有效改善空气隙的形貌和良率，从而有效降低寄生电容。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
请参考图4，提供基底200，所述基底200表面具有第一介质层210，且所述第一介质层210内具有若干导电结构220。
在本实施例中，所述基底200内具有器件层(图中未示出)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。
所述基底200的材料为半导体材料。在本实施例中，所述基底200的材料为硅。在其他实施例中，所述第一基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
所述第一介质层210的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。。(请确认)
在本实施例中，所述第一介质层210的材料为：氧化硅。
在本实施例中，所述第一介质层210包括：位于导电结构220侧壁表面的第一介质部211和位于第一介质部211表面的第二介质部212，且所述第一介质部211表面暴露出导电结构220顶部表面。
所述第二介质部212位于导电结构220顶部表面，从而能够避免后续的刻蚀工艺对导电结构220表面造成刻蚀损伤，减少漏电流或者表面缺陷的产生，有利于提高形成的半导体结构的性能。
请参考图5，在相邻所述导电结构220之间的第一介质层210内形成第一开口230。
所述第一开口230的形成方法包括：在所述第一介质层210表面形成第一图形化层(图中未示出)，且所述第一图形化层暴露出部分第一介质层210表面；以所述第一图形化层为掩膜，刻蚀所述第一介质层210，在所述第一介质层210内形成所述第一开口230。
刻蚀所述第一介质层210的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀所述第一介质层的工艺为各向异性干法刻蚀。
所述第一开口210的个数可以是一个或者多个。
在本实施例中，所述第一开口的个数为一个。
请参考图6，形成所述第一开口230之后，在所述第一开口230内形成牺牲层240。
所述牺牲层240用于为后续形成第二介质层以及位于第二介质层内的第二开口提供支撑。
所述牺牲层240的材料和第一介质层210的材料不同。
所述牺牲层240的材料包括：无定形硅或者多晶硅
在本实施例中，所述牺牲层240的材料为多晶硅，形成所述多晶硅的工艺为化学气相沉积工艺或者原子层沉积工艺。
所述牺牲层240的形成方法包括：在所述第一开口230内以及第一介质层210表面形成牺牲材料膜(图中未示出)；平坦化所述牺牲材料膜，直至暴露出第一介质层210表面，在所述第一开口230(图5中所示)内形成所述牺牲层240。
请参考图7，形成所述牺牲层240之后，在所述牺牲层240表面和第一介质层210表面形成第二介质层250。
所述牺牲层240的材料和第二介质层250的材料不同。
所述第二介质层250的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述第二介质层250的材料和第一介质层210的材料相同，均为氧化硅。
请参考图8，形成所述第二介质层250之后，在所述第二介质层250内形成第二开口260，且所述第二开口260底部暴露出部分牺牲层240顶部表面。
所述第二开口260用于后续去除牺牲层240。
所述第二开口260的形成方法包括：在所述第二介质层250表面形成第二图形化层(图中未示出)，所述第二图形化层暴露出位于第一开口230上的部分第二介质层250表面；以所述第二图形化层为掩膜，刻蚀所述第二介质层250，在所述第二介质层250内形成所述第二开口260。
刻蚀所述第二介质层250的工艺包括：各向异性干法刻蚀工艺。
所述第二开口260的尺寸范围在60纳米～90纳米。
选择所述尺寸范围的意义在于：若所述第二开口260的尺寸大于90纳米，在后续形成封闭层时，尺寸较大的第二开口260不容易实现提前封闭，导致第一开口230容易被封闭层填充满，无法有效形成空气隙，进而不利于降低寄生电容；若所述第二开口260的尺寸小于60纳米，后续采用湿法刻蚀工艺去除所述牺牲层240的过程中，采用的刻蚀容易不容易从尺寸较小的第二开口260内进入对所述牺牲层240进行刻蚀，也不容易将刻蚀产生的产物从尺寸较小的第二开口260排出，增加了工艺时间，不利于提高工艺效率。
所述第二开口260的个数可以是一个或者多个。
在本实施例中，所述第二开口的个数为两个。在其他实施例中，所述第二开口的个数可以是一个，也可以是三个或者三个以上。
当形成数量较多的第二开口260时，所述湿法刻蚀工艺去除牺牲层240的过程中，有利于使刻蚀溶液更容易通过数量较多的第二开口260对牺牲层240进行刻蚀，节省时间，并且刻蚀形成的产物也更容易通过数量较多的第二开口260排出，有利于进一步减小工艺时间，利于提高工艺效率。
在本实施例中，形成第二开口之后，后续去除牺牲层之前，还包括：以所述第二介质层为掩膜，刻蚀所述牺牲层，在所述牺牲层内形成第三开口。
在其他实施例中，不形成所述第三开口，形成所述第二开口之后，去除位于第一开口内的牺牲层。
请参考图9，形成所述第二开口260之后，以所述第二介质层250为掩膜，刻蚀所述牺牲层240，在所述牺牲层240内形成第三开口270。
所述第二开口260底部暴露出第三开口270的顶部。
在本实施例中，以所述第二介质层250为掩膜，刻蚀所述牺牲层240的工艺为各向异性干法刻蚀。
在所述牺牲层240内形成第三开口270，有利于后续湿法刻蚀工艺去除牺牲层240的过程中，采用的刻蚀溶液通过第三开口270与牺牲层240接触，从而增大刻蚀溶液与牺牲层240的接触面积，有利于提高刻蚀去除牺牲层240的速率，节省工艺时间。
请参考图10，形成所述第三开口270之后，去除所述牺牲层240。
去除所述牺牲层240的工艺对牺牲层240的刻蚀速率大于对第一介质层210的刻蚀速率，去除所述牺牲层240的工艺对牺牲层240的刻蚀速率大于对第二介质层250的刻蚀速率。
由于所述去除所述牺牲层240的工艺对牺牲层240的刻蚀速率大于对第一介质层210的刻蚀速率，使得去除牺牲层240的同时，对第一介质层210造成的刻蚀损伤较小，有利于控制第一开口230的形貌和提高形成第一开口230的良率，且避免对第一介质层210内的导电结构220造成影响，有利于降低寄生电容，使形成的半导体结构的性能较好。
由于去除所述牺牲层240的工艺对牺牲层240的刻蚀速率大于对第一介质层210的刻蚀速率，使得去除牺牲层240的同时，对第二介质层250造成的刻蚀损伤较小，有利于控制第一开口230的形貌和提高形成第一开口230的良率，有利于降低寄生电容的效率，使形成的半导体结构的性能较好。
在本实施例中，所述牺牲层240的材料为多晶硅，所述第一介质层210的材料为氧化硅，所述第二介质层250的材料为氧化硅，去除所述牺牲层240的工艺包括：湿法刻蚀工艺；所述湿法刻蚀的工艺参数包括：采用的刻蚀溶液为四甲基氢氧化铵溶液。
请参考图11，去除所述牺牲层240之后，在所述第二开口260内形成封闭层280，所述封闭层280封闭所述第二开口260顶部。
在本实施例中，所述封闭层280还位于部分第一开口230内。
所述封闭层280的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
形成所述封闭层280的方法包括：化学气相沉积或者炉管工艺。
在本实施例中，所述封闭层280的材料为氧化硅，形成所述封闭层280的工艺为炉管工艺。
在所述第一介质层210内形成第一开口230；在所述第二介质层250内形成第二开口260。由于所述第二开口260底部暴露出部分牺牲层240顶部表面，即，去除牺牲层240之后，所述第二开口260底部暴露出部分第一开口230顶部表面，使得形成的封闭层280封闭第二开口260顶部的同时，不会填充满所述第一开口230，因而未被填充满的第一开口230可以作为空气隙，能够有效降低寄生电容，使得形成的半导体结构的性能较好。
由于所述第二开口260的尺寸较小，有利于形成封闭层280时，在第二开口260提前封闭，使得第一开口230不会被封闭层280填充满，即，能够在第一介质层210内形成空气隙，所述空气隙的介电常数较小，有利于降低相邻导电结构220之间的寄生电容。
相应的，本发明实施例还提供一种采用上述任一项所述方法形成的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有第一介质层，且所述第一介质层内具有若干导电结构；
在相邻所述导电结构之间的第一介质层内形成第一开口；
在所述第一开口内形成牺牲层；
在所述牺牲层表面和第一介质层表面形成第二介质层；
在所述第二介质层内形成第二开口，且所述第二开口底部暴露出部分牺牲层顶部表面；
形成所述第二开口之后，去除所述牺牲层；
去除所述牺牲层之后，在所述第二开口内形成封闭层，所述封闭层封闭所述第二开口顶部。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二开口的尺寸小于第一开口的尺寸。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，在平行于基底表面方向上，所述第二开口的尺寸范围为60纳米～90纳米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层包括：位于导电结构侧壁表面的第一介质部和位于第一介质部表面的第二介质部，且所述第一介质部表面暴露出导电结构顶部表面。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的形成方法包括：在所述第一介质层表面形成第一图形化层，且所述第一图形化层暴露出部分第一介质层表面；以所述第一图形化层为掩膜，刻蚀所述第一介质层，在所述第一介质层内形成所述第一开口。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的形成方法包括：在所述第一开口内以及第一介质层表面形成牺牲材料膜；平坦化所述牺牲材料膜，直至暴露出第一介质层表面，在所述第一开口内形成所述牺牲层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二开口的形成方法包括：在所述第二介质层表面形成第二图形化层，所述第二图形化层暴露出位于第一开口上的部分第二介质层表面；以所述第二图形化层为掩膜，刻蚀所述第二介质层，在所述第二介质层内形成所述第二开口。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，刻蚀所述第二介质层的工艺包括：干法刻蚀工艺。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料和第一介质层的材料不同，所述牺牲层的材料和第二介质层的材料不同。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括：无定形硅或者多晶硅；所述第一介质层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；所述第二介质层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
11.如权利要求1或者10所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的工艺对牺牲层的刻蚀速率大于对第一介质层的刻蚀速率，去除所述牺牲层的工艺对牺牲层的刻蚀速率大于对第二介质层的刻蚀速率。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为多晶硅，所述第一介质层的材料为氧化硅，所述第二介质层的材料为氧化硅，去除所述牺牲层的工艺包括：湿法刻蚀工艺；所述湿法刻蚀的工艺参数包括：采用的刻蚀溶液为四甲基氢氧化铵溶液。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述封闭层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；形成所述封闭层的方法包括：化学气相沉积或者炉管工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成第二开口之后，去除牺牲层之前，以所述第二介质层为掩膜，刻蚀所述牺牲层，在所述牺牲层内形成第三开口。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，刻蚀所述牺牲层的工艺包括：干法刻蚀工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的个数可以是一个或者多个。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二开口的个数可以是一个或者多个。
18.一种采用权利要求1至17任一项所述方法形成的半导体结构。
CN201910726421.5A 2019-08-07 2019-08-07 半导体结构及其形成方法 Pending CN110391179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910726421.5A CN110391179A (zh) 2019-08-07 2019-08-07 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910726421.5A CN110391179A (zh) 2019-08-07 2019-08-07 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN110391179A true CN110391179A (zh) 2019-10-29

Family

ID=68288355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910726421.5A Pending CN110391179A (zh) 2019-08-07 2019-08-07 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110391179A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309230A1 (en) * 2008-06-16 2009-12-17 Zhenjiang Cui Air gap formation and integration using a patterning cap
CN103151297A (zh) * 2011-12-06 2013-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103165522A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN106486418A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309230A1 (en) * 2008-06-16 2009-12-17 Zhenjiang Cui Air gap formation and integration using a patterning cap
CN103151297A (zh) * 2011-12-06 2013-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103165522A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN106486418A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
TWI608582B (zh) 半導體元件及其製造方法
TWI771633B (zh) 形成氣隙間隔件與主動區上方之閘極接觸之方法及所產生之裝置
US11721590B2 (en) Semiconductor device and method
KR20160123955A (ko) Ｆｉｎ―ｆｅｔ 디바이스를 제조하는 공정
CN106033742B (zh) 半导体结构的形成方法
CN109786253B (zh) 一种半导体器件及其形成方法
US11664230B2 (en) Semiconductor device structure with silicide
TW202218093A (zh) 半導體裝置
CN107039335B (zh) 半导体结构的形成方法
US20230030411A1 (en) Fin field effect transistor device structure
US10297454B2 (en) Semiconductor device and fabrication method thereof
CN104979173B (zh) 半导体结构及其形成方法
CN108321083A (zh) 半导体结构及其形成方法
CN107275214A (zh) 半导体器件及其形成方法
CN104078330B (zh) 自对准三重图形的形成方法
CN104701145A (zh) 半导体结构的形成方法
CN110391179A (zh) 半导体结构及其形成方法
CN106298669A (zh) 半导体器件的形成方法
TW201933612A (zh) 接觸結構
CN104681429A (zh) 半导体结构的形成方法
TW202114068A (zh) 半導體裝置的形成方法
CN114093807A (zh) 半导体器件及其形成方法
CN110085555B (zh) 半导体结构及其形成方法
CN102956545B (zh) 金属互连线的制造方法
CN107039333B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191029