TWI470731B - 具有鞍鰭形通道之半導體元件及其製造方法 - Google Patents

具有鞍鰭形通道之半導體元件及其製造方法 Download PDF

Info

Publication number
TWI470731B
TWI470731B TW98107209A TW98107209A TWI470731B TW I470731 B TWI470731 B TW I470731B TW 98107209 A TW98107209 A TW 98107209A TW 98107209 A TW98107209 A TW 98107209A TW I470731 B TWI470731 B TW I470731B
Authority
TW
Taiwan
Prior art keywords
gate
pattern
insulating layer
layer
forming
Prior art date
Application number
TW98107209A
Other languages
English (en)
Other versions
TW201025498A (en
Inventor
Kwang Kee Chae
Jae Seon Yu
Jae Kyun Lee
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201025498A publication Critical patent/TW201025498A/zh
Application granted granted Critical
Publication of TWI470731B publication Critical patent/TWI470731B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

具有鞍鰭形通道之半導體元件及其製造方法
本發明係有關一半導體元件，特別是關於一具有鞍鰭形通道之半導體元件及其製造方法。
半導體產業的趨勢正朝向半導體元件設計規則之減少而發展。此設計規則之減少使藉由習知的平面通道結構以達到所要求的目標臨界電壓變得困難。一種具有三度空間(3D)之通道結構的半導體元件因此而被提出，以解決與習知平面通道結構相關的問題。具有3D通道結構的半導體元件的實例包括具有凹入通道或突起通道的半導體元件。另一此類的半導體元件即為結合了凹入通道及突起通道之具有鞍鰭形通道的半導體元件。
與習知具平面通道結構的半導體元件相較，具有鞍鰭形通道的半導體元件實現了有效的通道長度之增加，以及可得目標臨界電壓的增強。由於有效的通道寬度之增加，電流驅動能力亦可得到改善。
具有鞍鰭形通道之半導體元件，其構造為：作用區之閘極形成區域凹陷成第一個深度，並且，絕緣層從作用區之閘極形成區域開始延伸的部份，凹陷成大於第一個深度之第二個深度，以曝露閘極形成區域凹陷成第一個深度的前後表面。
然而，該具有一鞍鰭形通道之半導體元件之絕緣層係由一氧化物層構成，而因此，一使用氟化氫(HF)溶液之預洗程序常緊接著在閘極氧化物層形成之前實施。有鑑於此，定義於絕緣層內之凹入圖案，可能因預洗程序之過程中所產生之蝕刻耗損而擴大。
因此，在隨後之著陸插塞接觸(landing plug contact，LPC)程序，該作用區與絕緣層之蝕刻可同時在位元線節點之插塞所形成之區域為之。而由於此原因，自我對準接觸(self-align contact，SAC)之失敗可能發生，例如閘極圖案與LPC插塞間可能產生連結，因而導致生產量之下降。
因此，為了製造具有鞍鰭形通道的半導體元件，避免閘極圖案與LPC插塞兩者間的連結是必要的。
本發明包含一半導體元件及其製造方法，該半導體元件可避免在鞍鰭形通道形成過程中，發生閘極圖案與LPC插塞之連結。
本發明並包含一半導體元件及其製造方法，該半導體元件的生產量，係藉由避免一閘極圖案與一LPC插塞兩者間發生連結而增加。
本發明一態樣之半導體元件，包括一半導體基板；一絕緣層，其形成於半導體基板，用以限定作用區；閘極之凹入圖案，其係定義於作用區與絕緣層內；閘極圖案，其形成於閘極之凹入圖案之內和之上；以及一閘極間隔器，其形成目的係為了覆蓋閘極圖案。該閘極之凹入圖案在作用區內具有一第一個深度，並在絕緣層內有一大於第一個深度之第二個深度。閘極圖案與定義於絕緣層內之閘極之凹入圖案之上部之間具有間隙，該間隙並由閘極間隔器所填充。
該閘極間隔器可包括一氮化物層。
該定義於絕緣層內之閘極之凹入圖案，具有一寬度，該寬度之上部大於下部之寬度。
該半導體元件更進一步包括了接合區，該接合區形成於閘極圖案兩側之作用區的表面上；一層間電介質形成於閘極間隔器上；以及插塞，其形成於層間電介質中，用以接觸接合區。
該插塞包括形成來接觸作用區與絕緣層之插塞。
該閘極圖案係形成為線狀閘極圖案，持續延伸而跨過作用區與絕緣層。
該閘極圖案包含鞍鰭閘極，該鞍鰭閘極覆蓋了作用區的前後表面。
本發明另一態樣之半導體元件之製造方法，其包括以下步驟：在半導體基板上形成作用區與絕緣層，以絕緣層限定作用區；蝕刻作用區及絕緣層以形成第一個深度；定義閘極之凹入圖案，其方式為再進一步蝕刻絕緣層已具有第一個深度之部份，以形成第二個深度；擴大定義於絕緣層內之閘極之凹入圖案上部的寬度；於閘極之凹入圖案其內和其上形成閘極圖案；以及，形成閘極間隔器，用以覆蓋閘極圖案。該閘極圖案形成的寬度，小於定義於絕緣層內、已被擴大的閘極之凹入圖案之上部的寬度。閘極圖案與定義於絕緣層內、已被擴大的閘極之凹入圖案之上部間所產生的間隙，由閘極間隔器所填充。
定義該閘極之凹入圖案包含以下步驟：在作用區與絕緣層上形成祭祀層；在祭祀層上形成硬遮罩層；蝕刻硬遮罩層致使形成硬遮罩圖案，以曝露部份的祭祀層，祭祀層下為將要被定義的閘極之凹入圖案；利用硬遮罩圖案蝕刻祭祀層、作用區、及絕緣層以形成第一個深度；進一步蝕刻絕緣層已具有第一個深度之部份，以形成大於第一個深度之第二個深度；然後移除硬遮罩圖案。
該祭祀層可包含一氧化物層。
該氧化物層形成的厚度範圍為50~500安()。
該硬遮罩層可包含一非晶系碳層。
蝕刻作用區及絕緣層以形成第一個深度，其步驟之實行得使用至少一主氣體以蝕刻矽，該主氣體係從Cl2 、HBr與BCl3 中選出；並至少一主氣體來蝕刻一氧化物層，該主氣體係從Cx Fy (,)、Cx Hy Fz (,,)、NF3 及SF6 中挑選出。另外，蝕刻作用區及絕緣層以形成第一個深度，其步驟之實行得同時使用至少一添加劑氣體，該氣體從He、Ar、H2 、N2 與O2 中選出。
第二次蝕刻絕緣層204已凹陷形成第一個深度之部份，其步驟之實行得使用至少一主氣體來蝕刻一氧化物層，該主氣體係從Cx Fy ()、Cx Hy Fz ()、NF3 與SF6 中挑選出；並至少一添加劑氣體，該氣體從He、Ar、H2 、N2 與O2 中選出。
擴大定義於絕緣層內之閘極之凹入圖案上部的寬度，其步驟之實行得透過乾洗法。
該乾洗程序之實施，係採用含有氮、氫、或氟至少其一的氣體。
該乾洗程序得在不施加電漿的狀態下實施，其方式為在60~120毫托(mTorr)之壓力與30~60℃之氣溫下，使用NH3 、HF與Ar氣體。NH3 氣體以10~60sccm的速率流動，HF氣體以10~60sccm的速率流動，而Ar氣體則以0~40sccm之速率流動。
或者，該乾蝕刻程序亦得於施加直接電漿的狀態下實施，其方式為在500~1,000毫托(mTorr)的壓力與500~3,000瓦的電壓下，使用N2 與H2 氣體，以及NF3 或HF擇一之氣體。N2 氣體以500~1,000sccm的速率流動，H2 氣體以200~500sccm的速率流動，NF3 或HF氣體則以50~400sccm的速率流動。
或者，該乾蝕刻程序亦得於施加遠距電漿的狀態下實施，其方式為在200~400帕(Pa)的壓力與1,000~4,000瓦(W)的電壓下，使用NH3 與NF3 氣體，以及N2 或H2 擇一之氣體。NH3 氣體以500~1,000sccm的速率流動，NF3 氣體以1,000~3,000sccm的速率流動，N2 或H2 氣體則以500~3,000sccm的速率流動。
在形成閘極圖案的步驟之後、而在形成閘極間隔器的步驟之前，該方法進一步包括了在閘極圖案兩側的作用區表面形成接合區的步驟。
該閘極間隔器得包含一氮化物層。
該定義於絕緣層內之閘極之凹入圖案，具有一寬度，其寬度之上部大於下部之寬度。
於形成閘極間隔器的步驟之後，該方法進一步包括於閘極間隔器上形成一層間電介質的步驟；以及於層間電介質中形成插塞，用以接觸在作用區上的接合區。
該插塞包括形成來接觸作用區與絕緣層之插塞。
該閘極圖案係形成為線狀閘極圖案，持續延伸而跨過作用區與絕緣層。
該閘極圖案包含鞍鰭閘極，該鞍鰭閘極覆蓋了作用區的前後表面。
本發明又一態樣之半導體元件之製造方法，其包括以下步驟：在半導體基板形成作用區與絕緣層，以絕緣層限定作用區；利用祭祀層圖案與硬遮罩圖案而蝕刻作#用區及絕緣層，藉以定義閘極之凹入圖案；於閘極之凹入圖案內和其上形成閘極圖案；以及，形成閘極間隔器，用以覆蓋閘極圖案。定義閘極之凹入圖案包含以下步驟：利用硬遮罩圖案蝕刻作用區與絕緣層以形成第一個深度，再透過圍包蝕刻法利用祭祀層圖案，進一步蝕刻絕緣層以形成第二個深度，並同時擴大閘極之凹入圖案上部。該閘極圖案形成的寬度，小於定義於絕緣層內、已被擴大之閘極之凹入圖案之上部。而閘極圖案與定義於絕緣層內、已被擴大之閘極之凹入圖案之上部間所產生的間隙，由閘極間隔器所填充。
該祭祀層得包含一氧化物層。
該氧化物層之形成厚度得為100~1,000安()。
該祭祀層圖案與硬遮罩圖案之形成，包括以下步驟：在作用區與絕緣層上形成祭祀層；在祭祀層上形成硬遮罩層；並且，蝕刻祭祀層與硬遮罩層，以曝露將要被定義為閘極之凹入圖案之區域。
該硬遮罩層得包含一非晶系碳層。
該非晶系碳層形成之厚度得為1,000~3,000安()。
蝕刻作用區與絕緣層之實施，得採用至少一主氣體以蝕刻矽，該主氣體係從Cl2 、HBr與BCl3 中選出；並至少一主氣體來蝕刻一氧化物層，該主氣體係從Cx Fy ()、Cx Hy Fz ( )、NF3 及SF6 中挑選出；並至少一添加劑氣體，該氣體從He、Ar、H2 、N2 與O2 中選出。
該圍包蝕刻法之實施，得一併移去部份或全部祭祀層圖案之厚度。
該圍包蝕刻法之實施，得保留祭祀層圖案50~200安()之厚度。
該圍包蝕刻法之實施，得使用至少一主要蝕刻氣，該主要蝕刻氣從Cx Fy ()、Cx Hy Fz ()、NF3 與SF6 中挑選出，以及至少一添加劑氣體，該氣體從O2 、Ar、He、HBr、N2 與COS中挑選出。
該圍包蝕刻法，得在2~50毫托(mTorr)之壓力、300~1,500瓦(W)之電源功率、與30~1,000瓦(W)之偏壓功率之狀態下實施。
該於圍包蝕刻法實施後餘留的祭祀層圖案，得透過使用含有氟化氫(HF)的化學製品之溼洗法去除之。
或者，該於圍包蝕刻法實施後餘留的祭祀層圖案，得透過使用含有氮、氫或氟至少其一之氣體之乾洗法去除之。
在形成閘極圖案的步驟之後、而在形成閘極間隔器的步驟之前，該方法進一步包含了在閘極圖案兩側的作用區表面形成接合區的步驟。
於形成閘極間隔器的步驟之後，該方法進一步包含於閘極間隔器上形成一層間電介質的步驟；以及於層間電介質中形成插塞，用以接觸在作用區上的接合區。
該插塞包括形成來接觸作用區與絕緣層之插塞。
定義於絕緣層內的閘極之凹入圖案具有一寬度，其寬度之上部大於下部之寬度。
該閘極圖案係形成為線狀閘極圖案，持續延伸而跨過作用區與絕緣層。
該閘極圖案包含鞍鰭閘極，該鞍鰭閘極覆蓋了作用區的前、後表面。。
以下，將參考附圖詳細說明本發明之具體實施方式。
第1圖顯示本發明一實施例之半導體元件的平面圖，而第2圖係沿著第1圖中A-A’線的剖面圖。
如第1圖及第2圖所示，一絕緣層204在半導體基板200內形成，用以限定作用區202。複數之第一閘極圖案R1，其被定義為在作用區202的閘極形成區域形成第一個深度，第二閘極圖案R2，則被定義為在絕緣層204從作用區202的閘極形成區域開始延伸的部份，形成大於第一個深度之第二個深度，使閘極形成區域的前、後表面因而曝露(例如，作用區在作用區202的閘極形成區域之前與之後的部份即被曝露)，進而形成鞍鰭形通道。如第2圖所示，被定義於絕緣層204的第二閘極圖案R2，其具有一正型的凹入剖面，該凹陷上部的寬度大於下部的寬度。
閘極圖案210，其形成於第一凹入圖案R1所被定義之作用區202的閘極形成區域，以及於第二凹入圖案R2所被定義之絕緣層204從作用區202的閘極形成區域所開始延伸之部份。閘極圖案係形成為線狀閘極圖案，持續延伸而跨過作用區202與絕緣層204。閘極圖案210具有一結構，該結構包括一閘極絕緣層212的堆疊，一由多晶矽組成之第一閘極導電層214，一由如鎢之金屬物質所組成之第二閘極導電層216，以及一由氮化物所組成之硬遮罩層218。該閘極圖案210形成為具有一小於第二凹入圖案R2上部寬度之寬度，如此使第二凹入圖案R2之上部與閘極圖案210間產生間隙。並且，各個閘極圖案210之形成，均具有覆蓋閘極形成區域之前、後表面的鞍鰭形狀。
接合區206形成於閘極圖案210兩側之作用區202的表面，一閘極間隔器220並於包括閘極圖案210與絕緣層204在內之半導體基板200上形成。該閘極間隔器220之組成以包含一氮化物層為最佳，且其形成之厚度能夠填充第二凹入圖案R2之上部與閘極圖案210間產生之間隙。位於絕緣層204內的第二凹入圖案R2之上部與閘極圖案210間產生的間隙，因此而被閘極間隔器220完全填滿。
一層間電介質222形成於閘極間隔器220，並且插塞224形成於層間電介質222中，用以接觸接合區206。在本發明之一實施例中，插塞224係透過LPC程序形成，各個插塞延伸於整個層間電介質、並延伸至作用區202或絕緣層204中。如第2圖所示，部份之閘極間隔器220，在插塞224形成並接觸接合區206或部份絕緣層204之處被移除。該插塞224包含插塞，其形成係用以接觸作用區402與絕緣層404；亦即為位元線節點之插塞。
從而，在依據本發明一實施例之半導體元件中，閘極圖案210形成於絕緣層204之部份受到閘極間隔器220之保護，此所指之閘極間隔器220包括其完全填充於第二凹入圖案R2之上部與閘極圖案210間產生之間隙之部份；也因此，位元線節點之插塞224與閘極圖案210間之連結得以被避免。於是，依據本實施例之半導體元件，其自動對準接觸(SAC)之失敗得以被避免；且由此，依據本實施例之半導體元件，其生產量得以增加，可信賴度亦得以改進。
第3A圖至第3F圖顯示說明本發明另一實施例之半導體元件之製造方法的剖面圖。茲將該方法敘述如下。
如第3A圖所示，一絕緣層204形成於半導體基板200(該基板之形成得以，例如：塊狀矽為之)內，用以限定作用區202。絕緣層204形成之最佳方法，係藉由利用淺渠溝隔離(STI)法，以氧化物層填充溝渠。
如第3B圖所示，一由氧化物層構成之祭祀層302形成於包含絕緣層204在內之半導體基板200上，其形成之厚度範圍為50~500安()；一由非晶系碳層所構成之硬遮罩層並形成於祭祀層302上。該硬遮罩層被蝕刻而形成硬遮罩圖案304，以曝露祭祀層302位於作用區202之閘極形成區域的部份，以及絕緣層204從作用區202之閘極形成區域開始延伸的部份。
該祭祀層302之蝕刻係利用硬遮罩圖案304作為一蝕刻障礙。接著，作用區202之閘極形成區域與絕緣層204從閘極形成區域開始延伸的部份被蝕刻成第一個深度，以在作用區202之閘極形成區域定義第一凹入圖案R1，以及定義在絕緣層204內之(第一個深度的)凹陷。然後，絕緣層204(已凹陷具有第一個深度之處)又再一次被蝕刻(第二次蝕刻)，以定義第二凹入圖案R2，該第二凹入圖案R2在絕緣層204從作用區202之閘極形成區域開始延伸的部份，具有一大於第一個深度之第二個深度。
在本發明之一實施例中，定義第一凹入圖案R1與第二凹入圖案R2之蝕刻程序之實施係使用至少一主氣體以蝕刻矽，該主氣體係從Cl2 、HBr與BCl3 中所挑選出；並至少一主氣體來蝕刻一氧化物層，該主氣體係從Cx Fy ()、Cx Hy Fz ( )、NF3 及SF6 中挑選出；並至少一添加劑氣體，該氣體從He、Ar、H2 、N2 與O2 中選出。
如第3C圖所示，由非晶系碳層所構成之硬遮罩圖案304被移除。接著，在硬遮罩圖案304被移除後的半導體基板200上實施乾洗程序，用以去除剩餘之祭祀層302；於此同時，絕緣層204凹陷成為第二個深度其部份之上部，亦即，第二凹入圖案R2側壁之上部，被部份移除，以使第二凹入圖案R2具有一正型的凹入剖面，其凹陷上部的寬度大於其下部的寬度。在本發明之一實施例中，該乾洗程序係在氧化物層除去50~600安()之厚度的條件下實施，因此，在第二凹入圖案R2間所餘留之絕緣層204之寬度變為10~40奈米(nm)。另外，在本發明之一實施例中，該乾洗程序之實施係使用一含有至少氮、氫或氟之氣體。
詳言之，該乾洗程序之實施係在不施加電漿之狀態下為之，其方式為在範圍為60~120毫托(mTorr)的壓力與30~60℃的氣溫下，使用NH3 、HF與Ar氣體。同時，NH3 氣體以10~60sccm的速率流動，HF氣體以10~60sccm的速率流動，而Ar氣體則以0~40sccm之速率流動。
或者，亦得設想該乾蝕刻程序於施加直接電漿的狀態下實施，其方式為在500~1,000毫托(mTorr)的壓力與500~3,000瓦(W)的電壓下，使用N2 與H2 氣體，以及NF3 或HF擇一之氣體。同時，N2 氣體以500~1,000sccm的速率流動，H2 氣體以200~500sccm的速率流動，NF3 或HF氣體則以50~400sccm的速率流動。
另外，亦得設想該乾蝕刻程序於施加遠距電漿的狀態下實施，其方式為在200~400帕(Pa)的壓力與1,000~4,000瓦(W)的電壓下，使用NH3 與NF3 氣體，以及N2 或H2 擇一之氣體。同時，NH3 氣體以500~1,000sccm的速率流動，NF3 氣體以1,000~3,000sccm的速率流動，N2 或H2 氣體則以500~3,000sccm的速率流動。
於乾洗程序實施之後，實施使用含有氟化氫(HF)的化學製品之溼洗法，以除去餘留在第一凹入圖案R1與第二凹入圖案R2底部之氧化物層。
如第3D圖所示，一閘極絕緣層212、一由多晶矽組成之第一間極導電層214、一第二閘極導電層216、與一閘極硬遮罩層218，相繼在包括第一凹入圖案R1與具有正型的凹入剖面之第二凹入圖案R2在內之整個半導體基板200其上(與其內，在該閘極絕緣層212與第一閘極導電層之情形)形成。在本發明之一實施例中，第一閘極導電層214之形成係採用多晶矽，第二閘極導電層216之形成係採用金屬物質，例如鎢，而閘極硬遮罩層218則使用一氮化物形成。
蝕刻閘極硬遮罩層218，接著以蝕刻後的硬遮罩層218作為蝕刻障礙，蝕刻第二閘極導電層216、第一閘極導電層214、與閘極絕緣層212；閘極圖案210因而形成於已定義有第一閘極圖案R1之作用區202之閘極形成區域，以及於絕緣層204已定義有第二凹入圖案R2、從閘極形成區域開始延伸的部份。各個閘極圖案210均形成為線狀閘極圖案，其在作用區202與絕緣層204以線狀延伸。該閘極圖案210之形成具有一寬度，該寬度小於第二凹入圖案R2上部的寬度，因此雖然第二凹入圖案R2之下部完全被閘極圖案210所填充，但於第二凹入圖案R2之上部與閘極圖案210間產生了間隙。閘極圖案210之形成係用以覆蓋作用區202之閘極形成區域的前、後表面。接合區206在閘極圖案210兩側之作用區202表面形成。
如第非圖所示，一閘極間隔器220在包括閘極圖案210在內之半導體基板200上形成。該閘極間隔器220之組成以包含一氮化物層為最佳，且其形成之厚度能夠填充第二凹入圖案R2之上部與閘極圖案210間所產生之間隙。換言之，閘極間隔器220之形成使第二凹入圖案R2之上部與閘極圖案210間之間隙，被閘極間隔器220完全填滿。填充於第二凹入圖案R2之上部與閘極圖案210間之間隙之閘極間隔器220，其作用為在隨後之LPC程序中保護閘極圖案210(例如，保護該元件以避免可能之連結發生)。
如第3F圖所示，一層間電介質222在包括閘極間隔器220在內之半導體基板上形成。隨後，插塞224透過一LPC程序，形成於閘極圖案210兩側之層間電介質222中，以接觸接合區206。
如第1圖所示，當實施該LPC程序時，作用區202與絕緣層204在位元線節點之插塞224形成之位置被蝕刻(例如，同時被蝕刻)。因此，當對準偏誤發生時，閘極圖案210與插塞224間可能在B所指示之區域發生連結。有鑑於此，在本發明中，閘極圖案210藉著在第二凹入圖案R2之上部與閘極圖案210間填充閘極間隔器220而受到保護，以免發生連結。因此，在本發明中，縱然對準偏誤發生，閘極圖案210與插塞224間在B區域之連結亦得以避免。
從而，在本發明之一實施例中，由於閘極圖案210與插塞224間之連結得以避免，其半導體元件之生產量得以增加，且所製造之半導體元件之可信賴度亦得以改進。
之後，雖然未於圖式中顯示，藉著其後一連串之程序相繼地實施，依據該實施例之半導體元件之製造即為完成。
第4A圖至第4F圖係依據本發明又一實施例說明一半導體元件製造方法之程序的剖面圖。
如第4A圖所示，一絕緣層404形成於半導體基板400(該基板之形成得以，例如：塊狀矽為之)內，用以限定作用區402。在本發明之一實施例中，絕緣層404之形成係利用淺渠溝隔離(STI)法，以氧化物層填充溝渠之方法為之。一由氧化物層構成之祭祀層432形成於包括絕緣層404在內之半導體基板400上，其形成之厚度範圍為100~1,000安()，並且，一由非晶系碳層構成之硬遮罩層形成於祭祀層432上。由於作用區402在隨後之圍包蝕刻法受到祭祀層432之保護，因此於此處，由氧化物層構成之祭祀層432，其形成之厚度大於在之前之實施例所實施之祭祀層的厚度。該硬遮罩層被蝕刻而形成硬遮罩圖案434，以曝露祭祀層432位於作用區402之閘極形成區域的部份，以及絕緣層404從作用區402之閘極形成區域開始延伸的部份。其後，以該硬遮罩圖案434作為蝕刻障礙蝕刻祭祀層432所曝露的部份，以曝露作用區402之閘極形成區域、以及絕緣層404從閘極形成區域開始延伸的部份。
於此處，蝕刻以非晶系碳層構成之硬遮罩層，其程序之實施，係先於硬遮罩層上形成一氮氧化矽層作為一抗反射層；之後，於氮氧化矽層上形成一光阻圖案，接著利用該光阻圖案作為蝕刻障礙蝕刻該氮氧化矽層與該硬遮罩層。最後，除去餘留之光阻圖案與氮氧化矽層。
如第4B圖所示，使用硬遮罩圖案434作為蝕刻障礙，蝕刻作用區402之被曝露之閘極形成區域、以及絕緣層404從閘極形成區域延伸而被曝露的部份，以形成第一個深度，因而第一凹入圖案R1即被定義於作用區402之閘極形成區域。在此同時，第一凹入圖案R1亦定義於絕緣層404中。
在本發明之一實施例中，定義第一凹入圖案R1之程序之實施係使用至少一主氣體以蝕刻矽，該主氣體係從Cl2 、HBr與BCl3 中所挑選出；並至少一主氣體來蝕刻一氧化物層，該主氣體係從Cx Fy ( )、Cx Hy Fz ()、NF3 及SF6 中挑選出；並至少一添加劑氣體，該氣體從He、Ar、H2 、N2 與O2 中選出。
如第4C圖所示，由非晶系碳層構成之硬遮罩圖案434被除去。接著，在已除去硬遮罩圖案434之半導體基板400實施圍包蝕刻法。實施圍包蝕刻法的結果使絕緣層404已凹陷形成第一個深度的部份又再一次被蝕刻(第二次蝕刻)，以使具有大於第一個深度之第二個深度的第二凹入圖案R2，定義在絕緣層404從作用區402之閘極形成區域開始延伸之部份，用以曝露閘極形成區域已凹陷成第一個深度處之前、後表面。在此之同時，由於第二凹入圖案R2側壁之上部被蝕刻，使得第二凹入圖案R2具有一正型的凹入剖面，其中，該凹陷上部的寬度大於其下部的寬度。另外，圍包蝕刻法實施之結果，部份或全部祭祀層432之厚度會被移除。較理想之狀況為，該圍包蝕刻法之實施使50~200之厚度範圍之祭祀層432被移除。
詳言之，該圍包蝕刻法之實施，係在2~50毫托(mTorr)之壓力、300~1,500瓦(W)之電源功率、與30~1,000瓦(W)之偏壓功率之狀態下，使用從Cx Fy ()、Cx Hy Fz ()、NF3 及SF6 中選出至少其一之主要蝕刻氣；並至少一從O2 、Ar、He、HBr、N2 與COS中選出之添加劑氣體。
如第4D圖所示，剩餘之祭祀層432被移除。在本發明之一實施例中，除去餘留之祭祀層432，其程序之實施係經由使用含有氟化氫(HF)之化學製品之溼洗法，或透過使用含有氮、氫或氟至少其一氣體之乾洗法。在清洗程序實施之同時，該在第一凹入圖案R1與第二凹入圖案R2底部剩餘之氧化物層亦一併被除去。
一間極絕緣層412、一第一閘極導電層414、一第二閘極導電層416、與一閘極硬遮罩層418，相繼形成在包括第一凹入圖案R1與具有正型的凹入剖面之第二凹入圖案R2在內之整個半導體基板400之表面。第一閘極導電層414之形成係採用多晶矽，第二閘極導電層416之形成係採用金屬物質，例如鎢，而閘極硬遮罩層418則使用一氮化物形成。蝕刻閘極硬遮罩層418，接著以蝕刻後的硬遮罩層418作為蝕刻障礙，蝕刻第二閘極導電層416、第一閘極導電層414、與閘極絕緣層412；複數的閘極圖案410因而形成於已定義有第一凹入圖案R1之作用區402之閘極形成區域，以及於絕緣層404從閘極形成區域開始延伸、已定義有第二凹入圖案R2的部份。各個閘極圖案410均形成為線狀閘極圖案，其在作用區402與絕緣層404以線狀延伸。接合區406在閘極圖案410兩側之作用區402表面形成。
在此處，該閘極圖案410之形成具有一寬度，該寬度小於第二凹入圖案R2上部的寬度，因此雖然第二凹入圖案R2之下部完全被閘極圖案410所填充，但第二凹入圖案R2之上部與閘極圖案410間產生了間隙。該閘極圖案410形成鞍鰭狀，係用以覆蓋作用區402之閘極形成區域的前、後表面。在本發明之一實施例中，閘極硬遮罩層418與由金屬物質製成之第二閘極導電層416之蝕刻，其實施係使用諸如CF4 、SF6 、NF6 、Cl2 、O2 、Ar、He、HBr與N2 等氣體。若由多晶矽組成之第一閘極導電層414之蝕刻以垂直方向實施則更為理想，因為如此，可以使第二凹入圖案R2上部之寬度擴大。為此，由多晶矽組成之第一閘極導電層414之蝕刻，其實施係在0~100瓦(W)之偏壓功率與範圍為2~10毫托(mTorr)之壓力下，使用Cl2 、O2 、HBr、N2 、NF3 、O2 、CH2 F2 與CHF3 適當混合之氣體。
如第4E圖所示，一由氮化物構成之閘極間隔器420在包括閘極圖案410在內之半導體基板400上形成。該閘極間隔器420形成之厚度能夠完全填充第二凹入圖案R2之上部與閘極圖案410間產生之間隙。換言之，閘極間隔器420之形成使第二凹入圖案R2之上部與閘極圖案410間之間隙，被閘極間隔器420完全填滿。因此，閘極圖案410填充於絕緣層404之第二凹入圖案R2之部份，受到完全將間隙填滿之閘極間隔器420之保護。
如第4F圖所示，一層間電介質422在包括閘極間隔器420在內之半導體基板400上形成。隨後，插塞424經由一LPC程序，形成於閘極圖案410兩側之層間電介質422中，以接觸接合區406。該插塞424包含插塞，其之形成係用以接觸作用區402與絕緣層404(參照第1圖)，亦即為位元線節點之插塞。
於此處，當實施LPC程序時，由於位元線節點之插塞424受到閘極間隔器420之保護，閘極圖案410與插塞424間之連結乃被避免。從而，在本發明之一實施例中，由於閘極圖案410與插塞424間所形成之連結得以被避免，其半導體元件之生產量得以增加，且所製造之半導體元件之可信賴度亦得以改進。
之後，雖然未於圖式中顯示，藉著其後一連串之程序相繼地實施，依據該實施例之半導體元件之製造即為完成。
從以上敘述明顯可見，在本發明中，絕緣層上部在定義於絕緣層之凹陷的兩側壁被進一步移除，以使該凹陷上部的寬度大於其下部的寬度，並且，一閘極圖案形成於凹陷中，其具有一小於凹陷上部寬度之寬度。另外，定義於凹陷的絕緣層之上部與閘極圖案間之空間，由一閘極間隔器所填充。
從而，在本發明中，閘極圖案之側壁受到閘極間隔器之保護；而因此，在其後之LPC程序中，閘極圖案與LPC插塞間所發生之連結得以被避免，該半導體元件之生產量亦藉此而得以增加。
雖然本發明具體之實施例為了說明與解釋的目的敘述如上，熟稔本技術領域之人將能評斷，在未背離申請專利範圍所揭露之本發明之精神範圍內，各種不同之修改、添加與替換時，仍然應該在本發明之權利範圍內。
200．．．半導體基板
210．．．閘極圖案
202．．．作用區
204．．．絕緣層
R1．．．第一閘極圖案
R2．．．第二閘極圖案
224．．．插塞
206．．．接合區
212．．．閘極絕緣層
214．．．第一間極導電層
216．．．第二閘極導電層
218．．．閘極硬遮罩層
220．．．閘極間隔器
222．．．層間介電質
224．．．插塞
302．．．祭祀層
304．．．硬遮罩層圖案
400．．．半導體基板
402．．．作用區
404．．．絕緣層
432．．．祭祀層
434．．．硬遮罩層
406．．．接合區
410．．．閘極圖案
412．．．閘極絕緣層
414．．．第一閘極導電層
416．．．第二閘極導電層
418．．．閘極硬遮罩層
420．．．閘極間隔器
422．．．層間電介質
424．．．插塞
第1圖顯示本發明一實施例之半導體元件的平面圖。
第2圖係沿第1圖A-A’線的剖面圖，顯示本發明一實施例之半導體元件。
第3A～3F圖係說明本發明另一實施例之半導體元件之製造方法的剖面圖。
第4A～4F圖係說明本發明又一實施例之半導體元件之製造方法的剖面圖。
R1．．．第一凹入圖案
R2．．．第二凹入圖案
200．．．半導體基板
202．．．作用區
204．．．絕緣層
206．．．接合區
210．．．閘極圖案
212．．．閘極絕緣層
214．．．第一閘極導電層
216．．．第二閘極導電層
218．．．硬遮罩層
220．．．閘極間隔器
222．．．層間電介質
224．．．插塞

Claims (33)

  1. 一種具有鞍鰭形通道之半導體元件，包含：一半導體基板；一絕緣層，其形成於半導體基板內，用以限定作用區；複數的閘極之凹入圖案，其定義於作用區與絕緣層，其中，該凹入圖案在作用區具有第一個深度，並在絕緣層具有第二個深度，該第二個深度大於第一個深度；閘極圖案，形成在閘極之凹入圖案內與其上，此相對閘極圖案具有小於絕緣層內之凹入圖案的寬度之寬度；間隙，其產生於相對閘極圖案的兩側與定義於絕緣層之凹入圖案之側壁間；與一閘極間隔器，其覆蓋了閘極圖案，並填充了相對閘極圖案的兩側與凹入圖案側壁之上部間之間隙。
  2. 如申請專利範圍第1項之半導體元件，其中，該閘極間隔器係由一氮化物層所構成。
  3. 如申請專利範圍第1項之半導體元件，其中，定義於絕緣層之凹入圖案，其上部的寬度大於其下部的寬度，從而使閘極圖案與在絕緣層之凹入圖案側壁之上部間產生了間隙。
  4. 如申請專利範圍第1項之半導體元件，進一步包 含：接合區，其形成在閘極圖案兩側之作用區表面；一層間介電質，其形成在包括閘極間隔器與接合區在內之半導體基板上；以及插塞，其形成於層間電介質中，用以接觸接合區。
  5. 如申請專利範圍第4項之半導體元件，其中，該插塞包含形成來接觸作用區與絕緣層之插塞。
  6. 一種具有鞍鰭形通道之半導體元件之製造方法，包含以下步驟：在半導體基板上形成一絕緣層，用以限定作用區；蝕刻作用區與絕緣層，以定義具有第一個深度的凹陷；蝕刻定義於絕緣層、已具有第一個深度之凹陷，使之形成具有第二個深度之凹陷，因此，在作用具有第一個深度、並在絕緣層具有第二個深度之閘極之凹入圖案即定義完成；擴大定義於絕緣層之閘極之凹入圖案其上部的寬度；在閘極之凹入圖案其內與其上形成閘極圖案，該各個閘極圖案均具有一寬度，該寬度小於位於絕緣層之各個凹入圖案已擴大的上部的寬 度，因此，在閘極圖案與定義於絕緣層之閘極之凹入圖案已擴大的上部間產生了間隙；以及形成一閘極間隔器以覆蓋閘極圖案，並填充相對閘極圖案的兩側與凹入圖案側壁之上部間之間隙。
  7. 如申請專利範圍第6項之方法，其中，定義閘極之凹入圖案之方法包含以下步驟：在作用區與絕緣層形成一祭祀層；在祭祀層上形成一硬遮罩層；蝕刻硬遮罩層以使之形成硬遮罩圖案，用以曝露祭祀層，該祭祀層底下為將被定義之閘極之凹入圖案；利用硬遮罩圖案蝕刻祭祀層、作用區與絕緣層，以形成具有第一個深度之凹陷；蝕刻定義於絕緣層、已具有第一個深度之凹陷，以在絕緣層內形成具有有第二個深度之凹陷，該第二個深度大於第一個深度；以及除去硬遮罩圖案。
  8. 如申請專利範圍第7項之方法，其中，該祭祀層係由一氧化物層所構成。
  9. 如申請專利範圍第7項之方法，其中，該氧化物層形成之厚度範圍為50~500安(Å)。
  10. 如申請專利範圍第7項之方法，其中，該硬遮罩層係由一非晶系碳層所構成。
  11. 如申請專利範圍第6項之方法，其中，擴大定義於絕緣層之閘極之凹入圖案上部之寬度，其步驟之實行係透過乾洗法。
  12. 如申請專利範圍第11項之方法，其中，該乾洗程序係在不施加電漿之狀態下實施，其方式為在範圍為60~120毫托(mTorr)之壓力與30~60℃之溫度下，使用NH3 、HF與Ar氣體。
  13. 如申請專利範圍第11項之方法，其中，該乾蝕刻程序係在施加直接電漿之狀態下實施，其方式為在範圍為500~1,000毫托(mTorr)之壓力與500~3,000瓦(W)之電壓下，使用N2 與H2 以及NF3 或HF其一之氣體。
  14. 如申請專利範圍第11項之方法，其中，該乾蝕刻程序係在施加遠距電漿之狀態下實施，其方式為在範圍為200~400帕(Pa)之壓力與1,000~4,000瓦(W)之電壓下，使用NH3 與NF3 、以及N2 或H2 其一之氣體。
  15. 如申請專利範圍第6項之方法，進一步包含以下步驟：於形成閘極圖案之步驟之後、而在形成閘極間隔器之步驟之前，在閘極圖案兩側之作用區表面形成接合區。
  16. 如申請專利範圍第6項之方法，其中，該閘極間隔器之係由一氮化物層所構成。
  17. 如申請專利範圍第6項之方法，其中，定義於絕緣層中之閘極之凹入圖案，其上部之寬度大於其下部之寬度，因此，閘極圖案與位於絕緣層閘極之凹入圖案之上部之間產生了間隙。
  18. 如申請專利範圍第6項之方法，其中：於形成閘極間隔器之步驟之後：在包括閘極間隔器在內之半導體基板上形成一層間電介質；以及在層間電介質中形成插塞，用以接觸在作用區中之接合區。
  19. 如申請專利範圍第18項之方法，其中，該插塞包含形成來接觸作用區與絕緣層之插塞。
  20. 一種具有鞍鰭形通道之半導體元件之製造方法，其包含以下步驟：在半導體基板內形成一絕緣層，用以限定作用區；利用祭祀層圖案與硬遮罩圖案蝕刻作用區與絕緣層，以定義閘極之凹入圖案；在閘極之凹入圖案內與其上，形成閘極圖案；以及形成一閘極間隔器以覆蓋閘極圖案，其中，定義閘極之凹入圖案之方法，包含以下步驟：利用硬遮罩圖案蝕刻作用區與絕緣層，以定 義具有第一個深度之凹陷；以及透過圍包蝕刻法，利用祭祀層圖案蝕刻在絕緣層已具有第一個深度的凹陷，以在絕緣層形成具有第二個深度的凹陷，同時並擴大閘極之凹入圖案之上部的寬度；其中，該閘極圖案之形成具有一寬度，該寬度小於閘極之凹入圖案已擴大之上部的寬度，因此，於相對閘極圖案的兩側與定義於絕緣層之閘極之凹入圖案已擴大之上部之間，產生了間隙，而且其中，該閘極間隔器填充於相對閘極圖案的兩側與定義於絕緣層之閘極之凹入圖案已擴大之上部間之間隙。
  21. 如申請專利範圍第20項之方法，其中，該祭祀層圖案係由一氧化物層所構成。
  22. 如申請專利範圍第21項之方法，其中，該氧化物層所形成之厚度範圍為100~1,000安(Å)。
  23. 如申請專利範圍第20項之方法，進一步包含：在作用區與絕緣層形成一祭祀層；在祭祀層上形成一硬遮罩層；以及蝕刻祭祀層與硬遮罩層以形成祭祀層圖案與硬遮罩層圖案，從而使祭祀層圖案與硬遮罩層圖案曝露閘極之凹入圖案將被形成的區域。
  24. 如申請專利範圍第23項之方法，其中，該硬遮罩 層由一非晶系碳層所構成。
  25. 如申請專利範圍第24項之方法，其中，該非晶系碳層形成之厚度範圍為1,000~3,000安(Å)。
  26. 如申請專利範圍第20項之方法，其中，該圍包蝕刻法之實施，將使祭祀層圖案厚度之一部或全部，隨著具有第一個深度之凹陷之蝕刻而被移除。
  27. 如申請專利範圍第20項之方法，其中，該圍包蝕刻法之實施結果，餘留了厚度範圍為50~200安(Å)之祭祀層圖案。
  28. 如申請專利範圍第20項之方法，其中，該圍包蝕刻法之實施，係使用Cx Fy (1x5,4y8)、Cx Hy Fz (1x3,1y3,1z3)、NF3 與SF6 至少其一之主要蝕刻氣體，以及O2 、Ar、He、HBr、N2 與COS至少其一之添加劑氣體。
  29. 如申請專利範圍第28項之方法，其中，該圍包蝕刻法，係在壓力2~50毫托(mTorr)、電源功率300~1,500瓦(W)、偏壓率30~1,000瓦(W)之狀態下為之。
  30. 如申請專利範圍第20項之方法，進一步包含以下之步驟：在閘極圖案形成之步驟之後、而在閘極間隔器形成之步驟之前，在閘極圖案兩側之作用區表面形成接合區。
  31. 如申請專利範圍第20項之方法，進一步包含以下 步驟：在閘極間隔器形成之步驟之後：形成一層間電介質於閘極間隔器；以及在層間電介質形成插塞，用以接觸在作用區之接合區。
  32. 如申請專利範圍第31項之方法，其中，該插塞包含插塞，其形成係用以接觸作用區與絕緣層。
  33. 如申請專利範圍第20項之方法，其中，定義於絕緣層之閘極之凹入圖案，其上部之寬度大於其下部之寬度，從而，閘極圖案與在絕緣層之閘極之凹入圖案之上部間產生了間隙。
TW98107209A 2008-12-30 2009-03-06 具有鞍鰭形通道之半導體元件及其製造方法 TWI470731B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137358A KR101061178B1 (ko) 2008-12-30 2008-12-30 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
TW201025498A TW201025498A (en) 2010-07-01
TWI470731B true TWI470731B (zh) 2015-01-21

Family

ID=42283864

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98107209A TWI470731B (zh) 2008-12-30 2009-03-06 具有鞍鰭形通道之半導體元件及其製造方法

Country Status (5)

Country Link
US (1) US7923784B2 (zh)
JP (1) JP2010157673A (zh)
KR (1) KR101061178B1 (zh)
CN (1) CN101930980B (zh)
TW (1) TWI470731B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577562B1 (ko) 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
KR100605500B1 (ko) * 2005-03-03 2006-07-28 삼성전자주식회사 라인형 활성영역을 갖는 반도체소자들 및 그 제조방법들
KR101061321B1 (ko) * 2009-03-02 2011-08-31 주식회사 하이닉스반도체 융기된 랜딩 플러그 콘택을 갖는 새들 핀 트랜지스터 및 그형성 방법
US8173516B2 (en) * 2010-02-11 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming shallow trench isolation structure
KR101194960B1 (ko) * 2011-01-07 2012-10-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP2012253122A (ja) * 2011-06-01 2012-12-20 Elpida Memory Inc 半導体装置の製造方法、並びにデータ処理システム
US8492206B2 (en) 2011-08-22 2013-07-23 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for manufacturing the same
CN102956483B (zh) * 2011-08-22 2015-06-03 中国科学院微电子研究所 半导体器件结构及其制作方法
CN104011835B (zh) * 2011-12-22 2016-10-26 英特尔公司 栅极对准接触部及其制造方法
CN103515230B (zh) * 2012-06-19 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10825738B2 (en) * 2013-11-28 2020-11-03 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor arrangements and methods of manufacturing the same
US9558928B2 (en) * 2014-08-29 2017-01-31 Lam Research Corporation Contact clean in high-aspect ratio structures
US9735256B2 (en) 2014-10-17 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
US9502567B2 (en) 2015-02-13 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor fin structure with extending gate structure
US9929242B2 (en) 2015-01-12 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9761488B2 (en) * 2015-07-17 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for cleaning via of interconnect structure of semiconductor device structure
US9472620B1 (en) 2015-09-04 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
US10510883B2 (en) 2017-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric source and drain structures in semiconductor devices
US10770454B2 (en) * 2018-04-09 2020-09-08 Globalfoundries Inc. On-chip metal-insulator-metal (MIM) capacitor and methods and systems for forming same
KR102516879B1 (ko) * 2018-08-17 2023-03-31 삼성전자주식회사 다양한 선폭을 가지는 반도체 소자 및 이의 제조 방법
WO2020096696A1 (en) * 2018-11-05 2020-05-14 Applied Materials, Inc. Methods and apparatus for silicon-germanium pre-clean
US11423951B2 (en) * 2020-01-12 2022-08-23 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor structure and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096701A1 (en) * 2000-10-31 2002-07-25 Hitachi, Ltd. Semiconductor device and process for manufacturing the same
US20050173759A1 (en) * 2004-02-05 2005-08-11 Keun-Nam Kim Fin FET and method of fabricating same
US20070267676A1 (en) * 2006-05-22 2007-11-22 Samsung Electronics Co., Ltd. Fin field effect transistor and method for forming the same
US20080224222A1 (en) * 2007-03-16 2008-09-18 Hynix Semiconductor Inc. Semiconductor device having a fin transistor and method for fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506460B1 (ko) * 2003-10-31 2005-08-05 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
KR100615096B1 (ko) * 2004-11-15 2006-08-22 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 제조방법
KR100574497B1 (ko) * 2004-12-24 2006-04-27 주식회사 하이닉스반도체 비대칭 리세스된 게이트를 갖는 ｍｏｓｆｅｔ 및 그 제조방법
KR100781033B1 (ko) * 2005-05-12 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100905194B1 (ko) * 2006-07-03 2009-06-26 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 형성 방법
KR100876778B1 (ko) * 2006-07-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
JP2008171863A (ja) * 2007-01-09 2008-07-24 Elpida Memory Inc トレンチゲートの形成方法
JP2008244038A (ja) * 2007-03-27 2008-10-09 Elpida Memory Inc リセスチャネル構造を有するトランジスタを含む半導体装置およびその製造方法
KR100861211B1 (ko) * 2007-04-12 2008-09-30 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US20090035916A1 (en) * 2007-08-03 2009-02-05 Kim Jung Nam Method for manufacturing semiconductor device having fin gate
JP2009105195A (ja) * 2007-10-23 2009-05-14 Elpida Memory Inc 半導体装置の構造および製造方法
KR100968151B1 (ko) * 2008-05-06 2010-07-06 주식회사 하이닉스반도체 핀 구조의 채널을 갖는 반도체 소자 및 그 제조방법
KR100979359B1 (ko) * 2008-05-30 2010-08-31 주식회사 하이닉스반도체 새들형 핀 트랜지스터를 포함한 반도체 장치의 제조 방법및 반도체 장치
KR101083644B1 (ko) * 2008-07-04 2011-11-16 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
KR101061321B1 (ko) * 2009-03-02 2011-08-31 주식회사 하이닉스반도체 융기된 랜딩 플러그 콘택을 갖는 새들 핀 트랜지스터 및 그형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096701A1 (en) * 2000-10-31 2002-07-25 Hitachi, Ltd. Semiconductor device and process for manufacturing the same
US20050173759A1 (en) * 2004-02-05 2005-08-11 Keun-Nam Kim Fin FET and method of fabricating same
US20070267676A1 (en) * 2006-05-22 2007-11-22 Samsung Electronics Co., Ltd. Fin field effect transistor and method for forming the same
US20080224222A1 (en) * 2007-03-16 2008-09-18 Hynix Semiconductor Inc. Semiconductor device having a fin transistor and method for fabricating the same

Also Published As

Publication number Publication date
KR20100078965A (ko) 2010-07-08
CN101930980A (zh) 2010-12-29
KR101061178B1 (ko) 2011-09-01
TW201025498A (en) 2010-07-01
US7923784B2 (en) 2011-04-12
US20100164051A1 (en) 2010-07-01
JP2010157673A (ja) 2010-07-15
CN101930980B (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
TWI470731B (zh) 具有鞍鰭形通道之半導體元件及其製造方法
KR100733446B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100600044B1 (ko) 리세스게이트를 구비한 반도체소자의 제조 방법
CN101217113A (zh) 半导体器件中栅电极的形成方法
JP2004015058A (ja) 半導体素子の製造方法
CN100514598C (zh) 半导体器件制造方法
US7709367B2 (en) Method for fabricating storage node contact in semiconductor device
JP5090619B2 (ja) 半導体素子およびその製造方法
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
KR20100069101A (ko) 반도체 소자의 제조방법
KR100667653B1 (ko) 반도체 장치 및 그 제조 방법
JP2005191567A (ja) 半導体素子のコンタクト形成方法
KR20070074175A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
US7199013B2 (en) Semiconductor device and method for fabricating the same
KR100704472B1 (ko) 리세스 게이트를 갖는 반도체장치의 제조 방법
KR20080088275A (ko) 반도체 소자의 콘택 플러그 제조방법
KR100744002B1 (ko) 반도체 소자의 제조방법
KR100547247B1 (ko) 반도체 메모리 소자 제조방법
US7759234B2 (en) Method for fabricating semiconductor device with recess gate
KR20090022381A (ko) 반도체 소자의 콘택 플러그 제조방법
KR20060113265A (ko) 리세스게이트공정을 이용한 반도체장치의 제조 방법
JP2009016781A (ja) フラッシュメモリ素子の製造方法
KR20070002798A (ko) 반도체소자의 제조 방법
KR20040001847A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees