JP6099591B2 - 半導体装置、および半導体装置の製造方法 - Google Patents

Description

この発明は、半導体装置、特に、半導体素子の表面に形成された電極の構造および、それを形成する技術に関するものである。

Ｓｉより高温動作が可能なＳｉＣを用いたパワーデバイスは、導電性、熱伝導性に優れ、比抵抗が低く、融点が高い銅は非常に利点が多く、半導体装置への適用について注目されている。ＳｉＣデバイスを用いた半導体装置においては、デバイスと接合する金属電極は、アルミよりも銅のほうが熱膨張係数の差が小さく、この点でも非常に有利と考えられる。しかしながら電気接続のため銅の電極上へボンディングワイヤやリードフレームとの接合を行う場合、銅が硬いため、下地であるデバイスへのダメージが問題になる可能性があり、厚膜の銅の形成が必要と考えられている。

特許文献１に開示されている半導体装置では、半導体素子表面に層間絶縁膜を介して複数の開口部を設けている。その開口部にバリア膜および電極となる金属膜を薄く形成し、レジストで電極金属の範囲を定める層を形成し、めっきにより電極の材料となる金属を成膜することが開示されている。ここで層間絶縁膜はせいぜい５μｍまでしか厚くできないため、レジストと組合わせて、さらにめっき成膜を行うことにより、厚膜の金属電極形成を実現している。

特開２００９−１６４７４号公報

しかしながら厚膜形成できるレジストはパターン解像度が低く、レジスト開口部の底がテーパ形状になりやすい。この状態でめっきを行うと、金属電極は表面よりも底面のほうが幅が狭い形状となり、その後の絶縁膜の形成の際に、金属電極の底の部分に、絶縁膜が入り込めないボイドなどができ、半導体装置として信頼性が低いものになる恐れがあるという問題点がある。

この発明は、上記のような問題点を解決するためになされたものであり、配線接続時に下地であるデバイスへのダメージが少ない厚膜の金属電極であっても絶縁膜などの形成の際にボイドが生じ難く、信頼性の高い半導体装置を提供することを目的としている。

この発明は、半導体素子の表面に外部への電気接続のための金属電極が形成された半導体装置において、金属電極の表面及び側面を覆う保護膜と、金属電極の表面に開口を有し保護膜を介して電極金属を覆う絶縁膜とを備え、金属電極の、半導体素子表面に垂直な断面の形状を、半導体素子の表面を底面とする凸形状としたものである。

また、この発明の半導体装置の製造方法は、半導体素子の表面に第一金属層を設けるための第一の開口部を有する第一のレジストを形成する工程と、第一の開口部に第一金属層を成膜する工程と、第一金属層の表面に第一金属層の面積よりも小さい第二の開口部を有する第二のレジストを形成する工程と、第二の開口部に第二金属層を成膜する工程と、第一のレジストと第二のレジストを除去する工程と、第一の金属層と前記第二の金属層との表面及び側面を覆う保護膜を形成する工程と、第二の金属層の表面に開口を有し保護膜を介して第一の金属層と第二の金属層とを覆う絶縁膜を形成する工程と、を含むものである。

この発明によれば、テーパが少ない厚膜の金属電極が形成でき、絶縁膜などの形成の際にボイドが生じ難く、信頼性の高い半導体装置を得ることができる。

この発明の実施の形態１による半導体装置の要部を拡大して示す拡大断面図である。 この発明の実施の形態１による別の半導体装置の要部を拡大して示す拡大断面図である。 この発明の実施の形態２による半導体装置の要部を拡大して示す拡大断面図である。 この発明の実施の形態３による半導体装置の製造方法を示す第１の工程図である。 この発明の実施の形態３による半導体装置の製造方法を示す第２の工程図である。 この発明の実施の形態３による半導体装置の製造方法を示す第３の工程図である。 この発明の実施の形態４による半導体装置の製造方法を示す第１の工程図である。 この発明の実施の形態４による半導体装置の製造方法を示す第２の工程図である。 この発明の実施の形態４による半導体装置の製造方法を示す第３の工程図である。 この発明の実施の形態５による半導体装置の製造方法を示す工程図である。

実施の形態１．
図１は、本発明の実施の形態１による半導体装置の要部を拡大して示す拡大断面図である。特に、半導体素子から外部への電気接続のために半導体素子表面に形成された電極部分を拡大して示している。半導体素子１の表面にバリア層２が形成され、その上に厚膜の金属電極４が形成されている。金属電極４の材料は例えば銅（Ｃｕ）である。金属電極４の表面及び側面は薄い保護膜５で覆われ、その上がさらに絶縁膜６で、金属電極４上の電気的接続に有効な面積だけ開口を形成するように覆われている。

ここで銅は導電性、熱伝導性に優れ、比抵抗が低く、融点が高い。このため、Ｓｉよりも高温の使用が可能なＳｉＣデバイスを用いた半導体装置の電極の材料として、アルミよりも銅のほうが、デバイスとの熱膨張係数の差が小さいこともあり、有利な点が多い。しかし、金属電極４上の電気接続のためワイヤボンディングやリードフレームとの接合を行う場合、銅の硬さのため、下地であるデバイスへのダメージが問題になる可能性がある。ダメージを抑制するため、金属電極４として厚膜の銅の形成が必要である。本発明の実施の形態１による半導体装置においては、金属電極４は、バリア層２上に直接形成された第一金属層４１と、この第一金属層４１の上に形成された第二金属層４２の２層の階段状の構造となっている。第一金属層４１は電極形成可能な領域いっぱいの面積を有し、膜厚１０μｍ以下であり、第二金属層４２は金属電極４上の電気接続を可能とし、かつ第一金属層４１よりは小さい面積を有し、好ましくは第一金属層４１よりも厚い膜厚、例えば１０μｍ以上として、全体として厚膜の金属電極４を形成している。なお、本願の図面では、構成を解り易く図示するために、断面の縦横比は、実際の縦横比とは異なり、縦、すなわち厚み方向を強調、拡大して図示している。

バリア層２はＴｉおよびその窒化膜などから構成される。また第一金属層４１を銅めっきで形成する場合は、バリア層２の表面にＣｕシード層を設けるのが好ましい。金属電極４を覆う薄い保護膜５はＮｉ／Ａｕ、Ｓｎ、Ａｌなどで構成される。また絶縁膜６はポリイミド、ＳＯＧ（Spin on Glass）などで構成される。

図２は、本発明の実施の形態１による別の半導体装置の要部を拡大して示す拡大断面図である。図２に示すように金属電極４として、第一金属層４１の上に第一金属層４１よりも面積が小さい第二金属層４２を積層し、さらに第二金属層４２の上に第二金属層４２よりも面積が小さい第三金属層４３を積層した３層構造としてもよい。金属層は、さらに４段以上の多段に積層してもよい。要は、金属電極４の構造が、周辺部の厚みが薄く、金属電極４上の電気的接続のため、リードフレームやボンディングワイヤが接合される部分の厚みが周辺部よりも厚い構造であればよい。すなわち、金属電極４の断面が半導体素子１の表面を底面とする凸形状であれば良い。

金属電極４を、図１や図２に示すような階段形状、究極の形状としては凸形状にすることで、電極形成予定の領域に精度良く金属電極を形成可能で、かつ絶縁膜６で覆う際も、ボイドなどが形成され難く、カバレッジ良く形成可能である。また金属電極４上の電気的接続のため、リードフレームとの接合やワイヤボンディングなどを行う位置がずれることなく、半導体素子１へのダメージを抑制する効果を持つ。金属電極４を覆う保護膜５を形成することで、金属電極４の酸化を防止できる。また、金属電極４の材料を銅とすることで、半導体素子がＳｉＣデバイスの場合も適用可能である。

実施の形態２．
図３は、本発明の実施の形態２による半導体装置の要部を拡大して示す拡大断面図である。半導体素子１の表面にバリア層２が形成され、その上の電極形成可能な領域いっぱいに第一金属層４１が形成される。第一金属層４１の表面及び側面は薄い保護膜５で覆われ、その上に第一金属層４１より小さい面積で、かつ金属電極４上の電気接続の形成可能な面積の第二金属層４２が形成されている。第二金属層４２の表面及び側面も薄い保護膜５で覆われている。第一金属層４１と第二金属層４２およびそれらを覆う保護膜５全体で構成される金属電極４は、絶縁膜６で、金属電極４上の電気的接続に有効な面積だけ開口を形成するように覆われている。

金属電極４は二層の階段状の構造をなし、一層目の第一金属層４１は電極形成可能な領域いっぱいに面積を有し、膜厚１０μｍ以下に形成されており、二層目の第二金属層４２は金属電極４上の電気接続を可能とし、かつ第一金属層４１よりは小さい面積を有し、好ましくは第一金属層４１よりも厚い膜厚、例えば１０μｍ以上に形成されている。本実施の形態２による半導体装置の金属電極４は、第一金属層４１と第二金属層４２の間に薄い保護膜５を挟むことを特徴とする。バリア層２のバリアメタルはＴｉおよびその窒化膜などから構成される。第一金属層４１および第二金属層４２を覆う薄い保護膜５はＮｉ／Ａｕ、Ｓｎ、Ａｌなどで構成される。また絶縁膜６はポリイミド、ＳＯＧなどで構成される。

金属電極４を、図３に示すような階段形状にすることで、実施の形態１と同様、電極形成予定の領域に精度良く金属電極を形成可能で、かつ絶縁膜６で覆う際も、ボイドなどが形成され難く、カバレッジ良く形成可能である。また金属電極４上の電気的接続のため、リードフレームとの接合やワイヤボンディングなどを行う位置がずれることなく、半導体素子１へのダメージを抑制する効果を持つ。さらに、本実施の形態２では、第一金属層４１と第二金属層４２の間に保護膜５を挟んでいるため、保護膜５を第一金属層４１や第二金属層４２の材料よりも軟らかい材料とすることで、金属電極４上の電気接続のためのワイヤボンディングなどの接続時に、保護膜５が緩衝材の作用を有し、半導体素子１への衝
撃を軽減する。また、金属電極４の材料を銅とすることで、半導体素子がＳｉＣデバイスの場合も適用可能である。

実施の形態３．
本発明の実施の形態１の図１に記載の半導体装置の製造方法を図４〜図６に示す。図４に示す工程Ａにおいて、半導体素子１上にバリア層２をスパッタ法により連続成膜する。その上に図に示すように第一のレジスト３を形成する。このとき、第一金属層４１の形成領域として第一の開口部４１０を設ける。

バリア層２は、第一金属層を形成するときに金属の半導体素子１への拡散を防ぐためのもので、膜厚１０〜１００ｎｍであり、Ｔｉやその窒化物などから構成される。第一金属層を銅のめっき法により成膜する場合はバリア層２とともに膜厚１００〜１０００ｎｍのＣｕシード層を設ける。なお成膜方法はスパッタ法に限らず、蒸着法などでも良い。第一のレジスト３は解像度の高いものを使用し、電極形成可能な領域いっぱいに精度良くパターンを形成し、第一の開口部４１０の壁面にテーパが生じ難いよう、膜厚は１０μｍ以下とする。このように、第一のレジスト３の膜厚が、最終的な金属電極４の最も厚い部分よりも薄くて良いため、第一のレジスト３に解像度が高いレジスト材料を使用しても、第一の開口部４１０の壁面がテーパになり難い。

次に図４に示す工程Ｂでは電解めっき法により、第一の開口部４１０に第一金属層４１を成膜する。次に図４の工程Ｃに示すように、さらに第二のレジスト３１を第二の開口部４２０を有するように形成する。この第二の開口部４２０は、第二金属層４２を形成するためのもので、金属電極上の電気接続のためのリードフレームとの接合やワイヤボンディングに必要な面積を確保する。またこの第二のレジスト３１は、パターンの精度などが要求されないため、必ずしも解像度が高いレジスト材料を用いる必要が無い。このため、第二のレジスト３１としては、第一のレジスト３のレジスト材料よりもレジスト材料の選択肢が広がり、厚膜形成してもパターン形成時にテーパが生じ難いものを使用することができる。したがって、第二のレジスト３１の膜厚は第一のレジストの膜厚よりも厚く、すなわち第二の開口部４２０の深さは第一の開口部４１０の深さよりも深くすることができ、例えば１０μｍ以上とすることができる。

次に図５の工程Ｄに示すように、電解めっき法により第二の開口部４２０に第二金属層４２を成膜する。この第二金属層４２は第二のレジスト３１の膜厚に応じて、１０μｍ以上の膜厚で形成可能である。次に図５の工程Ｅに示すように、すべてのレジストを除去すると、２層の階段状の金属電極４が形成される。次に図５の工程Ｆに示すように、電解めっき法により、第一金属層４１および第二金属層４２で形成される金属電極４の側面および表面に保護膜５を成膜する。このとき、保護膜５を形成しない部分には第三のレジスト３２を形成しておく。この保護膜５はＮｉ／Ａｕ、Ｓｎ、Ａｌなどで構成される。次に図６の工程Ｇに示すように、第四のレジスト３３を形成して、不要な領域のバリア層２を除去する。次に図６の工程Ｈに示すように、絶縁膜６を形成し、金属電極４上の電気的接続のための接合等に必要な面積を開口する。絶縁膜６を形成するとき、金属電極４の側面に大きなテーパが無いため、ボイドができ難く、カバレッジ良好な絶縁膜６とすることができる。

第一金属層４１および第二金属層４２の形成は電解めっき法で形成しているが、これに限定はされず、無電解めっき法やスパッタ法などでもよい。また絶縁膜６はポリイミド、ＳＯＧなどで構成され、カバレッジ向上のため、何段階かに分けて形成しても良い。

２段階に金属電極４の膜を形成することで、少なくとも配線部材を接合する部分を厚膜に、かつ側面にテーパが少ない金属電極４を形成することができる。このため、配線部材
の接合等の際の、下地の半導体素子１への衝撃を軽減することが可能で、かつカバレッジ良好な絶縁膜６を形成することができ、信頼性が高い半導体装置を得ることができる。また第二金属層４２を、第一金属層４１よりも小さく、配線部材の電気接続に必要な面積で形成することで、電極上の接合等に適した領域から外れることなく、確実な電気接続が可能となる。

実施の形態４．
本発明の実施の形態２に記載の半導体装置の製造方法を図７〜９に示す。図７に示す工程Ａおよび工程Ｂは、図４の工程Ａおよび工程Ｂと同じ工程であり、第一のレジスト３にパターン形成された第一の開口部４１０内に第一金属層４１を形成する。図７に示す工程Ｉでは、第一金属層４１を覆うように電解めっき法により保護膜５を形成する。この保護膜５はＮｉ／Ａｕ、Ｓｎ、Ａｌなどから構成される。次に図８に示す工程Ｊでは厚膜形成可能な第二のレジスト３４を形成し、電極上の電気的接続のための接合などが可能な領域を第二の開口部４２０としてパターン形成する。この第二のレジスト３４は、パターンの精度などが要求されないため、必ずしも解像度が高いレジスト材料を用いる必要が無い。このため、第一のレジスト３のレジスト材料よりもレジスト材料の選択肢が広がり、厚膜形成してもパターン形成時にテーパが生じ難いものを使用することができる。したがって、第二のレジスト３４の第二金属層４２が形成される第二の開口部の深さは、例えば第一の開口部４１０の深さよりも深い１０μｍ以上とすることができる。工程Ｋに示すように、第二の開口部内に、電解めっき法により第二金属層４２を成膜した後、第二のレジスト３４を除去する。図８に示す工程Ｌでは、実施の形態３の工程Ｇと同様第四のレジスト３３を形成し、不要なバリア層２および保護膜５を除去する。次に図９に示す工程Ｍでは絶縁膜６を成膜後、第二金属層４２よりもやや大きい開口部を形成し、工程Ｎにおいて、第二金属層４２を覆うように、無電解めっき法により保護膜５を形成する。最後に図９に示す工程Ｏでは第二金属層４２を覆うように絶縁膜６を形成し、電極上の電気接続のための接合などに必要な面積を開口する。

各金属層の形成は電解めっき法で形成しているが、これに限定はされず、無電解めっき法やスパッタ法などでもよい。また絶縁膜６はポリイミド、ＳＯＧなどで構成され、カバレッジ向上のため、何段階かに分けて形成しても良い。

本発明の実施の形態４に記載の半導体装置の製造方法において、工程Ｋにおける第二金属層４２の電解めっきおよびレジスト除去後、工程Ｌに移る前に、第二金属層４２上に電解めっきにより保護膜５を形成してもよい。これにより第二金属層４２上の保護膜５をさらにカバレッジ良好に形成可能である。

本実施の形態４の製造方法によれば、実施の形態３と同様、少なくとも配線部材を接合する部分を厚膜に、かつ側面にテーパが少ない金属電極４を形成することができる。このため、カバレッジ良好な絶縁膜６を形成することができ、信頼性が高い半導体装置を得ることができる。また第二金属層４２を、第一金属層４１よりも小さく、配線部材の電気接続に必要な面積で形成することで、電極上の接合等に適した領域から外れることなく、確実な電気接続が可能となる。これらに加えて、第一金属層４１と第二金属層４２の間の保護膜５を第一金属層４１や第二金属層４２の材料よりも軟らかい材料とすることで、金属電極４上の電気接続のためのワイヤボンディングなどの接続時に、保護膜５が緩衝材の作用を有し、半導体素子１への応力緩和の効果を奏する。

実施の形態５．
本発明の実施の形態３に記載の半導体装置の製造方法において、工程Ｂの電解めっきの工程で、図１０に示す工程Ｂ１のように、第一の開口部４１０の深さよりも厚く、例えば1μｍ厚く第一金属層４１を成膜する。また、工程Ｄの工程で、図１０に示す工程Ｄ１のように、第二の開口部４２０の深さよりも厚く、例えば1μｍ厚く第二金属層４２を成膜する。これにより第一金属層４１や第二金属層４２の角の形状が丸みを帯びた形状になり、保護膜５および絶縁膜６をさらにカバレッジ良く形成することが可能となる。実施の形態４における工程Ｂおよび工程Ｋにおいても、図１０に示す工程Ｂ１や工程Ｄ１と同様、金属層を開口部の深さよりも厚く成膜することで同様の効果が得られる。以上の金属層を開口部の深さよりも厚く成膜するのは、第一金属層４１または第二金属層４２、いずれか一方のみであっても良い。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、あるいはその構成要件を省略したりすることが可能である。

１ 半導体素子、２ バリア層、３ 第一のレジスト、３１、３４ 第二のレジスト、４ 金属電極、５ 保護膜、６ 絶縁膜、４１ 第一金属層、４２ 第二金属層、４１０ 第一の開口部、４２０ 第二の開口部

Claims (14)

1. 半導体素子の表面に外部への電気接続のための金属電極が形成された半導体装置において、前記金属電極の表面及び側面を覆う保護膜と、前記金属電極の表面に開口を有し前記保護膜を介して前記金属電極を覆う絶縁膜とを備え、前記金属電極の、前記半導体素子表面に垂直な断面の形状が、前記半導体素子の表面を底面とする凸形状であることを特徴とする半導体装置。
2. 前記金属電極の材料は銅であることを特徴とする請求項１に記載の半導体装置。
3. 前記金属電極の断面の形状は、階段形状であることを特徴とする請求項１または２に記載の半導体装置。
4. 前記金属電極は、前記半導体素子の表面から順次面積が小さくなる多層の金属層で形成されていることを特徴とする請求項３に記載の半導体装置。
5. 前記多層の金属層は、前記半導体素子の表面に形成された第一金属層と、この第一金属層よりも小さい面積で形成された第二金属層であることを特徴とする請求項４に記載の半導体装置。
6. 前記第二金属層の厚さが、前記第一金属層の厚さよりも厚いことを特徴とする請求項５に記載の半導体装置。
7. 前記多層の金属層の間に挟まれた保護膜を有することを特徴とする請求項４から６のいずれか１項に記載の半導体装置。
8. 前記半導体素子の材料が、ＳｉＣであることを特徴とする請求項２に記載の半導体装置。
9. 半導体素子の表面に第一金属層を設けるための第一の開口部を有する第一のレジストを形成する工程と、
   前記第一の開口部に第一金属層を成膜する工程と、
   前記第一金属層の表面に前記第一金属層の面積よりも小さい第二の開口部を有する第二のレジストを形成する工程と、
   前記第二の開口部に第二金属層を成膜する工程と、
   前記第一のレジストと前記第二のレジストを除去する工程と、
   前記第一の金属層と前記第二の金属層との表面及び側面を覆う保護膜を形成する工程と、前記第二の金属層の表面に開口を有し前記保護膜を介して前記第一の金属層と前記第二の金属層とを覆う絶縁膜を形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
10. 半導体素子の表面に第一金属層を設けるための第一の開口部を有する第一のレジストを形成する工程と、
    前記第一の開口部に第一金属層を成膜する工程と、
    前記第一のレジストを除去した後前記第一金属層を覆う保護膜を形成する工程と、
    前記保護膜が形成された前記第一金属層の表面に前記第一金属層の面積よりも小さい第二の開口部を有する第二のレジストを形成する工程と、
    前記第二の開口部に第二金属層を成膜する工程と、
    前記第二のレジストを除去する工程と、
    前記第二の金属層を覆う保護膜を形成する工程と、
    前記第二の金属層の表面に開口を有し前記保護膜を介して前記第一の金属層と前記第二の金属層とを覆う絶縁膜を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
11. 前記第二の開口部の深さが、前記第一の開口部の深さよりも深いことを特徴とする請求項９または１０に記載の半導体装置の製造方法。
12. 前記第一金属層および前記第二金属層を成膜する工程は、電解めっきによることを特徴とする請求項９から１１のいずれか１項に記載の半導体装置の製造方法。
13. 前記第一金属層を前記第一の開口部の深さよりも厚く成膜することを特徴とする請求項９から１２のいずれか１項に記載の半導体装置の製造方法。
14. 前記第二金属層を前記第二の開口部の深さよりも厚く成膜することを特徴とする請求項９から１３のいずれか１項に記載の半導体装置の製造方法。

Images