JP6528793B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6528793B2
JP6528793B2 JP2017031102A JP2017031102A JP6528793B2 JP 6528793 B2 JP6528793 B2 JP 6528793B2 JP 2017031102 A JP2017031102 A JP 2017031102A JP 2017031102 A JP2017031102 A JP 2017031102A JP 6528793 B2 JP6528793 B2 JP 6528793B2
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
wiring metal
metal layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017031102A
Other languages
English (en)
Other versions
JP2018137348A (ja
Inventor
弘道 熊倉
弘道 熊倉
倫則 保立
倫則 保立
博子 川口
博子 川口
洋志 鹿内
洋志 鹿内
良平 馬場
良平 馬場
雄季 田中
雄季 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2017031102A priority Critical patent/JP6528793B2/ja
Priority to US15/450,008 priority patent/US10020373B1/en
Publication of JP2018137348A publication Critical patent/JP2018137348A/ja
Application granted granted Critical
Publication of JP6528793B2 publication Critical patent/JP6528793B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

本発明は、電極よりも上層に保護膜が形成された半導体装置の構造に関する。
半導体基板中にダイオードやトランジスタ等の半導体素子が形成され、この上に電極（配線）が形成された半導体装置においては、絶縁体で構成された保護膜が、電極におけるボンディングワイヤが接続される部分（ボンディングパッド）以外のほぼ全面にわたり形成される。こうした保護膜を形成することによって、半導体素子が保護され、長期間にわたり半導体素子の動作を安定化させることができ、半導体装置の信頼性を高めることができる。このような保護膜は、特に高電圧が印加され大電流が流されて動作するパワー半導体素子においては、重要である。
保護膜には、高い絶縁性と共に、高い耐湿性や動作に対して悪影響を与える不純物（イオン）をブロックできることが要求される。また、半導体素子に対する機械的保護を十分に行えることも要求される。高い耐湿性や不純物に対するブロック性を得るためには、緻密な構造をもつ絶縁膜として半導体基板上に成膜できることが要求され、こうした材料として、シリコン窒化膜（Ｓｉ３Ｎ４）が知られている。半導体基板がシリコン系の材料（Ｓｉ、ＳｉＣ）で構成されている場合には、シリコン窒化膜を構成する元素は半導体素子の動作に悪影響を与えないために、シリコン窒化膜を特に好ましく用いることができる。
一方、高い絶縁性や半導体素子の機械的保護のためには、保護膜を十分に厚くすることが要求される。これに対して、一般的にシリコン窒化膜は内部応力や密着性の観点から剥離が発生しやすく、厚く成膜することが困難であるため、保護膜をシリコン窒化膜のみで構成することは、極めて困難である。このため、特許文献１、２に記載の構造においては、緻密ではないためにシリコン窒化膜よりもバリア性は劣るがより厚く成膜することが可能であり絶縁性も高いシリコン酸化膜（ＳｉＯ２）をシリコン窒化膜よりも厚く、シリコン窒化膜に積層して形成することが記載されている。この場合、シリコン窒化膜とシリコン酸化膜は、共にＰＣＶＤ（プラズマＣＶＤ）等の方法によって成膜することができる。また、シリコン酸化膜とシリコン窒化膜との間の密着性は高いため、これらの間で剥離は生じにくい。更に、保護膜の最表面には、ポリイミド等の高分子材料で構成された有機膜が、塗布等によって十分に厚く形成される。有機膜とシリコン酸化膜との間の密着性も高いため、これらの間での剥離も生じにくい。
また、例えば半導体基板を構成する半導体材料がｎ型の炭化珪素（ＳｉＣ）であり、形成される半導体素子がショットキーバリアダイオードである場合、半導体材料と直接接するショットキー電極はチタン（Ｔｉ）やモリブデン（Ｍｏ）等で構成される。これらの金属材料はショットキー障壁を構成するためには有効であるが、電気抵抗率が低くない、あるいは表面が酸化しやすいため、電気的接続をとるための電極や配線材料、ボンディングワイヤ等を接続するためのボンディングパッドを構成する材料としては好ましくない。このため、ショットキーバリアダイオード上に形成される電極構造としては、ＴｉやＭｏ等で構成された薄いショットキー電極の上に、電気抵抗率が低く配線材料としてより適したアルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）等で構成された金属層が厚く積層して構成され、これによって、寄生抵抗の小さなショットキーバリアダイオードを得ることができる。
上記のような保護膜は、半導体素子が形成された半導体基板のほぼ全体を覆うように形成され、電極における上記の金属層の一部が局所的に保護膜から露出するような形態とされる。この金属層の露出した部分が、ボンディングワイヤ等を接続するためのボンディングパッドとして用いられる。このような構造を用いることによって、パワー半導体素子における信頼性を高めることができる。この際、例えば厚いシリコン酸化膜や有機膜の側方から侵入する水分や不純物が半導体素子側に侵入することを十分に抑制するためには、上記のように積層構造とされた保護膜中において、シリコン窒化膜をより下側（半導体素子に近い側）に設けることが好ましい。
特開２０１５−１７０８５７号公報 米国特許出願公開第２０１６／００９３７４８号明細書
パワー半導体素子においては、動作時に流れる電流が大きいために発熱量が大きく、冷熱サイクルに対する高い耐久性が要求される。このように冷熱サイクルが加わった場合において、上記のような厚い保護膜を形成した場合においては、保護膜にクラックが発生しやすくなった。このため、上記のような厚い保護膜を形成した場合においては、むしろ半導体装置の信頼性が低下した。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、半導体素子が形成された半導体基板と、前記半導体基板の上面側において形成され、配線が接続される接続領域を表面に具備する電極層と、前記接続領域以外において前記半導体基板の上面側を覆う絶縁性の保護膜と、を具備し、前記電極層は、上面側において前記接続領域を構成する配線金属層を含んで構成され、前記保護膜は、前記半導体基板側に設けられシリコン窒化物で構成される第１シリコン窒化物層と、前記第１シリコン窒化物層の上に形成されシリコン酸化物で構成されるシリコン酸化物層と、を含む積層構造を具備し、前記第１シリコン窒化物層の前記電極層側に向かう端部は、前記配線金属層の端部の外側に位置するように配置され、前記シリコン酸化物層は、前記第１シリコン窒化物層上、及び前記接続領域以外の前記配線金属層上に、連続的に形成され、前記第１シリコン窒化物層の前記電極層側に向かう端部と、前記配線金属層の端部が離間して配置されたことを特徴とする。
本発明の半導体装置は、前記シリコン酸化物層に窒素が添加されたことを特徴とする。
本発明の半導体装置は、前記シリコン酸化物層の上に、前記第１シリコン窒化物層よりも厚く形成されシリコン窒化物で構成される第２シリコン窒化物層を具備することを特徴とする。
本発明の半導体装置において、前記保護膜は、前記シリコン酸化物層の上に、前記シリコン酸化物層よりも厚く形成され高分子材料で構成される有機物層を具備することを特徴とする。
本発明の半導体装置において、前記有機物層は、前記配線金属層の上において、前記シリコン酸化物層の端部を覆って形成されたことを特徴とする。
本発明の半導体装置において、前記有機物層は、前記電極層が形成されない領域において、前記シリコン酸化物層の端部を覆って形成されたことを特徴とする。
本発明の半導体装置において、前記半導体素子はショットキーバリアダイオードであり、前記電極層は、前記配線金属層と、前記配線金属層の下側で前記半導体基板を構成する半導体材料と直接接することによってショットキー障壁を形成するショットキー電極層と、を含む積層構造を具備することを特徴とする。
本発明の半導体装置は、半導体素子が形成された半導体基板と、前記半導体基板の上面側において形成され、配線が接続される接続領域を表面に具備する電極層と、前記接続領域以外において前記半導体基板の上面側を覆う絶縁性の保護膜と、を具備し、前記電極層は、上面側において前記接続領域を構成する配線金属層を含んで構成され、前記保護膜は、前記半導体基板側に設けられシリコン窒化物で構成される第１シリコン窒化物層と、前記第１シリコン窒化物層の上に形成されシリコン酸化物で構成されるシリコン酸化物層と、を含む積層構造を具備し、前記第１シリコン窒化物層の前記電極層側に向かう端部は、前記配線金属層の端部の外側に位置するように配置され、前記シリコン酸化物層は、前記第１シリコン窒化物層上、及び前記接続領域以外の前記配線金属層上に、連続的に形成され、前記半導体素子はショットキーバリアダイオードであり、前記電極層は、前記配線金属層と、前記配線金属層の下側で前記半導体基板を構成する半導体材料と直接接することによってショットキー障壁を形成するショットキー電極層と、を含む積層構造を具備し、前記ショットキー電極層は、前記配線金属層の端部よりも外側に向かって延伸する延伸部を有し、前記第１シリコン窒化物層が前記延伸部の上面にかかるように形成されたことを特徴とする。
本発明の半導体装置において、前記配線金属層は、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）のうち少なくともいずれかを含むことを特徴とする。
本発明は以上のように構成されているので、厚い保護膜を用いた、信頼性の高い半導体装置を得ることができる。
本発明の第１の実施の形態に係る半導体装置の部分断面図である。 本発明の第２の実施の形態に係る半導体装置の部分断面図である。 本発明の第３の実施の形態に係る半導体装置の部分断面図である。 本発明の第４の実施の形態に係る半導体装置の部分断面図である。 本発明の第５の実施の形態に係る半導体装置の部分断面図である。
以下、本発明の実施の形態となる半導体装置について説明する。この半導体装置においても、従来と同様に、シリコン窒化膜、シリコン酸化膜、有機膜の積層構造で構成された厚い保護膜が、半導体基板の上に形成される。ここで、シリコン窒化膜とシリコン酸化膜との間、シリコン酸化膜と有機膜との間の密着性はそれぞれ高いために剥離は生じにくい。一方、前記のような冷熱サイクルに際して発生するクラックは、保護膜と電極層との間の界面から発生することが知見された。この界面は、具体的には、保護膜中のシリコン窒化膜と、Ａｌ等で構成される電極層との間の界面である。この半導体装置においては、この点を考慮して、この界面における剥離が抑制され、これによって、保護膜のクラックが抑制される。
（第１の実施の形態）
以下、本発明の第１の実施の形態となる半導体装置について説明する。図１は、この半導体装置１の構造を示す部分断面図である。この半導体装置１は、半導体材料として炭化珪素（ＳｉＣ）を用いたショットキーバリアダイオードである。このため、ＳｉＣで構成された半導体基板１０が全体の基板として用いられている。
半導体基板１０においては、ｎ型ＳｉＣからなるドリフト層（半導体層）１１が設けられ、その表面にはＳｉＯ２で構成された絶縁層１５が形成されている。絶縁層１５に設けられた開口において、ドリフト層１１と直接接するようにショットキー電極層２１が形成されている。ショットキー電極層２１を構成する材料としては、ｎ型ＳｉＣとの間でショットキー障壁を形成する金属材料として、Ｔｉ、Ｍｏ等が用いられる。この構造によって、ドリフト層１１の裏面側と接続された電極（図示せず）をカソード、ショットキー電極層２１側をアノードとするショットキーバリアダイオードが形成される。また、ドリフト層１１と直接接する絶縁層１５の材料としてＳｉＯ２を用いることにより、ドリフト層１１の界面における界面順位密度を小さくすることができる。これにより、逆方向電流を小さくする等、このショットキーバリアダイオードの特性を良好とすることができる。絶縁層１５に設けられた開口部によって、ショットキー接合の面積が定まる。
なお、図１において、カソード電極等を含む半導体基板１０におけるドリフト層１１よりも下側の層については、本願発明とは無関係であるため、記載は省略されている。また、半導体基板１０の表面（図１における上側の面）においても、例えばドリフト層１１中に他の層（ｐ型層等）が形成される場合もあるが、本願発明とは無関係であるため、単純化してここではドリフト層１１のみが記載されている。
ショットキー電極層２１の厚さは、ドリフト層１１との間で良好なショットキー接合を形成できる程度とされ、例えば１００ｎｍ程度と薄く、その上には厚い配線金属層２２が形成されている。配線金属層２２は、Ａｌ、Ａｕ、Ｃｕ等の電気抵抗率の低い材料で、例えば４μｍ程度に厚く形成されるため、ショットキー電極層２１と配線金属層２２の積層構造で構成された電極層２０全体の電気抵抗を低くすることができる。また、厚い配線金属層２２の上にボンディングワイヤ等を直接接続することができる。なお、配線金属層２２の表面に、めっき等によって薄いニッケル（Ｎｉ）層を形成することもできる。また、配線金属層２２は、Ａｌ、Ａｕ、Ｃｕ等だけでなく、電極材料としてより好ましい特性とするために、これらを主成分とする合金で形成されていてもよい。また、ショットキー電極層２１と配線金属層２２との間に、他の金属層（バリアメタル層）を設けてもよい。図１においては、この半導体装置１における電極層２０の端部を含む領域が部分的に示されている。
この半導体装置１においては、厚い保護膜３０が、図１における右側においてショットキー電極層２１、配線金属層２２が形成されていない領域から、左側の配線金属層２２の上側の領域にかけて形成されている。実際には、保護膜３０は、半導体基板１０のほぼ全面を覆って形成され、配線金属層２２上の一部の領域（図１における接続領域Ｂ）のみが開口されている。接続領域Ｂは実際には図１における左側まで延伸しており、接続領域Ｂは、外部から配線（ボンディングワイヤ等）が接続されるボンディングパッドとして用いられる。接続領域Ｂでは、配線金属層２２が露出する。
保護膜３０は、下側から、シリコン窒化物（Ｓｉ３Ｎ４）で構成された第１シリコン窒化膜（第１シリコン窒化物層）３１、シリコン酸化物（ＳｉＯ２）で構成されたシリコン酸化膜（シリコン酸化物層）３２、ポリイミド（高分子材料）で構成された有機膜（有機物層）３３で構成される。第１シリコン窒化膜３１の厚さは１００ｎｍ程度、シリコン酸化膜３２の厚さはこれよりも厚い３００ｎｍ程度、有機膜３３の厚さはこれらよりも大幅に厚い３μｍ程度とされる。なお、第１シリコン窒化膜３１を構成するＳｉ３Ｎ４、シリコン酸化膜３２を構成するＳｉＯ２は、それぞれ化学量論的組成である場合の材料であり、実際にはこれらの材料の組成は成膜条件等によって変動し、一般的にはその組成は正確にはＳｉ３Ｎ４、ＳｉＯ２とはならない。ここでは、このようにこれらの物質が化学量論的組成でない場合も含め、Ｓｉ３Ｎ４、ＳｉＯ２と記載する。第１シリコン窒化膜３１、シリコン酸化膜３２は、共にプラズマＣＶＤ（ＰＣＶＤ）法等によって成膜される。上記の組成はこの成膜条件によって制御することができる。
図１において、シリコン酸化膜３２、有機膜３３は絶縁層１５の上と接続領域Ｂ以外における電極層２０（配線金属層２２）を覆って形成されるのに対し、第１シリコン窒化膜３１は、絶縁層１５の上においてのみ形成され、電極層２０（配線金属層２２）上には形成されない。このため、第１シリコン窒化膜３１の電極層２０側に向かう端部と、配線金属層２２の端部が接さず、これらが離間する。
ここで、一般的に、緻密性がＳｉ３Ｎ４よりも劣るＳｉＯ２で構成されたシリコン酸化膜３２と、Ａｌ、Ａｕ、Ｃｕ等の金属材料で構成された配線金属層２２との間の密着性は高く、シリコン酸化膜３２の付着力は高い。これに対して、緻密性の高いＳｉ３Ｎ４で構成された第１シリコン窒化膜３１と、上記のような材料で構成された配線金属層２２との間の密着性は低く、第１シリコン窒化膜３１の付着力は低い。また、ＳｉＯ２で構成された絶縁層１５やシリコン酸化膜３２と第１シリコン窒化膜３１との間の密着性は高い。
図１の構成においては、第１シリコン窒化膜３１と配線金属層２２とが直接接することがなく、配線金属層２２と直接接するのは、シリコン酸化膜３２のみとなる。このため、図１の構造において形成される各界面の密着性は高く、剥離が生じにくくなる。
一方、図１の構造においては、水分や不純物は共に金属で構成されたショットキー電極層２１、配線金属層２２を透過しにくく、平面視においてショットキー電極層２１、配線金属層２２が形成されない領域は、緻密な第１シリコン窒化膜３１で覆われている。このため、保護膜３０によるバリア性が得られ、かつ、保護膜３０のクラックが生じにくくなる。
上記のように保護膜３０のクラックを生じにくくし、主に第１シリコン窒化膜３１によるバリア性を高く、かつ主にシリコン酸化膜３２、有機膜３３による絶縁性、半導体素子の機械的保護能力を確保するためには、第１シリコン窒化膜３１の膜厚は５０〜１００００ｎｍの範囲、シリコン酸化膜３２の膜厚は２００〜３００００ｎｍの範囲、有機膜３３の膜厚は１〜１０μｍの範囲とすることが特に好ましい。
なお、上記の構成において、前記の通り、第１シリコン窒化膜３１とＳｉＯ２で構成されたシリコン酸化膜３２との間の密着性は高いものの、これらの各層においては、成膜時に内部応力が発生し、特にシリコン酸化膜３２を厚く形成した場合には、この内部応力が大きくなり、例えば直下の第１シリコン窒化膜３１の内部応力の方向が逆向きである場合には、両者の間で剥離が発生しやすくなる場合がある。
こうした場合においては、上記のようにＳｉＯ２で構成されたシリコン酸化膜３２を、ＳｉＯ２に対して窒素が添加されたシリコン酸窒化膜（ＳｉＯＮ）に置き換えることもできる。ＳｉＯＮは、ＳｉＯ２やＳｉ３Ｎ４と同様に、ＰＣＶＤ法によって成膜することが可能であり、かつその性質はＳｉＯ２とＳｉ３Ｎ４の中間的なものとなる。このため、上記のように第１シリコン窒化膜３１との間で内部応力が大きく異なることは抑制され、第１シリコン窒化膜３１との間での剥離は発生しにくくなる。なお、シリコン酸窒化膜の組成が正確にＳｉＯＮである必要はなく、その正確な組成は成膜条件によって制御できることも、Ｓｉ３Ｎ４、ＳｉＯ２の場合と同様である。
（第２の実施の形態）
図２は、第２の実施の形態に係る半導体装置２の構成を図１と同様に示す断面図である。この半導体装置２においても、前記の半導体装置１と同様の半導体基板１０が用いられ、絶縁層１５が同様に形成されている。また、ショットキー電極層２１も図１と同様に形成されている。ただし、この半導体装置２において用いられる電極層１２０においては、平面視において配線金属層２２をショットキー電極層２１よりも小さく設定している。このため、配線金属層２２の外側（図２における右側）において、ショットキー電極層２１は、配線金属層２２側よりも延伸した延伸部Ｅを具備する。これに伴って、ここで用いられる保護膜１３０の構造が、前記の保護膜３０とは異なる。
前記の半導体装置１においては、第１シリコン窒化膜３１は絶縁層１５上においてのみ形成されていたのに対し、この半導体装置２においては、第１シリコン窒化膜３１は、絶縁層１５上と、延伸部Ｅにおけるショットキー電極層２１上にも連続的に形成されている。ただし、第１シリコン窒化膜３１が配線金属層２２上には形成されていない点については前記の半導体装置１と同様である。
前記の通り、Ａｌ、Ａｕ、Ｃｕ等で構成された配線金属層２２と第１シリコン窒化膜２１との間の密着性は良好ではないが、Ｔｉ、Ｍｏ等で構成されたショットキー電極層２１と第１シリコン窒化膜２１との間の密着性は、これよりも良好である。また、前記の通り、剥離には各層の内部応力が関係し、この影響は、各層が厚い場合に顕著となる。一般的には、厚く形成される配線金属層２２の内部応力は、薄く形成されるショットキー電極層２１の内部応力よりも大きい場合が多い。このため、第１シリコン窒化膜３１と配線金属層２２とが直接接すると剥離が発生しやすいが、第１シリコン窒化膜３１とショットキー電極層２１とは直接接しても剥離が発生しにくい。
このため、この半導体装置２においても、保護膜１３０の剥離が生じにくい点は同様である。一方、配線金属層２２における保護膜１３０で覆われない領域をボンディングパッドとして用いることができる点は同様であり、第１シリコン窒化膜３１によって高いバリア性が得られることも同様である。この構造においては、電極層１２０も部分的に第１シリコン窒化膜３１に覆われるために、前記の半導体装置１よりも、保護膜１３０（第１シリコン窒化膜３１）によるバリア性が更に高くなる。
また、前記のようにショットキー電極層２１と配線金属層２２との間にバリアメタル層を設けた場合には、バリアメタル層と第１シリコン窒化膜３１との間の密着性が高い場合には、図１においてバリアメタル層をショットキー電極層２１と同形状として第１シリコン窒化膜３１がバリアメタル層の一部を覆う形態とすればよい。一方、バリアメタル層と第１シリコン窒化膜３１との間の密着性が低い場合には、図１においてバリアメタル層を配線金属層２２と同形状として第１シリコン窒化膜３１とバリアメタル層とが直接接さない形態とすればよい。
（第３の実施の形態）
図３は、第３の実施の形態に係る半導体装置３の構造を図１、２に対応させて示す断面図である。ここで用いられる半導体基板１０は前記と同様であり、ショットキー電極層２１、配線金属層２２で構成される電極層１２０については前記の半導体装置２と同様である。これに対応して、ここで用いられる保護膜２３０の最下層となる第１シリコン窒化膜３１、その上のシリコン酸化膜３２の構造も、前記の半導体装置２（保護膜１３０）におけるものと同様である。
この保護膜２３０においては、シリコン酸化膜３２の上側に、第１シリコン窒化膜３１と同様のＳｉ３Ｎ４で構成された第２シリコン窒化膜（第２シリコン窒化物層）４１が形成され、この上に有機膜３３が形成されている。第２シリコン窒化膜４１は、第１シリコン窒化膜３１と同様に、ＰＣＶＤ法等によって成膜することができる。ここで、第２シリコン窒化膜３２の膜厚は、第１シリコン窒化膜３１よりも厚くされる。
前記の通り、上記の構造において第１シリコン窒化膜３１の剥離は生じにくくなるものの、第１シリコン窒化膜３１の膜厚が薄い方が剥離は更に生じにくく、この膜厚は薄いことが好ましい。一方、シリコン窒化膜によるバリア性を高めるためには、シリコン窒化膜を厚くすることが好ましい。図３の構成においては、シリコン酸化膜３２の上側に第２シリコン窒化膜４１を更に設けることによって、シリコン窒化膜の合計の膜厚を大きくし、バリア性を補強している。この際、第２シリコン窒化膜４１が配線金属層２２と直接接することはなく、第２シリコン窒化膜４１とシリコン酸化膜３２との間の密着性は高いため、第２シリコン窒化膜４１の剥離は発生しにくい。
また、配線金属層２２とシリコン窒化膜との内部応力の差に基づいて剥離が発生する場合には、配線金属層２２とシリコン窒化膜とが直接接さない場合において、両者の間隔は広いことが好ましい。この点において、第２シリコン窒化膜４１と配線金属層２２との間には厚いシリコン酸化膜３２が存在するため、第２シリコン窒化膜４１に対する配線金属層２２の影響は小さくなる。このため、第２シリコン窒化膜４１を、例えば第１シリコン窒化膜３１よりも厚く形成することができる。これによって、この保護膜２３０によるバリア性をより高めることができる。あるいは、第２シリコン窒化膜４１によってバリア性を高めることができるため、バリア性を確保した上で第１シリコン窒化膜３１の膜厚を薄くすることができる。これによって、第１シリコン窒化膜３１の剥離を更に抑制することができる。
このため、第２シリコン窒化膜４１を設ける場合には、第１シリコン窒化膜３１の膜厚は５０〜１０００ｎｍの範囲、第２シリコン窒化膜４１の膜厚は１０００〜２０００ｎｍの範囲とすることが特に好ましい。
また、図３の構成においては、第２シリコン窒化膜４１の上に有機膜３３が形成されたが、第２シリコン窒化膜４１の上に更にシリコン酸化膜を形成してから有機膜をその上に形成してもよい。更に、シリコン酸化膜とシリコン窒化膜を交互に多数積層させてもよい。
なお、第１〜第３の実施の形態において、有機膜３３を用いなくとも十分に半導体素子の保護が行われる場合には、有機膜３３は不要である。あるいは、同様に厚く形成することができ、絶縁性の高い他の材料で構成された膜を有機膜３３の代わりに用いることができる。
（第４の実施の形態）
図４は、第４の実施の形態に係る半導体装置４の構造を図１等に対応させて示す断面図である。ここで用いられる保護膜３３０以外の構成については、前記の半導体装置１（保護膜３０）におけるものと同様である。
この保護膜３３０においては、図中左側の電極層２０（配線金属層２２）上において、最上層となる有機膜３３が、シリコン酸化膜３２よりも左側に延伸して形成されている。これによって、シリコン酸化膜３２の左側端部は、有機膜３３によって覆われる。
ポリイミド等で構成された有機膜３３は、塗布等によって厚く成膜することができ、配線金属層２２との間の密着性も高い。また、例えば感光性ポリイミドを用いた場合には、そのパターニングも、露光・現像によって容易に行うことができる。このため、図４の構造を容易に製造することができる。
この構造においては、仮にシリコン酸化膜３２と配線金属層２２との界面に剥離が発生しても、この部分が厚い有機膜３３で覆われるため、この剥離によってクラックが進展することが抑制される。あるいは、これらの界面が厚い有機膜３３で覆われるために、剥離が発生しにくい。また、図４において、緻密でない構造を具備し厚く形成されたシリコン酸化膜３２の左側端部から水分や不純物等が侵入することが、厚い有機膜３３によって抑制される。このため、この半導体装置４の信頼性を特に高めることができる。
（第５の実施の形態）
図５は、第５の実施の形態に係る半導体装置５の構造を図１等に対応させて示す断面図である。ここで用いられる保護膜４３０以外の構成については、前記の半導体装置１、４と同様である。ここでは、図１〜４とは異なり、保護膜４３０の電極層２０から離間した側の端部が示されている。
この保護膜４３０においては、図中右側の絶縁層１５上において、最上層となる有機膜３３が、シリコン酸化膜３２よりも右側に延伸して形成されている。これによって、シリコン酸化膜３２の右側端部は、有機膜３３によって覆われる。
これによって、仮にシリコン酸化膜３２と第１シリコン窒化膜３１との界面に剥離が発生しても、この部分が厚い有機膜３３で覆われるため、この剥離によってクラックが進展することが抑制される。あるいは、これらの界面が厚い有機膜３３で覆われるために、剥離が発生しにくい。また、図５において、緻密でない構造を具備し厚く形成されたシリコン酸化膜３２の右側端部から水分や不純物等が侵入することが、厚い有機膜３によって抑制される。このため、この半導体装置５の信頼性を特に高めることができる。
なお、上記の第１〜第５の実施の形態を適宜組み合わせることによって、更に半導体装置の信頼性を高めることもできる。例えば、第３の実施の形態（第２シリコン窒化膜４１を用いた構造）に対して第４の実施の形態（電極層２０上で有機膜３３を延伸させた構造）、あるいは第５の実施の形態（絶縁層１５上で有機膜３３を延伸させた構造）を組み合わせることができる。また、第４の実施の形態と第５の実施の形態とを組み合わせた構造（図４、５における左右両側で有機膜３３を延伸させた構造）を用いることもできる。
また、上記の構成では、半導体装置においてショットキーバリアダイオードが形成されるものとしたが、他の半導体素子、例えばＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ）においても、表面に配線金属層（電極）及び表面において接続領域以外を覆う保護膜が形成される限りにおいて、上記の構成は有効である。例えば、保護膜から露出する金属層（ボンディングパッド）が複数設けられる場合には、各ボンディングパッド毎に図１〜４の構造が実現されるように保護膜を構成することができる。この場合においては、電極層２０の半導体基板１０側の金属は、ショットキー電極に限定されるものではなく、半導体基板１０と良好なオーミックコンタクトを形成できる金属（例えばＴｉ、Ｎｉ等）により形成することもできる。また、半導体基板を構成する材料としては、ＳｉＣ以外にも、Ｓｉや様々な化合物半導体を用いることができる。
また、上記の構成においては、第１、第２のシリコン窒化膜を構成する材料としてＳｉ３Ｎ３あるいはこの組成が化学量論的組成からずれた絶縁体が、シリコン酸化膜を構成する材料としてＳｉＯ２、ＳｉＯＮあるいはこれらの組成が化学量論的組成からずれた絶縁体が、それぞれ用いられた。しかしながら、第１、第２のシリコン窒化膜によってシリコン酸化膜よりも高いバリア性が得られ、かつシリコン酸化膜において剥離が第１のシリコン窒化膜よりも発生しにくく、かつこれらの層で高い絶縁性が得られる限りにおいて、上記の各材料に他の物質が添加されていてもよい。また、シリコン窒化膜層やシリコン酸化膜層が積層構造においてそれぞれ複数用いられる場合において、各シリコン窒化膜層、各シリコン酸化膜層の組成がそれぞれ同一である必要はない。
１、２、３、４、５ 半導体装置
１０ 半導体基板
１１ ドリフト層（半導体層）
１５ 絶縁層
２０、１２０ 電極層
２１ ショットキー電極層
２２ 配線金属層
３０、１３０、２３０、３３０、４３０ 保護膜
３１ 第１シリコン窒化膜（第１シリコン窒化物層）
３２ シリコン酸化膜（シリコン酸化物層）
３３ 有機膜（有機物層）
４１ 第２シリコン窒化膜（第２シリコン窒化物層）
Ｂ 接続領域
Ｅ 延伸部

Claims (9)

  1. 半導体素子が形成された半導体基板と、
    前記半導体基板の上面側において形成され、配線が接続される接続領域を表面に具備する電極層と、
    前記接続領域以外において前記半導体基板の上面側を覆う絶縁性の保護膜と、を具備し、
    前記電極層は、上面側において前記接続領域を構成する配線金属層を含んで構成され、
    前記保護膜は、
    前記半導体基板側に設けられシリコン窒化物で構成される第１シリコン窒化物層と、
    前記第１シリコン窒化物層の上に形成されシリコン酸化物で構成されるシリコン酸化物層と、
    を含む積層構造を具備し、
    前記第１シリコン窒化物層の前記電極層側に向かう端部は、前記配線金属層の端部の外側に位置するように配置され、
    前記シリコン酸化物層は、前記第１シリコン窒化物層上、及び前記接続領域以外の前記配線金属層上に、連続的に形成され、
    前記第１シリコン窒化物層の前記電極層側に向かう端部と、前記配線金属層の端部が離間して配置されたことを特徴とする半導体装置。
  2. 前記シリコン酸化物層に窒素が添加されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記シリコン酸化物層の上に、前記第１シリコン窒化物層よりも厚く形成されシリコン窒化物で構成される第２シリコン窒化物層を具備することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記保護膜は、
    前記シリコン酸化物層の上に、前記シリコン酸化物層よりも厚く形成され高分子材料で構成される有機物層を具備することを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体装置。
  5. 前記有機物層は、前記配線金属層の上において、前記シリコン酸化物層の端部を覆って形成されたことを特徴とする請求項４に記載の半導体装置。
  6. 前記有機物層は、前記電極層が形成されない領域において、前記シリコン酸化物層の端部を覆って形成されたことを特徴とする請求項４又は５に記載の半導体装置。
  7. 前記半導体素子はショットキーバリアダイオードであり、
    前記電極層は、
    前記配線金属層と、
    前記配線金属層の下側で前記半導体基板を構成する半導体材料と直接接することによってショットキー障壁を形成するショットキー電極層と、
    を含む積層構造を具備することを特徴とする請求項１から請求項６までのいずれか１項に記載の半導体装置。
  8. 半導体素子が形成された半導体基板と、
    前記半導体基板の上面側において形成され、配線が接続される接続領域を表面に具備する電極層と、
    前記接続領域以外において前記半導体基板の上面側を覆う絶縁性の保護膜と、を具備し、
    前記電極層は、上面側において前記接続領域を構成する配線金属層を含んで構成され、
    前記保護膜は、
    前記半導体基板側に設けられシリコン窒化物で構成される第１シリコン窒化物層と、
    前記第１シリコン窒化物層の上に形成されシリコン酸化物で構成されるシリコン酸化物層と、
    を含む積層構造を具備し、
    前記第１シリコン窒化物層の前記電極層側に向かう端部は、前記配線金属層の端部の外側に位置するように配置され、
    前記シリコン酸化物層は、前記第１シリコン窒化物層上、及び前記接続領域以外の前記配線金属層上に、連続的に形成され、
    前記半導体素子はショットキーバリアダイオードであり、
    前記電極層は、
    前記配線金属層と、
    前記配線金属層の下側で前記半導体基板を構成する半導体材料と直接接することによってショットキー障壁を形成するショットキー電極層と、
    を含む積層構造を具備し、
    前記ショットキー電極層は、前記配線金属層の端部よりも外側に向かって延伸する延伸部を有し、
    前記第１シリコン窒化物層が前記延伸部の上面にかかるように形成されたことを特徴とする半導体装置。
  9. 前記配線金属層は、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）のうち少なくともいずれかを含むことを特徴とする請求項１から請求項８までのいずれか１項に記載の半導体装置。
JP2017031102A 2017-02-22 2017-02-22 半導体装置 Active JP6528793B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017031102A JP6528793B2 (ja) 2017-02-22 2017-02-22 半導体装置
US15/450,008 US10020373B1 (en) 2017-02-22 2017-03-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017031102A JP6528793B2 (ja) 2017-02-22 2017-02-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2018137348A JP2018137348A (ja) 2018-08-30
JP6528793B2 true JP6528793B2 (ja) 2019-06-12

Family

ID=62749638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017031102A Active JP6528793B2 (ja) 2017-02-22 2017-02-22 半導体装置

Country Status (2)

Country Link
US (1) US10020373B1 (ja)
JP (1) JP6528793B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535590B2 (en) * 2017-12-29 2020-01-14 Intel Corporation Multi-layer solder resists for semiconductor device package surfaces and methods of assembling same
JP7131155B2 (ja) * 2018-07-18 2022-09-06 サンケン電気株式会社 半導体装置
US10957664B2 (en) * 2019-05-29 2021-03-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP2022043997A (ja) 2020-09-04 2022-03-16 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器
EP3975265A1 (en) * 2020-09-28 2022-03-30 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device
CN117836906A (zh) * 2021-10-21 2024-04-05 住友电气工业株式会社 半导体器件
IT202100029939A1 (it) 2021-11-26 2023-05-26 St Microelectronics Srl Metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico basato su sic, elemento di ancoraggio, e dispositivo elettronico

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184932A (ja) * 1990-11-20 1992-07-01 Sony Corp パッシベーション膜の形成方法
JP2000091338A (ja) * 1998-09-16 2000-03-31 Seiko Epson Corp 半導体装置及びその製造方法
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
TWI245345B (en) * 2005-02-17 2005-12-11 Touch Micro System Tech Method of forming a wear-resistant dielectric layer
US9607955B2 (en) * 2010-11-10 2017-03-28 Cree, Inc. Contact pad
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US20150255362A1 (en) 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
WO2016162987A1 (ja) * 2015-04-08 2016-10-13 株式会社日立製作所 半導体装置および半導体モジュール

Also Published As

Publication number Publication date
JP2018137348A (ja) 2018-08-30
US10020373B1 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
JP6528793B2 (ja) 半導体装置
CN107210241B (zh) 功率半导体装置
JP5884094B2 (ja) 窒化物半導体装置
JP2008227286A (ja) 半導体装置およびその製造方法
JP2011049393A (ja) 半導体装置及びその製造方法
JP2009267032A (ja) 半導体装置とその製造方法
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
CN108346700B (zh) 半导体装置及其制造方法
JP2008235728A (ja) 半導体装置
JP6099302B2 (ja) 半導体装置の製造方法
JP2008244134A (ja) 半導体装置及びその製造方法
JP6806252B2 (ja) 半導体装置
KR101995933B1 (ko) 반도체장치와 그 제조방법
JP5192171B2 (ja) 半導体装置及びその製造方法
JP7170894B2 (ja) 半導体装置
JP2009088002A (ja) 半導体装置及びその製造方法
JP6080961B2 (ja) 半導体装置およびその製造方法
JP2008085199A (ja) 半導体装置
JP7439825B2 (ja) 半導体装置
WO2022024572A1 (ja) 半導体装置
WO2020208990A1 (ja) 半導体装置
JP7004233B2 (ja) 半導体装置
JP6264586B2 (ja) 半導体装置の製造方法および半導体装置
JP6496925B2 (ja) 半導体装置および半導体装置の製造方法
JP2008085190A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190429

R150 Certificate of patent or registration of utility model

Ref document number: 6528793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250