IT202100029939A1 - Metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico basato su sic, elemento di ancoraggio, e dispositivo elettronico - Google Patents

Metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico basato su sic, elemento di ancoraggio, e dispositivo elettronico Download PDF

Info

Publication number
IT202100029939A1
IT202100029939A1 IT102021000029939A IT202100029939A IT202100029939A1 IT 202100029939 A1 IT202100029939 A1 IT 202100029939A1 IT 102021000029939 A IT102021000029939 A IT 102021000029939A IT 202100029939 A IT202100029939 A IT 202100029939A IT 202100029939 A1 IT202100029939 A1 IT 202100029939A1
Authority
IT
Italy
Prior art keywords
insulating layer
layer
electronic device
anchoring element
passivation
Prior art date
Application number
IT102021000029939A
Other languages
English (en)
Inventor
Valeria Puglisi
Gabriele Bellocchi
Simone Rascuna'
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000029939A priority Critical patent/IT202100029939A1/it
Priority to EP22207266.2A priority patent/EP4191663A1/en
Priority to US18/056,104 priority patent/US20230170271A1/en
Priority to JP2022185340A priority patent/JP2023079186A/ja
Priority to CN202211491542.4A priority patent/CN116190224A/zh
Priority to CN202223142008.0U priority patent/CN219180514U/zh
Publication of IT202100029939A1 publication Critical patent/IT202100029939A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
?METODO DI FABBRICAZIONE DI UN ELEMENTO DI ANCORAGGIO DI UN DISPOSITIVO ELETTRONICO BASATO SU SIC, ELEMENTO DI ANCORAGGIO, E DISPOSITIVO ELETTRONICO?
La presente invenzione ? relativa ad un metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico, ad un elemento di ancoraggio, e ad un dispositivo elettronico includente l?elemento di ancoraggio. In particolare, la presente invenzione riguarda un elemento di ancoraggio atto a migliorare l'affidabilit? di dispositivi elettronici di potenza al carburo di silicio (SiC), ove le condizioni di utilizzo prevedono alte tensioni e difficolt? di realizzare trincee (trenches).
Il Carburo di Silicio (SiC) sta riscuotendo notevole interesse nell?industria dei semiconduttori, in particolare per la fabbricazione di componenti elettronici quali diodi o transistor, soprattutto per applicazioni di potenza.
I dispositivi elettronici formati in un substrato di carburo di silicio, nei suoi diversi politipi (per esempio, 3C-SiC, 4H-SiC, 6H-SiC), presentano numerosi vantaggi quali bassa resistenza di uscita in conduzione, bassa corrente di perdita, resistenza ad elevate temperatura di esercizio ed elevate frequenze operative.
Tuttavia, lo sviluppo e la fabbricazione dei dispositivi elettronici basati su SiC sono limitati da fattori quali le propriet? elettriche e meccaniche di strati di passivazione (compresi in tali dispositivi elettronici e, ad esempio, estendentisi su corpi semiconduttori in SiC dei dispositivi elettronici). In particolare, ? noto realizzare gli strati di passivazione utilizzando materiali polimerici (es., poliimmide) che permettono di sostenere elevate temperature di esercizio dei dispositivi elettronici e presentano alta rigidit? dielettrica (?dielectric strength?, ad esempio maggiore di 400 kV/mm. In dettaglio, l?elevata rigidit? dielettrica dei materiali polimerici garantisce che gli strati di passivazione sostengano elevati campi elettrici, e quindi elevate differenze di potenziale ai loro capi, senza subire rottura o perforazione (?electrical breakdown?), e dunque senza diventare elettricamente conduttivi.
Tuttavia, i materiali polimerici presentano coefficienti di espansione termica (?coefficient of thermal expansion?, CTE) elevati (es., CTE=43e<-6 >1/K per il materiale Polybenzobisoxazole, o ?PIX?), e ci? causa problemi di adesione dello strato di passivazione al SiC, che presenta un coefficiente di espansione termica inferiore (CTE=3.8e?6 1/K).
In particolare, tali problemi di adesione fra lo strato di passivazione e il SiC possono sorgere durante analisi di ciclo termico (?thermal cycling test?, eseguite ad esempio fra circa -50?C e circa 150?C) o durante l?uso del dispositivo elettronico, quando quest?ultimo ? sottoposto ad elevate escursioni termiche (es., ? sottoposto a differenze di temperatura di esercizio pari a, o maggiori di, circa 200?C). A causa dell?alta differenza in CTE fra lo strato di passivazione e il SiC, tali elevate escursioni termiche generano stress meccanici ad un?interfaccia fra lo strato di passivazione e il SiC, che possono portare ad una delaminazione (almeno parziale) dello strato di passivazione rispetto al corpo semiconduttore in SiC.
Qualora tale delaminazione fosse sufficientemente estesa (es., fosse tale per cui nessuna porzione dello strato di passivazione si interpone tra due metallizzazioni del dispositivo elettronico poste a potenziali differenti, che risultano dunque esser separate fra loro solo da aria), scariche elettriche possono generarsi in corrispondenza di detta interfaccia, portando al danneggiamento del dispositivo elettronico stesso. In particolare, il rischio di danneggiamento del dispositivo elettronico cresce quando quest?ultimo ? utilizzato in condizioni di polarizzazione inversa, a causa dell?elevata differenza di tensione (es., maggiore di 1000 V) da sostenere.
Soluzioni note a tale problema comprendono l?utilizzo di una pluralit? di strati dielettrici di materiali differenti fra loro (es., Nitruro di Silicio, ossido di Silicio e poliammide in successione fra loro) a formare un multi-strato di passivazione atto a limitare gli stress meccanici all?interfaccia con il corpo semiconduttore in SiC.
La figura 1 mostra, in vista in sezione laterale in un sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, una porzione di un dispositivo elettronico (qui esemplificativamente un diodo JBS, ?Junction Barrier Schottky?) 1 di un tipo noto.
Il dispositivo JBS 1 comprende un corpo semiconduttore 3, di SiC di tipo N, provvisto di una superficie 3a opposta ad una superficie 3b.Il corpo semiconduttore include, ad esempio, un substrato e una o pi? regioni cresciute epitassialmente sul substrato, di tipo N ed aventi rispettivi valori di concentrazione di drogaggio. Il dispositivo JBS 1 comprende inoltre molteplici elementi di barriera di giunzione (JB, Junction-Barrier) 9 nel corpo semiconduttore 3, affacciati alla superficie superiore 3a e includenti ciascuno una rispettiva regione impiantata nel corpo semiconduttore 3, di tipo P, e un contatto ohmico sulla regione impiantata, a livello della superficie superiore 3a del corpo semiconduttore 3. Il dispositivo JBS 1 comprende inoltre una prima metallizzazione 8, che si estende sulla superficie superiore 3a, in contatto elettrico con gli elementi di barriera di giunzione 9 tramite i rispettivi contatti ohmici. Il dispositivo JBS 1 comprende inoltre una regione di terminazione di bordo 10 (o anello di protezione), in particolare una regione impiantata di tipo P, che circonda completamente gli elementi JB 9.
Diodi Schottky 12 sono formati in corrispondenza dell'interfaccia tra la metallizzazione di anodo 8 e il corpo semiconduttore 3, dove si realizzano giunzioni Schottky semiconduttore-metallo. La regione del dispositivo MPS 1 che include gli elementi JB 9 e i diodi Schottky 12 (ovvero, la regione contenuta all'interno dell'anello di protezione 10) ? un'area attiva 4 del dispositivo JBS 1.
Il dispositivo JBS 1 comprende inoltre una seconda metallizzazione 6, che si estende sulla superficie inferiore 3b. La prima e la seconda metallizzazione 8, 6 formano, rispettivamente, terminali elettrici di anodo e catodo, polarizzabili durante l?uso del dispositivo JBS 1.
Esternamente alla regione di terminazione di bordo 10 si estende una regione 16 elettricamente passiva.
Parzialmente al di sopra della regione di terminazione di bordo 10 si estende uno strato isolante 18, di materiale isolante o dielettrico, in particolare Ossido di Silicio (SiO2).
La prima metallizzazione 8 ? in contatto elettrico con una porzione della regione di terminazione di bordo 10 laddove quest?ultima non ? coperta dallo strato isolante 18, e si estende altres? parzialmente al di sopra dello strato isolante 18. Uno strato di interfaccia 20, qui di Nitruro di Silicio (SiN), si estende al di sopra della prima metallizzazione 8 e dello strato isolante 18. Inoltre, il dispositivo JBS 1 comprende uno strato di passivazione 22, in particolare di poliammide (?polymide?), che si estende al di sopra dello strato di interfaccia 20. In altre parole, lo strato di interfaccia 20 fa da interfaccia tra lo strato di passivazione 22 e gli strati sottostanti, qui la prima metallizzazione 8 e lo strato isolante 18. Lo strato di interfaccia 20 pu? essere omesso; tuttavia, la Richiedente ha verificato che lo strato di interfaccia 20 migliora l?adesione dello strato di passivazione 22 con gli strati sottostanti.
Uno strato di protezione 24, di una resina quale ad esempio Bachelite, si estende al di sopra dello strato di passivazione 22, a protezione del dispositivo JBS 1 quando inserito in un package (non illustrato).
Tuttavia, nonostante lo strato di interfaccia 20 migliori, come detto, l?adesione dello strato di passivazione 22 con gli strati sottostanti, alcune condizioni critiche di uso o di test termico o termomeccanico del dispositivo JBS 1 possono causare una delaminazione o distacco parziale dello strato di passivazione 22 dallo strato di interfaccia 20 (a causa dello stress generato dai test). Questo in particolare accade in condizioni di stress causato da elevate temperature di utilizzo (es., al di sopra di 150 ?C). Tale effetto, oltre a rendere il dispositivo JBS 1 strutturalmente fragile, pu? essere concausa del verificarsi di scariche elettriche indesiderate che inficiano il funzionamento elettrico del dispositivo JBS 1. Infatti, la Richiedente ha verificato che in alcune condizioni di processo di stress termo-meccanico o meccanico a seguito del processo di assemblaggio, lo strato di interfaccia 20 presenta una o pi? rotture locali (?cracks? locali) per l?intero spessore che, in corrispondenza del primo strato metallico 8, causano la generazione di tali scariche elettriche. Tali problematiche sono tanto pi? evidenti quando il dispositivo elettronico 1 ? sottoposto ad elevate escursioni termiche e ad elevate differenze di tensione in condizioni di polarizzazione inversa.
? quindi sentita la necessit? di ovviare ai problemi summenzionati.
Secondo la presente invenzione vengono realizzati un metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico, un elemento di ancoraggio, e un dispositivo elettronico includente l?elemento di ancoraggio, come definiti nelle rivendicazioni annesse.
Per una migliore comprensione della presente invenzione viene ora descritta una forma di realizzazione preferita, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- La figura 1 illustra, in vista in sezione trasversale, un dispositivo elettronico di tipo noto;
- La figura 2 illustra, in vista in sezione trasversale, un dispositivo elettronico secondo una forma di realizzazione della presente invenzione;
- Le figure 3A e 3B mostrano, in vista in pianta, il dispositivo elettronico di figura 2 secondo rispettive forme di realizzazione della presente invenzione;
- La figura 4 illustra, in vista in sezione trasversale, una porzione di un dispositivo elettronico secondo una ulteriore forme di realizzazione della presente invenzione;
- Le figure 5A-5C mostrano in vista in sezione trasversale, fasi di fabbricazione del dispositivo elettronico di figura 2, secondo una forma di realizzazione della presente invenzione e limitatamente alla fabbricazione di un elemento di ancoraggio;
- La figura 6 illustra, in vista in sezione trasversale, un dispositivo elettronico secondo una ulteriore forma di realizzazione della presente invenzione; e
- Le figure 7A-7D mostrano in vista in sezione trasversale, fasi di fabbricazione del dispositivo elettronico di figura 6, secondo una forma di realizzazione della presente invenzione e limitatamente alla fabbricazione di un elemento di ancoraggio.
La figura 2 mostra, in vista in sezione laterale nello stesso sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, di figura 1, un dispositivo elettronico 50 secondo un aspetto della presente invenzione. In particolare, il dispositivo 50 ? un diodo JBS, in analogia a quanto descritto con riferimento alla figura 1; tuttavia, la presente invenzione non ? limitata a tale dispositivo e trova applicazione anche ad altri tipi di dispositivi elettronici, in particolare dispositivi di potenza, quali ad esempio MOSFET, IGBT, MPS, diodo Schottky, diodo PN, diodo PiN, ecc.
Il dispositivo elettronico 50 comprende gli elementi qui di seguito descritti, illustrati in riferimento alla figura 2.
Un corpo semiconduttore 53 (es., includente un substrato 53? e, opzionalmente uno o pi? strati epitassiali 53? cresciuti su di esso), di SiC di tipo N o tipo P (nel seguito si far? riferimento non limitativo al solo tipo N), ? provvisto di una superficie anteriore 53a opposta ad una superficie posteriore 53b lungo la direzione dell?asse Z. Il corpo semiconduttore 53 include, nell?esempio illustrato in figura 2, il substrato 53? sul quale ? stato cresciuto lo strato epitassiale 53? avente la funzione di strato di deriva del dispositivo elettronico 50, entrambi di SiC di tipo N (in particolare 4H-SiC, tuttavia altri politipi possono essere utilizzati quali, ma non esclusivamente, 2H-SiC, 3C-SiC e 6H-SiC). Ad esempio, il substrato 53? ha una concentrazione di droganti di tipo N compresa tra 1?10<19 >at/cm<3 >e 1?10<22 >at/cm<3 >e presenta spessore, misurato lungo l?asse Z fra le superfici 53a e 53b, compreso fra 300 ?m e 450 ?m, e in particolare pari a circa 360 ?m. Lo strato di deriva 53? ha una rispettiva concentrazione di drogante minore della concentrazione di drogante del substrato e spessore compreso, ad esempio, tra 5 e 15 ?m.
Uno strato di contatto ohmico 56 (ad esempio di Siliciuro di Nichel) si estende sulla superficie posteriore 53b, ed una metallizzazione 57, in questo esempio una metallizzazione di catodo, per esempio di Ti/NiV/Ag o Ti/NiV/Au, si estende sulla regione di contatto ohmico 56.
Una o pi? regioni drogate 59' di tipo P si estendono nel corpo semiconduttore 53 (in particolare nello strato di deriva), affacciate alla superficie superiore 53a; ciascuna regione drogata 59? alloggia un rispettivo contatto ohmico (non mostrato e di tipo noto) tale per cui ciascuna regione drogata 59' forma un rispettivo elemento di barriera di giunzione (JB, Junction-Barrier) 59. Una regione di terminazione di bordo, o anello di protezione, 60, in particolare una ulteriore regione drogata di tipo P, si estende nello strato di deriva, ? affacciata alla superficie superiore 53a e circonda completamente (in vista in pianta, su un piano XY definito dagli assi X e Y) gli elementi JB 59. La regione di terminazione di bordo 60 pu? essere omessa.
Uno strato isolante 61 (di materiale isolante o dielettrico, es. Ossido di Silicio, TEOS) si estende sulla superficie superiore 53a in modo tale da circondare completamente (in vista sul piano XY) gli elementi JB 59 e da essere parzialmente sovrapposto all?anello di protezione 60 (quando presente).
Una metallizzazione 58, in questo esempio una metallizzazione di anodo, per esempio di Ti/AlSiCu o Ni/AlSiCu, si estende su una porzione della superficie superiore 53a delimitata esternamente dallo strato isolante 61 (ovvero, in corrispondenza degli elementi JB 59 / area attiva 54) e, parzialmente, sullo strato isolante 61.
Uno strato di passivazione 69 di materiale polimerico quale poliammide (es., PIX), si estende sulla metallizzazione di anodo 58 e sullo strato isolante 61.
Uno strato di interfaccia 63, qui di Nitruro di Silicio (SiN), si estende al di sopra della metallizzazione di anodo 58 e dello strato isolante 61, e al di sotto dello strato di passivazione 69. In altre parole, lo strato di interfaccia 63 fa da interfaccia tra lo strato di passivazione 69 e gli strati sottostanti, qui la metallizzazione 58 e lo strato isolante 61 e favorisce l?adesione dello strato di passivazione 69 sovrastante.
Uno o pi? diodi Schottky 62 sono formati in corrispondenza dell'interfaccia tra il corpo semiconduttore 53 e la metallizzazione di anodo 58, lateralmente alle regioni drogate 59'. In particolare, giunzioni Schottky (semiconduttore-metallo) sono formate da porzioni dello strato semiconduttore 53 in contatto elettrico diretto con rispettive porzioni della metallizzazione di anodo 58.
Inoltre, ciascun contatto ohmico estendentesi nella rispettiva regione drogata 59? realizza un collegamento elettrico avente valore di resistivit? elettrica inferiore al valore di resistivit? elettrica della regione drogata 59? che lo alloggia. Gli elementi JB 59 sono quindi diodi P-i-N.
La regione del dispositivo elettronico 50 che include gli elementi JB 59 e i diodi Schottky 62 (ovvero, la regione delimitata dall'anello di protezione 60) ? un'area attiva 54 del dispositivo elettronico 50.
Esternamente all?area attiva 54, ovvero oltre la regione di terminazione di bordo 60, ? presente una superficie laterale 53c del corpo semiconduttore 53, ad esempio estendentesi sostanzialmente ortogonalmente alla superficie superiore 53a. La superficie laterale 53c viene formata in seguito ad una fase di taglio (?dicing? o ?singulation?) di una fetta (?wafer?) di SiC in cui una pluralit? di dispositivi elettronici 50 sono realizzati. La fase di taglio ha la funzione di separare un dispositivo elettronico 50 da un altro dispositivo 50 della stessa fetta. Il taglio avviene in corrispondenza di una linea di incisione (?scribe line?, non mostrata) della fetta di SiC da cui ? ricavato il dispositivo elettronico 50; tale linea di incisione circonda a distanza, nel piano XY, la regione attiva 54, l?anello di protezione 60 e lo strato isolante 61.
Uno strato di protezione 74, di una resina quale ad esempio Bachelite, si estende al di sopra dello strato di passivazione 69, a protezione del dispositivo elettronico 50 quando inserito in un package (non illustrato).
Secondo un aspetto della presente invenzione, lo strato di passivazione 69 presenta un elemento di ancoraggio 82 che protrude dallo strato di passivazione 69 (in particolare, lungo la direzione dell?asse Z) e si estende all?interno dello strato isolante 61, fino a raggiungere la superficie superiore 53a del corpo semiconduttore 53. L?elemento di ancoraggio 82 ancora e fissa lo strato di passivazione 69 allo strato isolante 61. L?elemento di ancoraggio 82 ? solidale allo strato di passivazione 69 e, in particolare, ? una estensione dello strato di passivazione stesso. L?elemento di ancoraggio 82 si estende dunque dallo strato di passivazione senza interruzioni e senza interfacce ed ? dello stesso materiale dello strato di passivazione. In altre parole, l?elemento di ancoraggio 82 e lo strato di passivazione 69 formano un corpo unico, o monolitico.
L?elemento di ancoraggio 82 si estende attraverso una apertura 84 praticata attraverso lo strato di interfaccia 63. L?apertura 84 ha forma scelta liberamente in fase di progetto, ad esempio forma circolare, ovale, o poligonale, con diametro d1 pari ad alcuni micrometri, ad esempio tra 2 e 5 ?m.
L?elemento di ancoraggio 82 ? formato esternamente all?area attiva 54, ed in particolare esternamente alla regione di terminazione di bordo 60; in altre parole, l?elemento di ancoraggio 82 ? interposto tra la regione di terminazione di bordo 60 e la superficie laterale 53c.Nel caso in cui la regione di terminazione di bordo 60 non fosse presente, l?elemento di ancoraggio 82 viene formato esternamente all?area attiva 54, ovvero tra l?area attiva 54 e la superficie laterale 53c in una regione del dispositivo elettricamente passiva.
L?elemento di ancoraggio 82 ? sagomato in modo tale da fissare lo strato di passivazione 69 allo strato isolante 61 ed ? atto a prevenire e/o impedire la delaminazione e/o il distaccamento, dello strato di passivazione 69.
In particolare, l?elemento di ancoraggio 82 ? alloggiato e disposto ad incastro in un alloggiamento o cavit? estendentesi dello strato isolante 61, in modo tale da accoppiare e rendere solidali fra loro lo strato di passivazione 69 e lo strato isolante 61. La cavit? che alloggia l?elemento di ancoraggio 82 ha forma complementare rispetto alla forma dell?elemento di ancoraggio 82. In altre parole, l?elemento di ancoraggio 82 riempie completamente la cavit? che lo alloggia.
In una forma di realizzazione, l?elemento di ancoraggio 82 ha dimensioni, in vista in sezione di figura 2 e misurate lungo l?asse X, crescenti all?allontanarsi (lungo l?asse Z) dallo strato di passivazione 69.
In una diversa forma di realizzazione, l?elemento di ancoraggio 82 ha una prima dimensione, in vista in sezione di figura 2 e misurata lungo l?asse X, in corrispondenza dell?apertura 84; la prima dimensione coincide con il summenzionato diametro d1 dell?apertura 84. L?elemento di ancoraggio 82 ha inoltre una seconda dimensione, in vista in sezione di figura 2 e misurata lungo l?asse X, all?interno dello strato isolante 61. La seconda dimensione ? maggiore della prima dimensione (ad esempio, ma non esclusivamente, il doppio, ovvero 2?d1). All?interno dello strato isolante 61, l?elemento di ancoraggio 82 pu? avere forma geometrica qualsiasi o scelta in fase di progetto, con dimensioni (sempre considerate in vista in sezione di figura 2 e misurata lungo l?asse X) variabili, ma in ogni caso maggiori della summenzionata prima dimensione d1 in corrispondenza dell?apertura 84.
Risulta evidente che, all?interno dello strato isolante 61, l?elemento di ancoraggio 82 pu? avere, in aggiunta o alternativamente a quanto qui sopra detto rispetto alle dimensioni lungo X, una ulteriore dimensione misurata lungo l?asse Y maggiore di una corrispondente dimensione (sempre misurata lungo l?asse Y) dell?apertura 84.
In questo modo, poich? l?elemento di ancoraggio 82 si estende al di sotto dell?apertura 84 e ha almeno una dimensione, sul piano XY, maggiore di una corrispondente dimensione, sul piano XY, dell?apertura 84, l?elemento di ancoraggio 82 assolve allo scopo di fissare lo strato di passivazione 69, che risulta cos? vincolato nei suoi movimenti lungo l?asse Z, prevenendo eventuali delaminazioni o distacchi.
In una ulteriore forma di realizzazione, all?interno dello strato isolante 61, l?elemento di ancoraggio 82 pu? avere, localmente, dimensioni pari o inferiori alla summenzionata prima dimensione ma, in ogni caso, presenta almeno una porzione avente dimensione maggiore della summenzionata prima dimensione.
Nell?esempio di figura 2, la porzione dell?elemento di ancoraggio 82 che si estende all?interno dello strato isolante 61 ha forma (in vista in sezione e lungo l?asse X) trapezoidale, con lato maggiore direttamente affacciato allo strato di interfaccia 63 e lato minore a contatto con la superficie superiore 53a del corpo semiconduttore. In ulteriori forme di realizzazione, non illustrate, la porzione dell?elemento di ancoraggio 82 che si estende all?interno dello strato isolante 61 ha forma (in vista in sezione e lungo l?asse X) rettangolare o genericamente poligonale, o ovale, o forma genericamente curva o curvilinea.
Secondo una ulteriore forma di realizzazione, l?elemento di ancoraggio 82 non si estende attraverso lo strato isolante 61 per l?intero spessore di quest?ultimo, ma termina all?interno dello strato isolante 61, a distanza dalla superficie superiore 53a del corpo semiconduttore. Anche in questo caso, forma e dimensioni possono essere scelte analoghe a quanto precedentemente descritto.
Le figure 3A e 3B mostrano schematicamente il dispositivo elettronico 50 in vista in pianta dall?alto (sul piano XY), secondo rispettive forme di realizzazione.
Con riferimento alla figura 3A, l?elemento di ancoraggio 82 si estende nel piano XY in modo da circondare completamente la metallizzazione di anodo 58. Nella vista nel piano XY di figura 3A, l?elemento di ancoraggio 82 ? anulare e definisce una forma poligonale chiusa, e in maggior dettaglio una forma quadrata con angoli smussati (sebbene anche forme diverse siano possibili, quali forma circolare, forma rettangolare o forma genericamente poligonale o irregolare).
Con riferimento alla figura 3B, il dispositivo elettronico 50 comprende una pluralit? di elementi di ancoraggio (tutti analoghi all?elemento di ancoraggio 82 precedentemente descritto e dunque indicati con lo stesso numero di riferimento). Gli elementi di ancoraggio 82 si estendono a distanza fra loro in corrispondenza della superficie superiore 53a, in corrispondenza di rispettive porzioni della superficie superiore 53a, a distanza tra loro. Ad esempio, la vista sul piano XY di figura 3B mostra quattro elementi di ancoraggio 82 disposti attorno alla metallizzazione di anodo 58 in modo da esser angolarmente equispaziati fra loro rispetto alla metallizzazione di anodo 58, e in maggior dettaglio disposti in corrispondenza di angoli di una forma geometrica ideale quadrata. Altre disposizioni sono comunque possibili.
Risulta evidente che, in una forma di realizzazione alternativa a quella di figura 2, possono essere presenti due o pi? elementi di ancoraggio 82 affiancati l?uno all?altro. Ad esempio, come illustrato in figura 4 (in cui ? rappresentata solo una porzione di un dispositivo elettronico analogo al dispositivo elettronico 50), due elementi di ancoraggio 82 si estendono nello strato isolante 61 ad una distanza reciproca, lungo l?asse X, di alcuni micrometri o alcune decine di micrometri, ad esempio tra 5 ?m e 20 ?m. Uno, alcuni o tutti gli elementi di ancoraggio 82 di tale pluralit? di elementi di ancoraggio 82 si estendono all?interno dello strato isolante 61 per l?intero spessore (lungo Z) di quest?ultimo, oppure solo parzialmente all?interno dello strato isolante 61, terminando nello strato isolante 61 senza raggiungere la superficie superiore 53a.
Fasi di fabbricazione del dispositivo elettronico 50 di figura 2 (analogamente applicabili alla forma di realizzazione di figura 4) sono descritte nel seguito, con riferimento alle figure 5A-5C e limitatamente alle fasi di realizzazione dell?elemento di ancoraggio 82. Le figure 5A-5C sono rappresentate nello stesso sistema triassiale di figura 2.
Con riferimento alla figura 5A, viene disposta una fetta includente il corpo semiconduttore 53 di SiC, in seguito a fasi di fabbricazione atte a formare elementi del dispositivo elettronico 50 precedentemente descritti (e qui non ulteriormente discussi) e identificati con gli stessi numeri di riferimento.
Lo strato di interfaccia 63 viene selettivamente attaccato ("etched?) per formare l?apertura 84. A questo fine, viene ad esempio predisposta una maschera di fotoresist e, mediante fasi di per s? note di litografia e attacco chimico, viene formata l?apertura 84 avente forma, dimensioni e dislocazione precedentemente discussi. L?apertura 84 si estende attraverso lo strato di interfaccia 63 per l?intero spessore di quest?ultimo, esponendo una rispettiva porzione superficiale dello strato isolante 61.
Quindi, figura 5B, si esegue un attacco dello strato isolante 61 attraverso l?apertura 84 precedentemente formata. L?attacco ?, ad esempio, di tipo umido (?wet?) e, se si utilizza una chimica di attacco selettiva rispetto al materiale dello strato isolante 61 (es., acido idrofluoridrico nel caso di Ossido di Silicio), che dunque non rimuove lo strato di interfaccia 63, ? possibile eseguire tale attacco in assenza di una ulteriore maschera di attacco. In questo caso, ? lo strato di interfaccia 63 a formare la maschera di attacco. Altrimenti, ? possibile utilizzare una maschera analoga a quella utilizzata per la fase di formazione dell?apertura 84.
L?attacco dello strato isolante 61 ? di tipo isotropo e, al di sotto dello strato di interfaccia 63, rimuove il materiale dello strato isolante sia verticalmente (lungo Z) che orizzontalmente (sul piano XY). L?attacco ?, ad esempio, un attacco a tempo e viene interrotto a seconda del tipo di forma che si desidera dare all?elemento di ancoraggio 82. Nella forma di realizzazione di figura 5B, l?attacco procede fintantoch? non viene esposta la superficie superiore 53a del corpo semiconduttore 53. Come detto, l?attacco procede anche lateralmente (lungo l?asse X). Si forma cos? una cavit? 86nello strato isolante 61.
Quindi, figura 5C, viene formato lo strato di passivazione 69. Il materiale polimerico, liquido o semiliquido, viene applicato sulla fetta e distribuito tramite ?spinning? sullo strato di interfaccia 63. Durante questo processo, il materiale polimerico penetra attraverso l?apertura 84 e riempie completamente sia la cavit? 86 che l?apertura 84. Viene successivamente eseguito un processo termico affinch? il materiale polimerico indurisca formando lo strato di passivazione 69 (processo di ?curing?) e, contemporaneamente, l?elemento di ancoraggio 82. Il materiale polimerico ?, ad esempio di poliimmide.
Il processo di fabbricazione continua poi con fasi successive per formare ulteriori elementi del dispositivo elettronico 50, qui non descritti in dettaglio (ad esempio, lo strato di contatto ohmico 56 e la metallizzazione di catodo 57).
La figura 6 illustra un dispositivo elettronico 100 secondo una ulteriore forma di realizzazione della presente invenzione. Il dispositivo elettronico 100 ? rappresentato nello stesso sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, di figura 1 e figura 2. In particolare, il dispositivo elettronico 100 ? un diodo JBS, in analogia a quanto descritto con riferimento alle figure 1 e 2; tuttavia, anche in questo caso, la presente invenzione non ? limitata a un dispositivo JBS e trova applicazione anche ad altri tipi di dispositivi elettronici, in particolare dispositivi di potenza, quali ad esempio MOSFET, IGBT, MPS, diodo Schottky, diodo PN, diodo PiN, ecc.
Elementi del dispositivo elettronico 100 comuni al dispositivo elettronico 50 di figura 2 sono indicati con gli stessi numeri di riferimento e non ulteriormente descritti.
In particolare, il dispositivo elettronico 100 comprende, in aggiunta a quanto descritto per il dispositivo elettronico 50, un ulteriore strato isolante 102, in particolare di un materiale dielettrico o isolante, quale ad esempio Ossido di Silicio. In particolare, il materiale dello strato isolante 102 ? lo stesso utilizzato per lo strato isolante 61. Lo strato isolante 102 ha ad esempio spessore, lungo l?asse Z, compreso tra 0.5 e 2 ?m.
Lo strato isolante 102 si estende al di sopra della metallizzazione di anodo 58 e dello strato isolante 61 lateralmente alla metallizzazione di anodo 58.
Lo strato di interfaccia 63 ? opzionale e, se presente, si estende al di sopra dello strato isolante 102; lo strato di passivazione 69 si estende al di sopra dello, ed in contatto con lo, strato di interfaccia 63 se presente; alternativamente lo strato di passivazione 69 si estende al di sopra dello, ed in contatto con lo, strato isolante 102.
Secondo la forma di realizzazione di figura 6, lo strato di passivazione 69 presenta, analogamente alla forma di realizzazione di figura 2, l?elemento di ancoraggio 82 che protrude dallo strato di passivazione 69 (in particolare, lungo la direzione dell?asse Z); tuttavia, in questo caso l?elemento di ancoraggio 82 si estende completamente all?interno dello strato isolante 102 (ovvero, per l?intero spessore, lungo Z, dello strato isolante 102) e solo parzialmente all?interno dello strato isolante 61 (terminando all?interno dello strato isolante 61), senza raggiungere la superficie superiore 53a del corpo semiconduttore 53. L?elemento di ancoraggio 82 ?ncora e fissa lo strato di passivazione 69 sia allo strato isolante 102 che allo strato isolante 61. L?elemento di ancoraggio 82 ? solidale allo strato di passivazione 69 e, in particolare, ? una estensione dello strato di passivazione stesso. L?elemento di ancoraggio 82 si estende dunque dallo strato di passivazione senza interruzioni e senza interfacce ed ? dello stesso materiale dello strato di passivazione. In altre parole, l?elemento di ancoraggio 82 e lo strato di passivazione 69 formano un corpo unico, o monolitico.
In caso di presenza dello strato di interfaccia 63, l?elemento di ancoraggio 82 si estende attraverso l?apertura 84 praticata attraverso lo strato di interfaccia 63. L?apertura 84 ha forma scelta liberamente in fase di progetto, ad esempio forma circolare, ovale, o poligonale, con diametro d1 pari ad alcuni micrometri, ad esempio tra 2 e 5 ?m.
L?elemento di ancoraggio 82 ? formato esternamente all?area attiva 54, ed in particolare esternamente alla regione di terminazione di bordo 60 e a distanza dalla metallizzazione di anodo 58; in altre parole, l?elemento di ancoraggio 82 ? interposto tra la regione di terminazione di bordo 60 e la superficie laterale 53c. Nel caso in cui la regione di terminazione di bordo 60 non fosse presente, l?elemento di ancoraggio 82 viene formato esternamente all?area attiva 54, ovvero tra l?area attiva 54 e la superficie laterale 53c in una regione del dispositivo elettricamente passiva e a distanza dalla metallizzazione di anodo 58.
In particolare, l?elemento di ancoraggio 82 ? alloggiato e disposto ad incastro in un alloggiamento o cavit? estendentesi nello strato isolante 102 e nello strato isolante 61, in modo tale da accoppiare e rendere solidali fra loro lo strato di passivazione 69 e gli strati isolanti 102 e 61. La cavit? che alloggia l?elemento di ancoraggio 82 ha forma complementare rispetto alla forma dell?elemento di ancoraggio 82. In altre parole, l?elemento di ancoraggio 82 riempie completamente la cavit? che lo alloggia.
L?elemento di ancoraggio 82 ha dimensioni gi? discusse in riferimento alla figura 2, qui non ripetute per brevit?.
Secondo una ulteriore forma di realizzazione, non illustrata, l?elemento di ancoraggio 82 si estende esclusivamente (in parte o completamente) all?interno dello strato isolante 102 (terminando dunque all?interno dello strato isolante 102 oppure all?interfaccia tra lo strato isolante 102 e lo strato isolante 61 sottostante).
Secondo una ulteriore forma di realizzazione, non illustrata, l?elemento di ancoraggio 82 si estende per l?intero spessore dello strato isolante 102 e per l?intero spessore dello strato isolante 61.
Secondo una ulteriore forma di realizzazione, non illustrata, possono essere presenti una pluralit? di elementi di ancoraggio 82, in analogia a quanto descritto con riferimento alla figura 4. Uno, alcuni o tutti gli elementi di ancoraggio 82 di tale pluralit? di elementi di ancoraggio 82 si estendono esclusivamente all?interno dello strato isolante 102 (e non dello strato isolante 61); oppure per l?intero spessore dello strato isolante 102 e per l?intero spessore dello strato isolante 61; oppure per l?intero spessore dello strato isolante 102 e parzialmente all?interno dello strato isolante 61.
Mella forma di realizzazione di figura 6, lo strato isolante 102 ha la funzione di formare una ulteriore interfaccia tra lo strato di interfaccia 63 e la metallizzazione di anodo 58, per realizzare un isolamento elettrico in corrispondenza della metallizzazione di anodo 58 in caso di rottura / crepatura dello strato di interfaccia 63.
Le figure 7A-7D mostrano fasi di fabbricazione del dispositivo elettronico 100 di figura 6 limitatamente alle fasi di realizzazione dell?elemento di ancoraggio 82. Le figure 7A-7D sono rappresentate nello stesso sistema triassiale di figura 6.
Con riferimento alla figura 7A, viene disposta una fetta includente il corpo semiconduttore 53 di SiC, in seguito a fasi di fabbricazione atte a formare elementi del dispositivo elettronico 100 precedentemente descritti (e qui non ulteriormente discussi) e identificati con gli stessi numeri di riferimento.
Con riferimento alla figura 7A, dopo aver formato lo strato isolante 61 e la metallizzazione di anodo, si esegue una fase di deposito di materiale isolante o dielettrico per forma lo strato isolante 102. Questa fase ? eseguita ad esempio mediante processo CVD. Lo strato isolante 102 ? formato sull?intera superficie della fetta ed in particolare copre completamente la metallizzazione di anodo 50 e lo strato isolante 61.
Quindi, dopo la formazione dello strato isolante 10, si forma lo strato di interfaccia 63, ad esempio mediante deposizione CVD di nitruro di silicio. Lo strato di interfaccia 63 ? formato sull?intera superficie della fetta ed in particolare copre completamente lo strato isolante 102.
Quindi, figura 7B, lo strato di interfaccia 63 viene selettivamente attaccato ("etched?) per formare l?apertura 84. A questo fine, viene ad esempio predisposta una maschera di fotoresist e, mediante fasi di per s? note di litografia e attacco chimico, viene formata l?apertura 84 avente forma, dimensioni e dislocazione precedentemente discussi. L?apertura 84 si estende attraverso lo strato di interfaccia 63 per l?intero spessore di quest?ultimo, esponendo una rispettiva porzione superficiale dello strato isolante 102.
Quindi, figura 7C, si esegue un attacco dello strato isolante 102 attraverso l?apertura 84 precedentemente formata. L?attacco ?, ad esempio, di tipo umido (?wet?) e, se si utilizza una chimica di attacco selettiva rispetto al materiale dello strato isolante 102 (es., acido idrofluoridrico nel caso di Ossido di Silicio), che dunque non rimuove lo strato di interfaccia 63, ? possibile eseguire tale attacco in assenza di una maschera. Altrimenti, ? possibile utilizzare una maschera analoga a quella utilizzata per la fase di formazione dell?apertura 84.
L?attacco dello strato isolante 102 ? di tipo isotropico e, al di sotto dello strato di interfaccia 63, rimuove il materiale dello strato isolante 102 sia verticalmente (lungo Z) che orizzontalmente (sul piano XY). L?attacco ?, ad esempio, un attacco a tempo progettato a seconda del tipo di forma che si desidera dare all?elemento di ancoraggio 82. Nella forma di realizzazione di figura 7C, l?attacco procede fintantoch? non viene rimosso completamente lo strato isolante 102 e procede altres? rimuovendo in parte il materiale dello strato isolante 61 sottostante. Se i materiali dello strato isolante 102 e dello strato isolante 61 sono attaccabili utilizzando la stessa chimica di attacco, la rimozione delle porzioni dello strato isolante 102 e dello strato isolante 61 avviene durante la stessa fase di attacco; altrimenti, dopo aver rimosso la porzione desiderata dello strato isolante 102, si cambia la chimica di attacco per rimuovere le porzioni desiderate dello strato isolante 61. Come detto, l?attacco procede anche lateralmente (lungo l?asse X) sia nello strato isolante 102 che nello strato isolante 61. Si forma cos? una cavit? 86 negli strati isolanti 102 e 61.
Quindi, figura 7D, viene formato lo strato di passivazione 69. Il materiale polimerico, liquido o semiliquido, viene applicato sulla fetta e distribuito tramite ?spinning? sullo strato di interfaccia 63. Durante questo processo, il materiale polimerico penetra attraverso l?apertura 84 e riempie completamente sia la cavit? 86 che l?apertura 84. Viene successivamente eseguito un processo termico affinch? il materiale polimerico indurisca formando lo strato di passivazione 69 (processo di ?curing?) e, contemporaneamente, l?elemento di ancoraggio 82. Il materiale polimerico ?, ad esempio di poliimmide.
Il processo di fabbricazione continua poi con fasi successive per formare ulteriori elementi del dispositivo elettronico 100, qui non descritti in dettaglio (ad esempio, lo strato di contatto ohmico 56 e la metallizzazione di catodo 57).
Da un esame delle caratteristiche del trovato realizzato secondo la presente invenzione sono evidenti i vantaggi che essa consente di ottenere.
In particolare, l?elemento di ancoraggio 82 garantisce l?adesione dello strato di passivazione 69, prevenendo fenomeni di delaminazione. ? cos? possibile realizzare lo strato di passivazione 69 in materiali polimerici, garantendo elevate prestazioni elettriche del dispositivo elettronico 50, 100 (dovute all?elevata rigidit? dielettrica dello strato di passivazione 69) ed eliminando, al tempo stesso, problemi strutturali legati al possibile distacco dello strato di passivazione 69 (es., a seguito di cicli termici o di utilizzo del dispositivo elettronico 50, 100).
Di conseguenza, si evita il rischio di danneggiamento del dispositivo elettronico 50, 100 a seguito di scariche elettriche fra metallizzazioni poste a potenziali diversi (es., fra la metallizzazione EQR e la metallizzazione di anodo 58), e quindi accresce l?affidabilit? del dispositivo elettronico 50, 100, in particolare quando soggetto ad elevate escursioni termiche e operato in condizione di polarizzazione inversa.
Le fasi di fabbricazione descritte con riferimento alle figure 5A-5C e 7A-7D permettono di realizzare il dispositivo elettronico 50 e, rispettivamente, 100 comprendenti il rispettivo elemento di ancoraggio 82 a partire da una fetta di SiC. L?attacco eseguito con riferimento alle figure 5B-5C e 7B-7D, ? di tipo isotropo, e questo permette di sagomare la cavit? cos? formata e, di conseguenza, l?elemento di ancoraggio 82, senza limitazioni derivate da processi di attacco anisotropo e dall?orientamento cristallografico della fetta di SiC da cui si ottiene il dispositivo elettronico 50, 100.
Risulta infine chiaro che al trovato qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall?ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.

Claims (33)

RIVENDICAZIONI
1. Metodo di fabbricazione di un elemento di ancoraggio (82) di uno strato di passivazione (69) di un dispositivo elettronico (50; 100), comprendente le fasi di:
formare, su una superficie (53a) di un corpo semiconduttore (53) di Carburo di Silicio, un primo strato isolante (61) di un primo materiale;
formare, in parte sulla superficie (53a) del corpo semiconduttore (53) e in parte sul primo strato isolante (61), uno strato di materiale metallico (58);
formare, sullo strato di materiale metallico (58) e sul primo strato isolante (61), uno strato di interfaccia (63) di un secondo materiale diverso dal primo materiale;
rimuovere porzioni selettive dello strato di interfaccia (63) a distanza dallo strato di materiale metallico (58), formando una apertura (84) passante attraverso lo strato di interfaccia (63), esponendo cos? il primo strato isolante (61);
rimuovere, attraverso l?apertura (84), porzioni selettive del primo strato isolante (61) formando una cavit? (86) nel primo strato isolante (61) in corrispondenza, e al di sotto, di detta apertura (84), detta cavit? (86) avendo almeno una dimensione (d1), parallelamente a detta superficie (53a), maggiore di una corrispondente dimensione dell?apertura (84); e
disporre contestualmente, sul primo strato isolante (61), nell?apertura (84) e nella cavit? (86), materiale di passivazione formando cos? lo strato di passivazione (69) sul primo strato isolante (61) e detto elemento di ancoraggio (82) nell?apertura (84) e nella cavit? (86).
2. Metodo di fabbricazione secondo la rivendicazione 1, in cui la fase di disporre il materiale di passivazione comprende fornire il materiale di passivazione in forma liquida o semi-liquida, cosicch? il materiale di passivazione riempia la cavit? (86).
3. Metodo di fabbricazione secondo la rivendicazione 1 o 2, in cui la fase di disporre il materiale di passivazione comprende eseguire una fase di spinning del materiale di passivazione.
4. Metodo di fabbricazione secondo la rivendicazione 2, o secondo la rivendicazione 3 quando dipendente dalla rivendicazione 2, comprendente inoltre la fase di solidificare, o curare (?cure?), il materiale di passivazione, cosicch? l?elemento di ancoraggio (82) e lo strato di passivazione (69) formano un corpo unico o corpo monolitico.
5. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, in cui rimuovere porzioni selettive del primo strato isolante (61) comprende eseguire un attacco isotropo del primo strato isolante (61).
6. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, in cui lo strato di interfaccia (63) ? configurato per favorire l?adesione dello strato di passivazione (69) con lo strato isolante (61).
7. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, in cui formare l?elemento di ancoraggio (82) nell?apertura (84) e nella cavit? (86) comprende vincolare l?elemento di ancoraggio (82) al di sotto dello strato di interfaccia (63) e all?interno del primo strato isolante (61).
8. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, in cui formare l?apertura (84) comprende formare una maschera di attacco per il primo strato isolante (61),
la fase di rimuovere, attraverso l?apertura (84), porzioni selettive del primo strato isolante (61) includendo eseguire un attacco umido (?wet etching?) del primo strato isolante (61).
9. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, in cui detta cavit? (86) ha volume maggiore del volume dell?apertura (84).
10. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, in cui il materiale di passivazione (69) comprende materiale polimerico.
11. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, in cui il materiale dello strato di interfaccia ? Nitruro di Silicio.
12. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, in cui detta fase di formare la cavit? (86) comprende:
formare la cavit? (86) attraverso l?intero spessore del primo strato isolante (61); oppure
formare la cavit? (86) attraverso parte dello spessore del primo strato isolante (61), terminando all?interno del primo strato isolante (61).
13. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni 1-11, comprendente inoltre la fase di formare un secondo strato isolante (102) sul primo strato isolante (61) e sullo strato di materiale metallico (58), al di sotto dello strato dio interfaccia (63).
14. Metodo di fabbricazione secondo la rivendicazione 13, in cui detta fase di formare la cavit? (86) comprende inoltre:
formare la cavit? (86) esclusivamente nel secondo strato isolante (102); oppure
formare la cavit? (86) completamente attraverso il secondo strato isolante (102) e in parte attraverso il primo strato isolante (61), terminando all?interno del primo strato isolante (61); oppure
formare la cavit? (86) completamente attraverso il secondo strato isolante (102) e il primo strato isolante (61).
15. Metodo di fabbricazione secondo la rivendicazione 13 o la rivendicazione 14, in cui detto secondo strato isolante (102) ? dello stesso materiale del primo strato isolante (61).
16. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni precedenti, in cui l?elemento di ancoraggio (82) ? formato in una zona elettricamente passiva del dispositivo elettronico, a distanza dallo strato di materiale metallico (58).
17. Elemento di ancoraggio (82) di uno strato di passivazione (69) di un dispositivo elettronico (50; 100), comprendente una protrusione che si estende, a partire dallo strato di passivazione (69), completamente attraverso uno strato di interfaccia (63) e almeno in parte attraverso una struttura isolante (61; 61, 102) disposta al di sotto dello strato di interfaccia (63) su una superficie (53a) di un corpo semiconduttore (53) di Carburo di Silicio, detta protrusione terminando all?interno della struttura isolante e formando un corpo unico, o corpo monolitico, con lo strato di passivazione (69).
18. Elemento di ancoraggio secondo la rivendicazione 17, comprendente:
una prima porzione estendentesi nello strato di interfaccia (63) una prima distanza dalla superficie (53a) e presentante, parallelamente ad un primo asse (X; Y) parallelo alla superficie (53a), una dimensione massima avente un primo valore (d1); e
una seconda porzione estendentesi nella struttura isolante in continuazione strutturale della prima porzione e presentante, parallelamente al primo asse (X; Y), una rispettiva dimensione massima avente un secondo valore maggiore del primo valore (d1).
19. Elemento di ancoraggio secondo la rivendicazione 18, in cui detta seconda porzione dell?elemento di ancoraggio si estende in parte o completamente attraverso la struttura isolante (61, 102).
20. Elemento di ancoraggio (82) secondo una qualsiasi delle rivendicazioni da 17 a 19, in cui il materiale di passivazione (69) comprende materiale polimerico.
21. Elemento di ancoraggio (82) secondo una qualsiasi delle rivendicazioni da 17 a 20, estendentesi in una zona elettricamente passiva del dispositivo elettronico (50; 100).
22. Dispositivo elettronico (50; 100), comprendente: un corpo semiconduttore (53) di Carburo di Silicio; un primo strato isolante (61; 102), di un primo materiale, su una superficie (53a) del corpo semiconduttore (53);
uno strato di materiale metallico (58) estendentesi in parte sulla superficie (53a) del corpo semiconduttore (53) e in parte sul primo strato isolante (61);
uno strato di interfaccia (63) sul primo strato isolante (61) e sullo strato di materiale metallico (58), di un secondo materiale diverso dal primo materiale;
uno strato di passivazione (69) sullo strato di interfaccia (63); e
un elemento di ancoraggio (82) che protrude dallo strato di passivazione (69) verso il primo strato isolante (61; 102) e si estende completamente attraverso una apertura (84) dello strato di interfaccia (63) e termina all?interno del primo strato isolante (61; 102), detto elemento di ancoraggio (82) avendo almeno una dimensione (d1), parallelamente a detta superficie (53a), maggiore di una corrispondente dimensione dell?apertura (84).
23. Dispositivo elettronico secondo la rivendicazione 22, in cui l?elemento di ancoraggio (82) e lo strato di passivazione (69) formano un corpo unico, o corpo monolitico.
24. Dispositivo elettronico la rivendicazione 22 o 23, in cui lo strato di interfaccia (63) ? configurato per favorire l?adesione dello strato di passivazione (69) con lo strato isolante (61).
25. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, in cui l?elemento di ancoraggio (82) ? configurato per vincolare lo strato di passivazione (69) al di sotto dello strato di interfaccia (63) e all?interno del primo strato isolante (61).
26. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni 22-25, in cui l?elemento di ancoraggio (82) comprende:
una prima porzione estendentesi nella struttura isolante ad una prima distanza dalla superficie (53a) e presentante, parallelamente ad un primo asse (X; Y) parallelo alla superficie (53a), una dimensione massima avente un primo valore (d1); e
una seconda porzione estendentesi nella struttura isolante in continuazione strutturale della prima porzione e presentante, parallelamente al primo asse (X; Y), una rispettiva dimensione massima avente un secondo valore maggiore del primo valore (d1).
27. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni 22-26, in cui il materiale di passivazione (69) comprende materiale polimerico.
28. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni 22-27, in cui il materiale dello strato di interfaccia (63) ? Nitruro di Silicio.
29. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni 22-28, in cui l?elemento di ancoraggio (82) si estende attraverso l?intero spessore dello strato di interfaccia (63) e del primo strato isolante (61); oppure attraverso l?intero spessore dello strato di interfaccia (63) e parte dello spessore del primo strato isolante (61), terminando all?interno del primo strato isolante (61).
30. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni 22-28, comprendente inoltre un secondo strato isolante (102) sul primo strato isolante (61) e sullo strato di materiale metallico (58).
31. Dispositivo elettronico secondo la rivendicazione 30, in cui l?elemento di ancoraggio (82) si estende attraverso l?intero spessore dello strato di interfaccia (63) e: nel secondo strato isolante (102) terminando all?interno del secondo strato isolante (102); oppure completamente attraverso il secondo strato isolante (102) e in parte nel primo strato isolante (61), terminando all?interno del primo strato isolante (61); oppure completamente attraverso il secondo strato isolante (102) e il primo strato isolante (61), terminando in corrispondenza della superficie (53a) del corpo semiconduttore (53).
32. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni 22-31, in cui l?elemento di ancoraggio (82) si estende in una zona elettricamente passiva del dispositivo elettronico (50; 100).
33. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni 22-32, scelto nel gruppo comprendente: un diodo Schottky, un diodo PiN, un diodo PN, un dispositivo MPS, un diodo JBS, un MOSFET, un IGBT, un dispositivo di potenza.
IT102021000029939A 2021-11-26 2021-11-26 Metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico basato su sic, elemento di ancoraggio, e dispositivo elettronico IT202100029939A1 (it)

Priority Applications (6)

Application Number Priority Date Filing Date Title
IT102021000029939A IT202100029939A1 (it) 2021-11-26 2021-11-26 Metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico basato su sic, elemento di ancoraggio, e dispositivo elettronico
EP22207266.2A EP4191663A1 (en) 2021-11-26 2022-11-14 Method of manufacturing a sic-based electronic device with a passivation layer and an anchoring element and an electronic device manufactured thereby
US18/056,104 US20230170271A1 (en) 2021-11-26 2022-11-16 Method of manufacturing an anchoring element of a sic-based electronic device, anchoring element, and electronic device
JP2022185340A JP2023079186A (ja) 2021-11-26 2022-11-19 Ｓｉｃを基礎とした電子装置のアンカー要素の製造方法、アンカー要素、及び電子装置
CN202211491542.4A CN116190224A (zh) 2021-11-26 2022-11-25 制造电子器件的锚固元件的方法、锚固元件和电子器件
CN202223142008.0U CN219180514U (zh) 2021-11-26 2022-11-25 半导体器件和电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000029939A IT202100029939A1 (it) 2021-11-26 2021-11-26 Metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico basato su sic, elemento di ancoraggio, e dispositivo elettronico

Publications (1)

Publication Number Publication Date
IT202100029939A1 true IT202100029939A1 (it) 2023-05-26

Family

ID=79830936

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000029939A IT202100029939A1 (it) 2021-11-26 2021-11-26 Metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico basato su sic, elemento di ancoraggio, e dispositivo elettronico

Country Status (4)

Country Link
US (1) US20230170271A1 (it)
EP (1) EP4191663A1 (it)
JP (1) JP2023079186A (it)
IT (1) IT202100029939A1 (it)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160093748A1 (en) * 2012-10-04 2016-03-31 Cree, Inc. Passivation for semiconductor devices
US10020373B1 (en) * 2017-02-22 2018-07-10 Sanken Electric Co., Ltd. Semiconductor device
US20210104445A1 (en) * 2019-10-02 2021-04-08 Stmicroelectronics S.R.L. Silicon carbide power device with improved robustness and corresponding manufacturing process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160093748A1 (en) * 2012-10-04 2016-03-31 Cree, Inc. Passivation for semiconductor devices
US10020373B1 (en) * 2017-02-22 2018-07-10 Sanken Electric Co., Ltd. Semiconductor device
US20210104445A1 (en) * 2019-10-02 2021-04-08 Stmicroelectronics S.R.L. Silicon carbide power device with improved robustness and corresponding manufacturing process

Also Published As

Publication number Publication date
EP4191663A1 (en) 2023-06-07
JP2023079186A (ja) 2023-06-07
US20230170271A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US8399962B2 (en) Semiconductor chip and process for production thereof
KR101042422B1 (ko) 메사형 반도체 장치 및 그 제조 방법
JP5914060B2 (ja) 炭化珪素半導体装置の製造方法
KR101023872B1 (ko) 메사형 반도체 장치 및 그 제조 방법
US20090267082A1 (en) Semiconductor device and manufacturing method of the same
US11495508B2 (en) Silicon carbide power device with improved robustness and corresponding manufacturing process
JPWO2014185010A1 (ja) 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ
CN109494203A (zh) 半导体装置及其制造方法
JP6380666B2 (ja) 半導体装置
KR101075709B1 (ko) 메사형 반도체 장치 및 그 제조 방법
IT202100029939A1 (it) Metodo di fabbricazione di un elemento di ancoraggio di un dispositivo elettronico basato su sic, elemento di ancoraggio, e dispositivo elettronico
US11869771B2 (en) Manufacturing method of an element of an electronic device having improved reliability, and related element, electronic device and electronic apparatus
IT202100029969A1 (it) Dispositivo elettronico basato su sic con robustezza migliorata, e metodo di fabbricazione del dispositivo elettronico
CN219591404U (zh) 电子器件
CN116190224A (zh) 制造电子器件的锚固元件的方法、锚固元件和电子器件
US20180269162A1 (en) Semiconductor device
US20240113171A1 (en) Semiconductor device and method of manufacturing the same
CN116190457A (zh) 具有增强的鲁棒性的sic基电子器件及制造电子器件的方法
IT202100002333A1 (it) Dispositivo jbs con prestazioni elettriche migliorate, e processo di fabbricazione del dispositivo jbs
US20180286769A1 (en) Stress minitoring device and method of manufacturing the same
EP0056482B1 (en) Glass passivation semiconductor device and method of manufacturing the same
CN116246955A (zh) 半导体器件及其制备方法
JPS63208231A (ja) 半導体装置
JP2009283750A (ja) 半導体装置およびその製造方法
CN116722047A (zh) 功率器件