JPS63208231A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63208231A JPS63208231A JP62040259A JP4025987A JPS63208231A JP S63208231 A JPS63208231 A JP S63208231A JP 62040259 A JP62040259 A JP 62040259A JP 4025987 A JP4025987 A JP 4025987A JP S63208231 A JPS63208231 A JP S63208231A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wire
- wire bonding
- probe
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000523 sample Substances 0.000 claims abstract description 23
- 229910000676 Si alloy Inorganic materials 0.000 claims description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 238000005259 measurement Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、接合の上でワイヤ
ーボンディングを行う半導体装置に適用して有効な技術
に関するものである。
ーボンディングを行う半導体装置に適用して有効な技術
に関するものである。
バリキャップダイオードは、印加する電圧に応じて容量
値が変化するダイオードである（例えば。
値が変化するダイオードである（例えば。
「半導体ハンドブック（第２版）」、昭和５２年１１月
３０日発行、ρ、３８３〜ｐ、３８７、オーム社）、従
来、例えばレジンモールドバリキャップダイオードにお
いては、容量変化比を大きくするためにｐｎ接合を超階
段接合とし、この接合の上に例えばアルミニウム（Ａ１
）膜やアルミニウム−シリコン合金（Ａ１−５ｉ）膜か
ら成るオーミック電極を設け、この電極に金（Ａｕ）ワ
イヤーによるワイヤーボンディングを行っている。この
ワイヤーボンディングは、オーミック電極にプローブを
立ててダイオードの電気的特性の測定を行った後、この
プローブ測定による針跡のある部分の電極にＡｕワイヤ
ーを直接ボンディングすることにより行っていた。
３０日発行、ρ、３８３〜ｐ、３８７、オーム社）、従
来、例えばレジンモールドバリキャップダイオードにお
いては、容量変化比を大きくするためにｐｎ接合を超階
段接合とし、この接合の上に例えばアルミニウム（Ａ１
）膜やアルミニウム−シリコン合金（Ａ１−５ｉ）膜か
ら成るオーミック電極を設け、この電極に金（Ａｕ）ワ
イヤーによるワイヤーボンディングを行っている。この
ワイヤーボンディングは、オーミック電極にプローブを
立ててダイオードの電気的特性の測定を行った後、この
プローブ測定による針跡のある部分の電極にＡｕワイヤ
ーを直接ボンディングすることにより行っていた。
しかしながら、本発明者は、ｐｎ接合の接合深さが例え
ば１μｍ程度以下に浅くなると、ワイヤーボンディング
により次のような問題が生じることを見い出した。すな
わち、ダイオードの電気的特性を測定するためにオーミ
ック電極にプローブを立てた時、このプローブによる針
跡の部分の電極が局部的に薄くなる。この薄くなった部
分の電極の厚さは、プローブ測定前の電極の厚さ、プロ
ーブの先端形状、針圧等によって異なるが、例えば０．
１μｍ以下と非常に薄くなる。この状態でオーミック電
極に直接Ａｕワイヤーをボンディングすると、このワイ
ヤーボンディング時の熱によりワイヤーを構成するＡｕ
原子が例えば０．３〜０゜６μｍ程度の距離だけ拡散し
て薄くなった部分の電極を通って接合付近に達してしま
う、この結果、ダイオードの逆方向特性が劣化するため
逆方向電流工、が許容値以上に大きくなって不良を生じ
。
ば１μｍ程度以下に浅くなると、ワイヤーボンディング
により次のような問題が生じることを見い出した。すな
わち、ダイオードの電気的特性を測定するためにオーミ
ック電極にプローブを立てた時、このプローブによる針
跡の部分の電極が局部的に薄くなる。この薄くなった部
分の電極の厚さは、プローブ測定前の電極の厚さ、プロ
ーブの先端形状、針圧等によって異なるが、例えば０．
１μｍ以下と非常に薄くなる。この状態でオーミック電
極に直接Ａｕワイヤーをボンディングすると、このワイ
ヤーボンディング時の熱によりワイヤーを構成するＡｕ
原子が例えば０．３〜０゜６μｍ程度の距離だけ拡散し
て薄くなった部分の電極を通って接合付近に達してしま
う、この結果、ダイオードの逆方向特性が劣化するため
逆方向電流工、が許容値以上に大きくなって不良を生じ
。
選別歩留まりの低下を招いていた。
本発明の目的は、ワイヤーボンディング時にワイヤーの
構成原子が接合付近に達することによる不良の発生を防
止することのできる技術を提供することにある。
構成原子が接合付近に達することによる不良の発生を防
止することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、電極のプローブ測定部とワイヤーボンディン
グ部とを互いに分離している。
グ部とを互いに分離している。
上記した手段によれば、電気的特性の測定のために電極
にプローブを立てた時にこの部分の電極が薄くなっても
、この薄くなった部分ではワイヤーボンディングが行わ
れないので、ワイヤーボンディング時にワイヤーの構成
原子が拡散により接合付近に達するのを防止することが
でき、従ってこれによる不良の発生を防止することがで
きる。
にプローブを立てた時にこの部分の電極が薄くなっても
、この薄くなった部分ではワイヤーボンディングが行わ
れないので、ワイヤーボンディング時にワイヤーの構成
原子が拡散により接合付近に達するのを防止することが
でき、従ってこれによる不良の発生を防止することがで
きる。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全図において、同一機能
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
第１図は、本発明の一実施例によるバリキャップダイオ
ードの平面図であり、第２図は、第１図のＸ−Ｘ線に沿
っての断面図である。
ードの平面図であり、第２図は、第１図のＸ−Ｘ線に沿
っての断面図である。
第１図及び第２図に示すように、本実施例によるバリキ
ャップダイオードにおいては、例えばｎ”型のシリコン
基板のような半導体基板ｌ上に例えばｎ型シリコンのよ
うなエピタキシャル層２が設けられ、さらにこのエピタ
キシャル層２上に例えば二酸化シリコン（Ｓｉ Ｏｚ
）膜のような絶縁膜３が設けられている。この絶縁膜３
には例えばほぼ正方形の平面形状を有する開口３ａが設
けられ、この間口３ａに対応する部分の前記エピタキシ
ャル層２中に例えばｎ゛型の半導体領域４及び例えばｐ
”型の半導体領域５が設けられている。そして、これら
の半導体領域４．５により、接合深さの浅い超階段接合
であるｐｎ接合が形成されている。
ャップダイオードにおいては、例えばｎ”型のシリコン
基板のような半導体基板ｌ上に例えばｎ型シリコンのよ
うなエピタキシャル層２が設けられ、さらにこのエピタ
キシャル層２上に例えば二酸化シリコン（Ｓｉ Ｏｚ
）膜のような絶縁膜３が設けられている。この絶縁膜３
には例えばほぼ正方形の平面形状を有する開口３ａが設
けられ、この間口３ａに対応する部分の前記エピタキシ
ャル層２中に例えばｎ゛型の半導体領域４及び例えばｐ
”型の半導体領域５が設けられている。そして、これら
の半導体領域４．５により、接合深さの浅い超階段接合
であるｐｎ接合が形成されている。
前記開口３ａにおける前記半導体領域５の上には、例え
ばＡｌ−３ｉ膜やＡ１膜から成るオーミック電極６が設
けられている。この電極６の厚さは、後述のワイヤーボ
ンディング時にワイヤー９の構成原子が電極６中で拡散
する距離よりも大きく選ばれる。なお、この電極６は、
接触抵抗を小さくするために前記半導体領域５のほぼ全
面に亘って設けられている。符号７は、例えば５ｉｎ２
膜、窒化シリコン（Ｓｉ、Ｎ４）膜のような絶縁膜であ
る。この絶縁膜７には、ワイヤーボンディング部Ａ及び
プローブ測定部已に対応する例えば円形の開ロアａ、７
ｂが互いに分離して設けられている。すなわち、ワイヤ
ーボンディング部Ａ及びプローブ測定部Ｂは互いに分離
している。そして、この開口７ｂを通じて前記電極６に
プローブ８を立てることによりダイオードの電気的特性
の測定を行うことができるようになっている。また、前
記開ロアａを通じて、例えばＡｕワイヤーのようなワイ
ヤー９を前記電極６にボンディングすることができるよ
うになっている。このことから明らかなように、電気的
特性の測定のためにプローブ８を電極６に立てた時にこ
の部分の電極６が薄くなっても、この薄い部分とは異な
る部分における厚い電極６でワイヤーボンディングを行
うことができるので、このワイヤーボンディング時の熱
によりワイヤー９から電極６中に拡散する例えばＡｕの
ような構成原子は電極６中で完全に止められる。このた
め、ワイヤー９の構成原子が拡散により接合に達するの
を完全に防止することができる。従って、ワイヤーボン
ディングによりダイオードの逆方向特性が劣化して逆方
向電流１１が増大するのを防止することができ、これに
より選別工程における選別歩留まりの向上を図ることが
できると共に、信頼性の向上を図ることができる。
ばＡｌ−３ｉ膜やＡ１膜から成るオーミック電極６が設
けられている。この電極６の厚さは、後述のワイヤーボ
ンディング時にワイヤー９の構成原子が電極６中で拡散
する距離よりも大きく選ばれる。なお、この電極６は、
接触抵抗を小さくするために前記半導体領域５のほぼ全
面に亘って設けられている。符号７は、例えば５ｉｎ２
膜、窒化シリコン（Ｓｉ、Ｎ４）膜のような絶縁膜であ
る。この絶縁膜７には、ワイヤーボンディング部Ａ及び
プローブ測定部已に対応する例えば円形の開ロアａ、７
ｂが互いに分離して設けられている。すなわち、ワイヤ
ーボンディング部Ａ及びプローブ測定部Ｂは互いに分離
している。そして、この開口７ｂを通じて前記電極６に
プローブ８を立てることによりダイオードの電気的特性
の測定を行うことができるようになっている。また、前
記開ロアａを通じて、例えばＡｕワイヤーのようなワイ
ヤー９を前記電極６にボンディングすることができるよ
うになっている。このことから明らかなように、電気的
特性の測定のためにプローブ８を電極６に立てた時にこ
の部分の電極６が薄くなっても、この薄い部分とは異な
る部分における厚い電極６でワイヤーボンディングを行
うことができるので、このワイヤーボンディング時の熱
によりワイヤー９から電極６中に拡散する例えばＡｕの
ような構成原子は電極６中で完全に止められる。このた
め、ワイヤー９の構成原子が拡散により接合に達するの
を完全に防止することができる。従って、ワイヤーボン
ディングによりダイオードの逆方向特性が劣化して逆方
向電流１１が増大するのを防止することができ、これに
より選別工程における選別歩留まりの向上を図ることが
できると共に、信頼性の向上を図ることができる。
上述の逆方向電流工、の分布の一例を第３図に示す。な
お、この逆方向電流エヨの測定は逆方向バイアスＶＩＩ
＝３４Ｖで行った。この第３図に示すように、本実施例
によるダイオードによれば、逆方向電流工、の分布のピ
ークは約０．１ｎＡと低い電流値にあり１分布の幅も狭
いのに対して、プローブ測定部とワイヤーボンディング
部とが一致している従来のダイオードでは本実施例によ
るダイオードよりも分布のピークの電流値が約１桁程度
大きく１分布の幅も大きい。この第３図より。
お、この逆方向電流エヨの測定は逆方向バイアスＶＩＩ
＝３４Ｖで行った。この第３図に示すように、本実施例
によるダイオードによれば、逆方向電流工、の分布のピ
ークは約０．１ｎＡと低い電流値にあり１分布の幅も狭
いのに対して、プローブ測定部とワイヤーボンディング
部とが一致している従来のダイオードでは本実施例によ
るダイオードよりも分布のピークの電流値が約１桁程度
大きく１分布の幅も大きい。この第３図より。
本実施例のようにプローブ測定部とワイヤボンディング
部とを分離することによる逆方向電流工。
部とを分離することによる逆方向電流工。
の低減の効果が明らかである。
次に、上述のように構成された本実施例によるダイオー
ドの製造方法の一例について説明する。
ドの製造方法の一例について説明する。
第１図及び第２図に示すように、まず半導体基板１上に
エピタキシャル成長によりエピタキシャル層２を形成し
た後、このエピタキシャル層２の表面を熱酸化すること
により絶縁膜３を形成する５次に、この絶縁膜３の所定
部分をエツチング除去して開口３ａを形成する０次に、
この間口３ａを通じて前記エピタキシャル層２中にｎ型
不純物をイオン打ち込みして半導体領域４を形成する１
次に１例えば前記開口３ａよりも少し大きい開口を有す
るフォトレジスト（図示せず）を前記絶縁膜３上に設け
、このフォトレジストをマスクとして前記エピタキシャ
ル層２中にｐ型不純物をイオン打ち込みすることにより
、半導体領域５を形成する０次に、全面に例えばＡｌ
−Ｓｉ膜を形成し、このＡｌ −Ｓｉ膜をエツチングに
より所定形状にパターンニングして電極６を形成する。
エピタキシャル成長によりエピタキシャル層２を形成し
た後、このエピタキシャル層２の表面を熱酸化すること
により絶縁膜３を形成する５次に、この絶縁膜３の所定
部分をエツチング除去して開口３ａを形成する０次に、
この間口３ａを通じて前記エピタキシャル層２中にｎ型
不純物をイオン打ち込みして半導体領域４を形成する１
次に１例えば前記開口３ａよりも少し大きい開口を有す
るフォトレジスト（図示せず）を前記絶縁膜３上に設け
、このフォトレジストをマスクとして前記エピタキシャ
ル層２中にｐ型不純物をイオン打ち込みすることにより
、半導体領域５を形成する０次に、全面に例えばＡｌ
−Ｓｉ膜を形成し、このＡｌ −Ｓｉ膜をエツチングに
より所定形状にパターンニングして電極６を形成する。
次に、全面に例えばＣＶＤにより絶縁膜７を形成した後
、この絶縁膜７の所定部分をエツチング除去して開ロア
ａ、７ｂを形成し、目的とするダイオードを完成させる
。
、この絶縁膜７の所定部分をエツチング除去して開ロア
ａ、７ｂを形成し、目的とするダイオードを完成させる
。
以上、本発明を実施例にもとづき具体的に説明したが１
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、絶縁膜７の開ロアａ、７ｂの形状は例えば正方
形のような円形以外の形状としてもよい。
形のような円形以外の形状としてもよい。
また、これらの開ロアａ、７ｂは必ずしも別々に設ける
必要はなく、例えば第１図において二点鎖線で示すよう
に一体に形成してもよい。これらの開ロアａ、７ｂ又は
これらを一体化した開口の形状は、プローブ測定の作業
条件、ワイヤーボンディングの作業方法等を考慮して最
適な形状に選ぶことができる。なお、絶縁膜７は必要に
応じて省略することも可能である。さらに１本発明は、
接合の上でワイヤーボンディングを行う他の半導体装置
、例えばツェナーダイオード、ショットキーバリアダイ
オード等に適用することもできる。
必要はなく、例えば第１図において二点鎖線で示すよう
に一体に形成してもよい。これらの開ロアａ、７ｂ又は
これらを一体化した開口の形状は、プローブ測定の作業
条件、ワイヤーボンディングの作業方法等を考慮して最
適な形状に選ぶことができる。なお、絶縁膜７は必要に
応じて省略することも可能である。さらに１本発明は、
接合の上でワイヤーボンディングを行う他の半導体装置
、例えばツェナーダイオード、ショットキーバリアダイ
オード等に適用することもできる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、ワイヤーボンディング時にワイヤーの構成原
子が拡散により接合に達することによる不良の発生を防
止することができる。
子が拡散により接合に達することによる不良の発生を防
止することができる。
第１図は、本発明の一実施例によるバリキャップダイオ
ードを示す平面図。 第２図は、第１図のＸ−Ｘ線に沿っての断面図、第３図
は、第１図及び第２図に示すバリキャップダイオードの
逆方向電流工、の分布の一例を示すグラフである。 図中、１・・・半導体基板、２・・・エピタキシャル層
、３．７・・・絶縁膜、４．５・・・半導体領域、６・
・・電極、７ａ、７ｂ・・・開口、８・・・プローブ、
９・・・ワイヤー、Ａ・・・ワイヤーボンディング部、
Ｂ・・・プローブ測定部である。 第 １ 図 第 ２ 図
ードを示す平面図。 第２図は、第１図のＸ−Ｘ線に沿っての断面図、第３図
は、第１図及び第２図に示すバリキャップダイオードの
逆方向電流工、の分布の一例を示すグラフである。 図中、１・・・半導体基板、２・・・エピタキシャル層
、３．７・・・絶縁膜、４．５・・・半導体領域、６・
・・電極、７ａ、７ｂ・・・開口、８・・・プローブ、
９・・・ワイヤー、Ａ・・・ワイヤーボンディング部、
Ｂ・・・プローブ測定部である。 第 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、接合と、この接合に設けられている電極とを有し、
この電極にワイヤーボンディングを行うようにした半導
体装置であって、前記電極のプローブ測定部と前記ワイ
ヤーボンディング部とを互いに分離したことを特徴とす
る半導体装置。 ２、前記接合が超階段接合であることを特徴とする特許
請求の範囲第１項記載の半導体装置。 ３、前記電極がアルミニウム膜又はアルミニウム−シリ
コン合金膜から成ることを特徴とする特許請求の範囲第
１項又は第２項記載の半導体装置。 ４、前記ワイヤーボンディングを金ワイヤーにより行う
ことを特徴とする特許請求の範囲第１項〜第３項のいず
れか一項記載の半導体装置。 ５、前記半導体装置がバリキャップダイオード、ツェナ
ーダイオード又はショットキーバリアダイオードである
ことを特徴とする特許請求の範囲第１項〜第４項のいず
れか一項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040259A JPS63208231A (ja) | 1987-02-25 | 1987-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040259A JPS63208231A (ja) | 1987-02-25 | 1987-02-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63208231A true JPS63208231A (ja) | 1988-08-29 |
Family
ID=12575676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62040259A Pending JPS63208231A (ja) | 1987-02-25 | 1987-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63208231A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139323A (ja) * | 1994-11-14 | 1996-05-31 | Rohm Co Ltd | 絶縁ゲート型半導体装置 |
| JP2018006473A (ja) * | 2016-06-29 | 2018-01-11 | ローム株式会社 | 半導体装置 |
-
1987
- 1987-02-25 JP JP62040259A patent/JPS63208231A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139323A (ja) * | 1994-11-14 | 1996-05-31 | Rohm Co Ltd | 絶縁ゲート型半導体装置 |
| JP2018006473A (ja) * | 2016-06-29 | 2018-01-11 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0385755A (ja) | 樹脂封止型半導体装置 | |
| JP4306162B2 (ja) | 半導体装置およびその製造方法 | |
| KR0132008B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR101023872B1 (ko) | 메사형 반도체 장치 및 그 제조 방법 | |
| US5541140A (en) | Semiconductor arrangement and method for its manufacture | |
| US5869876A (en) | Semiconductor strain sensor | |
| US6423598B1 (en) | Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit | |
| JPS63208231A (ja) | 半導体装置 | |
| JPH0645618A (ja) | 半導体装置の製造方法 | |
| JPH05259479A (ja) | 半導体装置 | |
| JPS6246534A (ja) | ガラス被覆半導体チツプの製造方法 | |
| US7190006B2 (en) | Symmetrical planar diac | |
| JP2007514312A (ja) | 補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品 | |
| JP3551654B2 (ja) | 半導体装置の製造方法 | |
| JPS5936915Y2 (ja) | 半導体装置 | |
| JPS6346984B2 (ja) | ||
| US20240178092A1 (en) | Sic-based electronic device with multilayer and multifunctional passivation, and method of manufacturing the electronic device | |
| JP2002246611A (ja) | 半導体素子 | |
| KR890003380B1 (ko) | 쇼트키 배리어 다이오우드(Schotiky barrier diode) | |
| JPS63199459A (ja) | 半導体装置 | |
| JPH0622998Y2 (ja) | 半導体装置 | |
| KR20230065144A (ko) | 반도체 디바이스 및 그 제조 프로세스 | |
| JPS5821872A (ja) | 半導体装置の製造方法 | |
| JPH0216771A (ja) | 半導体装置 | |
| JPH03148832A (ja) | 半導体装置及びその製造方法 |